JPH0854852A - ディスプレイパネルの中間調画像表示方法 - Google Patents
ディスプレイパネルの中間調画像表示方法Info
- Publication number
- JPH0854852A JPH0854852A JP6209145A JP20914594A JPH0854852A JP H0854852 A JPH0854852 A JP H0854852A JP 6209145 A JP6209145 A JP 6209145A JP 20914594 A JP20914594 A JP 20914594A JP H0854852 A JPH0854852 A JP H0854852A
- Authority
- JP
- Japan
- Prior art keywords
- display
- periods
- period
- divided
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】
【目的】 動画に生じる偽イメージの発生を目立たなく
して表示画質の低下を防止し、サステインパルスやアド
レスパルスの周期の短縮を抑制すること。 【構成】 ＰＤＰの各画素の単位表示期間（１Ｆ）を表
示階調に対応したビット数Ｎ（例えばＮは８）の表示期
間に分割し、各分割表示期間（ＳＦ１〜ＳＦ８）の表示
パルス数に各ビットに対応した重み付けをしてビデオ信
号の中間調画像を表示する方法において、ＳＦ１〜ＳＦ
８の表示順番を、ＰＤＰの奇数ラインと偶数ラインで逆
の順番とし、動画の動く方向の前後に生じる偽イメージ
の明暗を逆にして打ち消す。ＳＦ１〜ＳＦ８の表示順番
の配置を、ＭＳＢ（最上位のビット）対応のＳＦ８を中
心とし、前後にビット数を降順させたＳＦ７、ＳＦ６、
…を順次振り分けて隣接する上下のライン間のビット数
差を１にすると、サステインパルスやアドレスパルスの
周期の短縮比率を２（又は１／２）に抑制できる。
して表示画質の低下を防止し、サステインパルスやアド
レスパルスの周期の短縮を抑制すること。 【構成】 ＰＤＰの各画素の単位表示期間（１Ｆ）を表
示階調に対応したビット数Ｎ（例えばＮは８）の表示期
間に分割し、各分割表示期間（ＳＦ１〜ＳＦ８）の表示
パルス数に各ビットに対応した重み付けをしてビデオ信
号の中間調画像を表示する方法において、ＳＦ１〜ＳＦ
８の表示順番を、ＰＤＰの奇数ラインと偶数ラインで逆
の順番とし、動画の動く方向の前後に生じる偽イメージ
の明暗を逆にして打ち消す。ＳＦ１〜ＳＦ８の表示順番
の配置を、ＭＳＢ（最上位のビット）対応のＳＦ８を中
心とし、前後にビット数を降順させたＳＦ７、ＳＦ６、
…を順次振り分けて隣接する上下のライン間のビット数
差を１にすると、サステインパルスやアドレスパルスの
周期の短縮比率を２（又は１／２）に抑制できる。
Description
【０００１】
【産業上の利用分野】本発明は、プラズマディスプレイ
パネル（以下単にＰＤＰと記述する）や液晶ディスプレ
イパネル（以下単にＬＣＤと記述する）のようなディス
プレイパネルにおいて、各画素についての単位表示期間
（例えば１フィールド表示期間または１フレーム表示期
間）を表示階調に対応したビット数Ｎ（Ｎは２以上の整
数）の表示期間（例えばサブフィールド期間）に分割
し、各分割表示期間の表示パルス数に各ビットに対応し
た重み付けをすることによってビデオ信号の中間調画像
を表示する方法に関するものである。
パネル（以下単にＰＤＰと記述する）や液晶ディスプレ
イパネル（以下単にＬＣＤと記述する）のようなディス
プレイパネルにおいて、各画素についての単位表示期間
（例えば１フィールド表示期間または１フレーム表示期
間）を表示階調に対応したビット数Ｎ（Ｎは２以上の整
数）の表示期間（例えばサブフィールド期間）に分割
し、各分割表示期間の表示パルス数に各ビットに対応し
た重み付けをすることによってビデオ信号の中間調画像
を表示する方法に関するものである。
【０００２】
【従来の技術】ＰＤＰのような閾値特性の大きいデバイ
スでビデオ信号（例えばテレビ信号）の中間調画像を表
示する場合、一般に、発光回数をビデオ信号に比例させ
るパルス変調法を用いて行われている。具体的には、ビ
デオ信号をディジタル化し、そのビット数で各フィール
ド期間を分割してサブフィールド期間を作り、各サブフ
ィールド期間ではディジタルビデオ信号の重みに比例さ
せた回数発光させて階調表示を行っている。この各ビッ
ト対応のサブフィールド期間の表示順番は従来一定とな
っていた。
スでビデオ信号（例えばテレビ信号）の中間調画像を表
示する場合、一般に、発光回数をビデオ信号に比例させ
るパルス変調法を用いて行われている。具体的には、ビ
デオ信号をディジタル化し、そのビット数で各フィール
ド期間を分割してサブフィールド期間を作り、各サブフ
ィールド期間ではディジタルビデオ信号の重みに比例さ
せた回数発光させて階調表示を行っている。この各ビッ
ト対応のサブフィールド期間の表示順番は従来一定とな
っていた。
【０００３】例えば、８ビット、２５６階調で中間調を
表示する場合には、図５に示すように、各画素について
の１フィールド表示期間（以下単にフィールド期間と記
述する）１Ｆ（例えば（１／６０）秒（＝約１６．７ｍ
ｓｅｃ））を８つのサブフィールド期間ＳＦ１〜ＳＦ８
に分割し、各サブフィールド期間ＳＦ１、…、ＳＦ８を
さらに消去期間ＩＰとアドレス期間ＡＰと表示期間ＳＰ
に分割し、この表示期間ＳＰに１：２：４：８：…：１
２８の比率の重み付けをする。
表示する場合には、図５に示すように、各画素について
の１フィールド表示期間（以下単にフィールド期間と記
述する）１Ｆ（例えば（１／６０）秒（＝約１６．７ｍ
ｓｅｃ））を８つのサブフィールド期間ＳＦ１〜ＳＦ８
に分割し、各サブフィールド期間ＳＦ１、…、ＳＦ８を
さらに消去期間ＩＰとアドレス期間ＡＰと表示期間ＳＰ
に分割し、この表示期間ＳＰに１：２：４：８：…：１
２８の比率の重み付けをする。
【０００４】ＩＰとＡＰは各サブフィールド期間でそれ
ぞれ同一（例えばＩＰとＡＰの和が１．５ｍｓ）であ
る。また、各ビット対応のサブフィールド期間の表示順
番は、例えば、ＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ
５、ＳＦ６、ＳＦ７、ＳＦ８と一定の順番となってい
る。
ぞれ同一（例えばＩＰとＡＰの和が１．５ｍｓ）であ
る。また、各ビット対応のサブフィールド期間の表示順
番は、例えば、ＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ
５、ＳＦ６、ＳＦ７、ＳＦ８と一定の順番となってい
る。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た従来の中間調画像表示方法では、サブフィールド期間
ＳＦ１〜ＳＦ８の表示順番が一定（固定）であったの
で、一定のパターンが動く画面で、パターン境界に偽イ
メージが生じ、この偽イメージが、人間の顔などのよう
に明るさがなだらかに変わる部分に生じる偽輪郭部にで
ると、本来明るさの変化のなだらかな部分に急激な明る
さの変化が生じ（カラーの場合に一般に色も変化す
る）、表示画質を著しく損ねてしまうという問題点があ
った。
た従来の中間調画像表示方法では、サブフィールド期間
ＳＦ１〜ＳＦ８の表示順番が一定（固定）であったの
で、一定のパターンが動く画面で、パターン境界に偽イ
メージが生じ、この偽イメージが、人間の顔などのよう
に明るさがなだらかに変わる部分に生じる偽輪郭部にで
ると、本来明るさの変化のなだらかな部分に急激な明る
さの変化が生じ（カラーの場合に一般に色も変化す
る）、表示画質を著しく損ねてしまうという問題点があ
った。
【０００６】本発明は上述の問題点に鑑みなされたもの
で、サブフィールド期間の表示順番を逆にすると動画の
動く方向の前後に生じる偽イメージの明暗が逆になると
いう現象を利用して、偽イメージの発生を目立たなくし
て表示画質の低下を防止することのできる、ディスプレ
イパネルの中間調画像表示方法を提供することを目的と
するものである。
で、サブフィールド期間の表示順番を逆にすると動画の
動く方向の前後に生じる偽イメージの明暗が逆になると
いう現象を利用して、偽イメージの発生を目立たなくし
て表示画質の低下を防止することのできる、ディスプレ
イパネルの中間調画像表示方法を提供することを目的と
するものである。
【０００７】
【課題を解決するための手段】請求項１の発明は、ディ
スプレイパネルの各画素についての単位表示期間を表示
階調に対応したビット数Ｎ（Ｎは２以上の整数）の表示
期間に分割し、各分割表示期間の表示パルス数に各ビッ
トに対応した重み付けをすることによってビデオ信号の
中間調画像を表示する方法において、前記Ｎ個の分割表
示期間の表示順番を、前記ディスプレイパネルのライン
毎に逆の順番としてなることを特徴とするものである。
スプレイパネルの各画素についての単位表示期間を表示
階調に対応したビット数Ｎ（Ｎは２以上の整数）の表示
期間に分割し、各分割表示期間の表示パルス数に各ビッ
トに対応した重み付けをすることによってビデオ信号の
中間調画像を表示する方法において、前記Ｎ個の分割表
示期間の表示順番を、前記ディスプレイパネルのライン
毎に逆の順番としてなることを特徴とするものである。
【０００８】請求項２の発明は、請求項１の発明におい
て、Ｎ個の分割表示期間の表示順番の配置を、ＭＳＢ
（最上位のビット）対応の分割表示期間を中心とし、そ
の前後にビット数を降順させた分割表示期間を順次振り
分けてなるものである。
て、Ｎ個の分割表示期間の表示順番の配置を、ＭＳＢ
（最上位のビット）対応の分割表示期間を中心とし、そ
の前後にビット数を降順させた分割表示期間を順次振り
分けてなるものである。
【０００９】請求項３の発明は、請求項１または２の発
明において、分割表示期間の数Ｎを偶数としてなるもの
である。
明において、分割表示期間の数Ｎを偶数としてなるもの
である。
【００１０】
【作用】請求項１の発明は、ディスプレイパネル（また
はＰＤＰ）の各ラインにおける中間調画像表示用のＮ個
の分割表示期間の表示順番が、ディスプレイパネルの各
ライン毎に逆の順番となる（ディスプレイパネルの奇数
ラインと偶数ラインとで逆の順番となる）ので、動画の
動く方向の前後に生じる偽イメージの明暗が各ライン毎
に逆転し、偽イメージがライン毎に打ち消される。
はＰＤＰ）の各ラインにおける中間調画像表示用のＮ個
の分割表示期間の表示順番が、ディスプレイパネルの各
ライン毎に逆の順番となる（ディスプレイパネルの奇数
ラインと偶数ラインとで逆の順番となる）ので、動画の
動く方向の前後に生じる偽イメージの明暗が各ライン毎
に逆転し、偽イメージがライン毎に打ち消される。
【００１１】請求項２の発明は、請求項１の発明におい
て、Ｎ個の分割表示期間の表示順番の配置を、ＭＳＢ対
応の分割表示期間を中心とし、この中心の分割表示期間
の前後にビット数を降順させた分割表示期間を順次振り
分けたので、上下ラインでの分割表示期間（サブフィー
ルド期間）の対応ビット数の差が１以下となり、表示や
アドレスのためのパルス（サスティンパルスやアドレス
パルス）の周期の短縮比率を隣接する上下のラインで２
（または１／２）以内にすることができる。
て、Ｎ個の分割表示期間の表示順番の配置を、ＭＳＢ対
応の分割表示期間を中心とし、この中心の分割表示期間
の前後にビット数を降順させた分割表示期間を順次振り
分けたので、上下ラインでの分割表示期間（サブフィー
ルド期間）の対応ビット数の差が１以下となり、表示や
アドレスのためのパルス（サスティンパルスやアドレス
パルス）の周期の短縮比率を隣接する上下のラインで２
（または１／２）以内にすることができる。
【００１２】請求項３の発明は、請求項１または２の発
明において分割表示期間の数Ｎを偶数とした。このた
め、請求項２の発明については、ライン間の対応する分
割表示期間のビット数差を常に１として、表示やアドレ
スのためのパルス（サスティンパルスやアドレスパル
ス）の周期の短縮比率を上下のラインで２（または１／
２）にすることができる。
明において分割表示期間の数Ｎを偶数とした。このた
め、請求項２の発明については、ライン間の対応する分
割表示期間のビット数差を常に１として、表示やアドレ
スのためのパルス（サスティンパルスやアドレスパル
ス）の周期の短縮比率を上下のラインで２（または１／
２）にすることができる。
【００１３】
【実施例】以下、本発明による中間調画像表示方法の一
実施例を図１から図４までを用いて説明する。図１は本
発明方法を実施する駆動装置の要部の概略構成を示すも
のである。図１において、１０はＰＤＰ（例えば表示容
量が６４０×４８０画素のＰＤＰ）、１２は偶数ライン
駆動回路、１４は奇数ライン駆動回路、１６はアドレス
電極駆動回路を表わす。
実施例を図１から図４までを用いて説明する。図１は本
発明方法を実施する駆動装置の要部の概略構成を示すも
のである。図１において、１０はＰＤＰ（例えば表示容
量が６４０×４８０画素のＰＤＰ）、１２は偶数ライン
駆動回路、１４は奇数ライン駆動回路、１６はアドレス
電極駆動回路を表わす。
【００１４】前記偶数ライン駆動回路１２は、前記ＰＤ
Ｐ１０の偶数ライン（偶数行）の画素（ピクセル）１
８、…、１８、…、…のサステイン電極Ｙ2、Ｙ4、…と
サステイン電極Ｘ2、Ｘ4、…とに結合され、前記奇数ラ
イン駆動回路１４は、前記ＰＤＰ１０の奇数ライン（奇
数行）の画素１８、…、１８、…、１８、…、…のサス
テイン電極Ｙ1、Ｙ3、Ｙ5、…とサステイン電極Ｘ1、Ｘ
3、Ｘ5、…とに結合されている。
Ｐ１０の偶数ライン（偶数行）の画素（ピクセル）１
８、…、１８、…、…のサステイン電極Ｙ2、Ｙ4、…と
サステイン電極Ｘ2、Ｘ4、…とに結合され、前記奇数ラ
イン駆動回路１４は、前記ＰＤＰ１０の奇数ライン（奇
数行）の画素１８、…、１８、…、１８、…、…のサス
テイン電極Ｙ1、Ｙ3、Ｙ5、…とサステイン電極Ｘ1、Ｘ
3、Ｘ5、…とに結合されている。
【００１５】前記アドレス電極駆動回路１６は、前記Ｐ
ＤＰ１０の各列の画素１８、…、１８、…、１８、…、
…のアドレス電極Ａ1、Ａ2、Ａ3、…に結合されてい
る。前記画素１８、１８、…は前記サステイン電極
Ｘ1、Ｘ2、…及びＹ1、Ｙ2、…とアドレス電極Ａ1、
Ａ2、…の交差部に形成されている。
ＤＰ１０の各列の画素１８、…、１８、…、１８、…、
…のアドレス電極Ａ1、Ａ2、Ａ3、…に結合されてい
る。前記画素１８、１８、…は前記サステイン電極
Ｘ1、Ｘ2、…及びＹ1、Ｙ2、…とアドレス電極Ａ1、
Ａ2、…の交差部に形成されている。
【００１６】つぎに、図１の駆動装置を用いて本発明方
法を実施した例を、図２、図３及び図４を併用して説明
する。 （イ）図２は８ビット（２５６階調）表示での奇数ライ
ンと偶数ラインのサブフィールド期間（分割表示期間の
一例）の構成法の一例を示すものである。
法を実施した例を、図２、図３及び図４を併用して説明
する。 （イ）図２は８ビット（２５６階調）表示での奇数ライ
ンと偶数ラインのサブフィールド期間（分割表示期間の
一例）の構成法の一例を示すものである。
【００１７】図２の（ａ）と（ｂ）は、偶数ライン駆動
回路１２、奇数ライン駆動回路１４及びアドレス電極駆
動回路１６でＰＤＰ１０の対応する電極に所定のパルス
電圧を印加して駆動した場合における、ＰＤＰ１０の画
素１８、…についてのサブフィールド期間ＳＦ１〜ＳＦ
８の表示順番を表わしたものである。
回路１２、奇数ライン駆動回路１４及びアドレス電極駆
動回路１６でＰＤＰ１０の対応する電極に所定のパルス
電圧を印加して駆動した場合における、ＰＤＰ１０の画
素１８、…についてのサブフィールド期間ＳＦ１〜ＳＦ
８の表示順番を表わしたものである。
【００１８】すなわち、ＰＤＰ１０の奇数ラインの画素
１８、…についてのＳＦ１〜ＳＦ８の表示順番は、図２
の（ａ）に示すように、ＭＳＢ（最上位のビット）対応
のＳＦ８を中心とし、この中心のＳＦ８の前後にビット
数を降順させたＳＦ７、ＳＦ６、ＳＦ５、…を順次振り
分けた、ＳＦ１、ＳＦ３、ＳＦ５、ＳＦ７、ＳＦ８、Ｓ
Ｆ６、ＳＦ４、ＳＦ２となっている。
１８、…についてのＳＦ１〜ＳＦ８の表示順番は、図２
の（ａ）に示すように、ＭＳＢ（最上位のビット）対応
のＳＦ８を中心とし、この中心のＳＦ８の前後にビット
数を降順させたＳＦ７、ＳＦ６、ＳＦ５、…を順次振り
分けた、ＳＦ１、ＳＦ３、ＳＦ５、ＳＦ７、ＳＦ８、Ｓ
Ｆ６、ＳＦ４、ＳＦ２となっている。
【００１９】また、ＰＤＰ１０の偶数ラインの画素１
８、…についてのＳＦ１〜ＳＦ８の表示順番は、図２の
（ｂ）に示すように、奇数ラインの画素１８、…につい
てのＳＦ１〜ＳＦ８の表示順番を逆の順番とした、ＳＦ
２、ＳＦ４、ＳＦ６、ＳＦ８、ＳＦ７、ＳＦ５、ＳＦ
３、ＳＦ１となっている。図２において、１Ｆは１フィ
ールド期間（単位表示期間の一例で、（１／６０）秒
（＝約１６．７ｍｓｅｃ））を表わす。
８、…についてのＳＦ１〜ＳＦ８の表示順番は、図２の
（ｂ）に示すように、奇数ラインの画素１８、…につい
てのＳＦ１〜ＳＦ８の表示順番を逆の順番とした、ＳＦ
２、ＳＦ４、ＳＦ６、ＳＦ８、ＳＦ７、ＳＦ５、ＳＦ
３、ＳＦ１となっている。図２において、１Ｆは１フィ
ールド期間（単位表示期間の一例で、（１／６０）秒
（＝約１６．７ｍｓｅｃ））を表わす。
【００２０】（ロ）図３は、図２のサブフィールド期間
の構成法を用いた場合の、ＰＤＰ１０の画素１８、…に
ついての駆動波形を表わしたもので、（ａ）は奇数ライ
ンの画素についての駆動波形を表わし、（ｂ）は偶数ラ
インの画素についての駆動波形を表わす。
の構成法を用いた場合の、ＰＤＰ１０の画素１８、…に
ついての駆動波形を表わしたもので、（ａ）は奇数ライ
ンの画素についての駆動波形を表わし、（ｂ）は偶数ラ
インの画素についての駆動波形を表わす。
【００２１】奇数ラインの画面と偶数ラインの画面の単
位表示期間１Ｆを一定とすると、図３の（ａ）の奇数ラ
インの画素についてのＳＦ１、ＳＦ３、…、ＳＦ２と、
同図（ｂ）の偶数ラインの画素についてのＳＦ２、ＳＦ
４、…、ＳＦ１との対応するＳＦ（例えばＳＦ１とＳＦ
２やＳＦ８とＳＦ７）のビットの差を常に１にすること
ができ、パルス（サスティンパルスやアドレスパルス）
の周期の短縮比率を２（または１／２）にすることがで
きる。
位表示期間１Ｆを一定とすると、図３の（ａ）の奇数ラ
インの画素についてのＳＦ１、ＳＦ３、…、ＳＦ２と、
同図（ｂ）の偶数ラインの画素についてのＳＦ２、ＳＦ
４、…、ＳＦ１との対応するＳＦ（例えばＳＦ１とＳＦ
２やＳＦ８とＳＦ７）のビットの差を常に１にすること
ができ、パルス（サスティンパルスやアドレスパルス）
の周期の短縮比率を２（または１／２）にすることがで
きる。
【００２２】（ハ）前記（イ）、（ロ）で説明したよう
に、８個のＳＦ１〜ＳＦ８の表示順番を、ＰＤＰ１０の
奇数ラインの画素と偶数ラインの画素との間で逆の順番
としたので、動画の動く方向の前後に生じる偽イメージ
の明暗がライン毎に逆転し、偽イメージがライン毎に打
ち消される。
に、８個のＳＦ１〜ＳＦ８の表示順番を、ＰＤＰ１０の
奇数ラインの画素と偶数ラインの画素との間で逆の順番
としたので、動画の動く方向の前後に生じる偽イメージ
の明暗がライン毎に逆転し、偽イメージがライン毎に打
ち消される。
【００２３】以下、図４を用いて偽イメージがライン毎
に打ち消される原理を説明する。説明の便宜上、ＳＦ１
〜ＳＦ８のうちのＳＦ５にのみ輝度が存在する背景画像
３０の中を、ＳＦ６にのみ輝度が存在する前景の動画像
３２が画面の矢印で示す上方向へ移動するものとする。
すなわち、暗い背景画像３０の中を明るい動画像３２が
移動するものとする。図４のｔは時間軸を表わす。
に打ち消される原理を説明する。説明の便宜上、ＳＦ１
〜ＳＦ８のうちのＳＦ５にのみ輝度が存在する背景画像
３０の中を、ＳＦ６にのみ輝度が存在する前景の動画像
３２が画面の矢印で示す上方向へ移動するものとする。
すなわち、暗い背景画像３０の中を明るい動画像３２が
移動するものとする。図４のｔは時間軸を表わす。
【００２４】図４の（ａ）と（ｂ）は、図２の（ａ）と
（ｂ）の場合に対応した、ＰＤＰ１０の奇数ラインと偶
数ラインの画面を表わし、それぞれの画面のサブフィー
ルド期間の表示順番は、前者がＳＦ１、ＳＦ３、ＳＦ
５、ＳＦ７、ＳＦ８、ＳＦ６、ＳＦ４、ＳＦ２で、後者
が逆のＳＦ２、ＳＦ４、ＳＦ６、ＳＦ８、ＳＦ７、ＳＦ
５、ＳＦ３、ＳＦ１である。
（ｂ）の場合に対応した、ＰＤＰ１０の奇数ラインと偶
数ラインの画面を表わし、それぞれの画面のサブフィー
ルド期間の表示順番は、前者がＳＦ１、ＳＦ３、ＳＦ
５、ＳＦ７、ＳＦ８、ＳＦ６、ＳＦ４、ＳＦ２で、後者
が逆のＳＦ２、ＳＦ４、ＳＦ６、ＳＦ８、ＳＦ７、ＳＦ
５、ＳＦ３、ＳＦ１である。
【００２５】図４の（ａ）では、まず背景画像３０の
輝度が存在するＳＦ５のサブフィールド画面が表示さ
れ、ついで動画像３２の輝度が存在するＳＦ６のサブフ
ィールド画面が表示され、さらに背景画像３０の輝度が
存在する次ぎのＳＦ５のサブフィールド画面が表示され
る。
輝度が存在するＳＦ５のサブフィールド画面が表示さ
れ、ついで動画像３２の輝度が存在するＳＦ６のサブフ
ィールド画面が表示され、さらに背景画像３０の輝度が
存在する次ぎのＳＦ５のサブフィールド画面が表示され
る。
【００２６】図４の（ａ）のＳＦ６のサブフィールド画
面を見ているタイミングをＴとすると、このＴ時におい
ては、観者は画面を上方向へ移動する動画像３２を目で
追っているので、動画像３２が点線で示した領域に存在
しているものと見ている。一方、このＴ時のＳＦ６のサ
ブフィールド画面では、動画像３２に対応する実線で示
した領域内だけに輝度が存在し、この実線領域の外側に
は輝度が存在しない。
面を見ているタイミングをＴとすると、このＴ時におい
ては、観者は画面を上方向へ移動する動画像３２を目で
追っているので、動画像３２が点線で示した領域に存在
しているものと見ている。一方、このＴ時のＳＦ６のサ
ブフィールド画面では、動画像３２に対応する実線で示
した領域内だけに輝度が存在し、この実線領域の外側に
は輝度が存在しない。
【００２７】このため、Ｔ時において、動画像３２の進
行方向の前部３２ｆは、ＳＦ６の輝度が有る筈なのにＳ
Ｆ６の輝度が無い領域なので本来の動画像３２の輝度よ
り暗く見え、動画像３２の後縁部３２ｂは、ＳＦ６の輝
度が無い筈なのにＳＦ６の輝度が有る領域なので本来の
背景画像３０の輝度より明るく見える。動画像３２の中
央部３２ｃは、ＳＦ６の輝度が有る筈のところにＳＦ６
の輝度が有る領域なので本来の動画像３２の輝度とな
る。
行方向の前部３２ｆは、ＳＦ６の輝度が有る筈なのにＳ
Ｆ６の輝度が無い領域なので本来の動画像３２の輝度よ
り暗く見え、動画像３２の後縁部３２ｂは、ＳＦ６の輝
度が無い筈なのにＳＦ６の輝度が有る領域なので本来の
背景画像３０の輝度より明るく見える。動画像３２の中
央部３２ｃは、ＳＦ６の輝度が有る筈のところにＳＦ６
の輝度が有る領域なので本来の動画像３２の輝度とな
る。
【００２８】図４の（ｂ）では、図４の（ａ）とはサ
ブフィールド期間の表示順番が逆となる。すなわち、ま
ず動画像３２の輝度が存在するＳＦ６のサブフィールド
画面が表示され、ついで背景画像３０の輝度が存在する
ＳＦ５のサブフィールド画面が表示され、さらに動画像
３２の輝度が存在する次ぎのＳＦ６のサブフィールド画
面が表示される。
ブフィールド期間の表示順番が逆となる。すなわち、ま
ず動画像３２の輝度が存在するＳＦ６のサブフィールド
画面が表示され、ついで背景画像３０の輝度が存在する
ＳＦ５のサブフィールド画面が表示され、さらに動画像
３２の輝度が存在する次ぎのＳＦ６のサブフィールド画
面が表示される。
【００２９】図４の（ｂ）のＳＦ５のサブフィールド画
面を見ているタイミングはＴとなるので、このＴ時にお
いては、観者は画面を上方向へ移動する動画像３２を目
で追っているので、動画像３２が点線で示した領域に存
在しているものと見ている。一方、このＴ時のＳＦ５の
サブフィールド画面では、動画像３２に対応する実線で
示した領域の外側だけに輝度が存在し、実線領域内には
輝度が存在しない。
面を見ているタイミングはＴとなるので、このＴ時にお
いては、観者は画面を上方向へ移動する動画像３２を目
で追っているので、動画像３２が点線で示した領域に存
在しているものと見ている。一方、このＴ時のＳＦ５の
サブフィールド画面では、動画像３２に対応する実線で
示した領域の外側だけに輝度が存在し、実線領域内には
輝度が存在しない。
【００３０】このため、Ｔ時において、動画像３２の進
行方向の前部３２ｆは、ＳＦ５の輝度が無い筈なのにＳ
Ｆ５の輝度が有る領域なので本来の動画像３２の輝度よ
り明るく見え、動画像３２の後縁部３２ｂは、ＳＦ５の
輝度が有る筈なのにＳＦ５の輝度が無い領域なので本来
の背景画像３０の輝度より暗く見える。動画像３２の中
央部３２ｃは、図４の（ａ）と同様に本来の動画像３２
の輝度となる。
行方向の前部３２ｆは、ＳＦ５の輝度が無い筈なのにＳ
Ｆ５の輝度が有る領域なので本来の動画像３２の輝度よ
り明るく見え、動画像３２の後縁部３２ｂは、ＳＦ５の
輝度が有る筈なのにＳＦ５の輝度が無い領域なので本来
の背景画像３０の輝度より暗く見える。動画像３２の中
央部３２ｃは、図４の（ａ）と同様に本来の動画像３２
の輝度となる。
【００３１】前記、で説明したように、ＰＤＰ１
０の奇数ラインと偶数ラインの画素のサブフィールド期
間の表示順番を逆の順番にすると、動画像３２の前部と
後縁部に見える偽イメージの明暗も奇数ラインと偶数ラ
インで逆転するので、奇数ラインと偶数ラインで偽イメ
ージが打ち消され、偽イメージが目立たなくなる。
０の奇数ラインと偶数ラインの画素のサブフィールド期
間の表示順番を逆の順番にすると、動画像３２の前部と
後縁部に見える偽イメージの明暗も奇数ラインと偶数ラ
インで逆転するので、奇数ラインと偶数ラインで偽イメ
ージが打ち消され、偽イメージが目立たなくなる。
【００３２】前記実施例では、Ｎ＝８として８ビット
（２５６階調）表示の場合について本発明を利用した
が、本発明はこれに限るものでなく、Ｎが８以外の２以
上の整数の場合について利用できること勿論である。一
般にＮ（Ｎ＝２以上の整数）ビット（２のＮ乗の階調）
表示の場合について利用できる。
（２５６階調）表示の場合について本発明を利用した
が、本発明はこれに限るものでなく、Ｎが８以外の２以
上の整数の場合について利用できること勿論である。一
般にＮ（Ｎ＝２以上の整数）ビット（２のＮ乗の階調）
表示の場合について利用できる。
【００３３】前記実施例では、１フィールドを構成する
サブフィールド数Ｎを偶数（例えば８）とし、サブフィ
ールド期間の表示順番の配置を、ＭＳＢ対応のサブフィ
ールド期間（例えばＳＦ８）を中心として前後にビット
数を降順させたサブフィールド期間（例えばＳＦ７、Ｓ
Ｆ６、…）を順次振り分けて、上下ラインでの対応ビッ
ト数の差が常に１として、表示やアドレスのためのパル
ス（サスティンパルスやアドレスパルス）の周期の短縮
比率を隣接する上下のラインで２（または１／２）にす
ることができるようにしたが、本発明はこれに限るもの
ではない。
サブフィールド数Ｎを偶数（例えば８）とし、サブフィ
ールド期間の表示順番の配置を、ＭＳＢ対応のサブフィ
ールド期間（例えばＳＦ８）を中心として前後にビット
数を降順させたサブフィールド期間（例えばＳＦ７、Ｓ
Ｆ６、…）を順次振り分けて、上下ラインでの対応ビッ
ト数の差が常に１として、表示やアドレスのためのパル
ス（サスティンパルスやアドレスパルス）の周期の短縮
比率を隣接する上下のラインで２（または１／２）にす
ることができるようにしたが、本発明はこれに限るもの
ではない。
【００３４】例えば、１フィールドを構成するサブフィ
ールド数Ｎを奇数（例えば７）とし、Ｎ個のサブフィー
ルド期間の表示順番の配置を、ＭＳＢ対応のサブフィー
ルド期間（例えばＳＦ７）を中心として前後にビット数
を降順させたサブフィールド期間（例えばＳＦ６、ＳＦ
５、…）を順次振り分けるようにしてもよい。この場合
には、隣り合うラインの画素間での表示順番は、ＭＳＢ
に対応するビットのサブフィールド期間（例えばＳＦ
７）が同一順番となってビット数の差は零となるが、そ
れ以外の上下ラインでの対応ビット数の差は常に１とな
る。
ールド数Ｎを奇数（例えば７）とし、Ｎ個のサブフィー
ルド期間の表示順番の配置を、ＭＳＢ対応のサブフィー
ルド期間（例えばＳＦ７）を中心として前後にビット数
を降順させたサブフィールド期間（例えばＳＦ６、ＳＦ
５、…）を順次振り分けるようにしてもよい。この場合
には、隣り合うラインの画素間での表示順番は、ＭＳＢ
に対応するビットのサブフィールド期間（例えばＳＦ
７）が同一順番となってビット数の差は零となるが、そ
れ以外の上下ラインでの対応ビット数の差は常に１とな
る。
【００３５】また、本発明は、１フィールドを構成する
Ｎ個のサブフィールド期間の表示順番の配置を、ＭＳＢ
対応のサブフィールド期間を中心としたものに限るもの
ではなく、Ｎ個のサブフィールド期間の表示順番の配置
を任意としたものについても利用することができる。Ｎ
個のサブフィールド期間の表示順番をディスプレイパネ
ルのライン毎に逆の順番としてなるものであればよい。
Ｎ個のサブフィールド期間の表示順番の配置を、ＭＳＢ
対応のサブフィールド期間を中心としたものに限るもの
ではなく、Ｎ個のサブフィールド期間の表示順番の配置
を任意としたものについても利用することができる。Ｎ
個のサブフィールド期間の表示順番をディスプレイパネ
ルのライン毎に逆の順番としてなるものであればよい。
【００３６】前記実施例では、ディスプレイパネルをＰ
ＤＰとして本発明を利用した場合について説明したが、
本発明はこれに限るものでなく、ＰＤＰ以外のディスプ
レイパネル（例えばＬＣＤ）についても本発明を利用す
ることができる。
ＤＰとして本発明を利用した場合について説明したが、
本発明はこれに限るものでなく、ＰＤＰ以外のディスプ
レイパネル（例えばＬＣＤ）についても本発明を利用す
ることができる。
【００３７】
【発明の効果】請求項１の発明によるディスプレイパネ
ルの中間調画像表示方法は、Ｎ個の分割表示期間の表示
順番をディスプレイパネルのライン毎に逆の順番となる
ようにしたので、動画の動く方向の前後の境界に生じる
偽イメージの明暗をライン毎に逆転して偽イメージを打
ち消すことができる。このため、動画の動く方向の前後
の境界に生じる偽イメージの発生を目立たなくして表示
画質の低下を防止することができる。
ルの中間調画像表示方法は、Ｎ個の分割表示期間の表示
順番をディスプレイパネルのライン毎に逆の順番となる
ようにしたので、動画の動く方向の前後の境界に生じる
偽イメージの明暗をライン毎に逆転して偽イメージを打
ち消すことができる。このため、動画の動く方向の前後
の境界に生じる偽イメージの発生を目立たなくして表示
画質の低下を防止することができる。
【００３８】請求項２の発明は、請求項１の発明におい
て、Ｎ個の分割表示期間の表示順番の配置を、ＭＳＢ対
応の分割表示期間を中心とし、この中心の分割表示期間
の前後にビット数を降順させた分割表示期間を順次振り
分けたので、隣接する上下ラインでの分割表示期間（サ
ブフィールド期間）の対応ビット数の差が１以下とな
り、表示やアドレスのためのパルス（サスティンパルス
やアドレスパルス）の周期の短縮比率を上下のラインで
２以内にすることができる。
て、Ｎ個の分割表示期間の表示順番の配置を、ＭＳＢ対
応の分割表示期間を中心とし、この中心の分割表示期間
の前後にビット数を降順させた分割表示期間を順次振り
分けたので、隣接する上下ラインでの分割表示期間（サ
ブフィールド期間）の対応ビット数の差が１以下とな
り、表示やアドレスのためのパルス（サスティンパルス
やアドレスパルス）の周期の短縮比率を上下のラインで
２以内にすることができる。
【００３９】請求項３の発明は、請求項１または２の発
明において分割表示期間の数Ｎを偶数とした。このた
め、請求項２の発明については、ライン間の対応する分
割表示期間のビット数差を常に１として、表示やアドレ
スのためのパルス（サスティンパルスやアドレスパル
ス）の周期の短縮比率を上下のラインで２（または１／
２）にすることができる。
明において分割表示期間の数Ｎを偶数とした。このた
め、請求項２の発明については、ライン間の対応する分
割表示期間のビット数差を常に１として、表示やアドレ
スのためのパルス（サスティンパルスやアドレスパル
ス）の周期の短縮比率を上下のラインで２（または１／
２）にすることができる。
【図１】本発明によるディスプレイパネルの中間調画像
表示方法を実施する駆動装置の要部概略構成図である。
表示方法を実施する駆動装置の要部概略構成図である。
【図２】図１の駆動装置において、ＰＤＰの各ラインの
画素について１フィールド期間を８分割したサブフィー
ルド期間ＳＦ１〜ＳＦ８の表示順番を説明するもので、
（ａ）は奇数ラインの画素についての表示順番の説明
図、（ｂ）は偶数ラインの画素についての表示順番の説
明図である。
画素について１フィールド期間を８分割したサブフィー
ルド期間ＳＦ１〜ＳＦ８の表示順番を説明するもので、
（ａ）は奇数ラインの画素についての表示順番の説明
図、（ｂ）は偶数ラインの画素についての表示順番の説
明図である。
【図３】図１の駆動装置において、ＰＤＰの各ラインの
画素について１フィールド期間における駆動波形を示す
もので、（ａ）は奇数ラインの画素についての駆動波形
図、（ｂ）は偶数ラインの画素についての駆動波形図で
ある。
画素について１フィールド期間における駆動波形を示す
もので、（ａ）は奇数ラインの画素についての駆動波形
図、（ｂ）は偶数ラインの画素についての駆動波形図で
ある。
【図４】図１の駆動装置において、ＰＤＰの奇数ライン
と偶数ラインの画素についての１フィールド期間におけ
るサブフィールド期間の表示順番を逆としたときに、動
画の動く方向の前後にできる偽イメージの明暗が逆にな
ることを説明する説明図で、（ａ）は移動方向の前部に
暗い偽イメージが出、後部に明るい偽イメージが出る説
明図、（ｂ）は（ａ）の逆で移動方向の前部に明るい偽
イメージが出、後部に暗い偽イメージが出る説明図であ
る。
と偶数ラインの画素についての１フィールド期間におけ
るサブフィールド期間の表示順番を逆としたときに、動
画の動く方向の前後にできる偽イメージの明暗が逆にな
ることを説明する説明図で、（ａ）は移動方向の前部に
暗い偽イメージが出、後部に明るい偽イメージが出る説
明図、（ｂ）は（ａ）の逆で移動方向の前部に明るい偽
イメージが出、後部に暗い偽イメージが出る説明図であ
る。
【図５】従来例の１フィールド期間におけるサブフィー
ルド期間の表示順番を説明する説明図である。
ルド期間の表示順番を説明する説明図である。
１０…ＰＤＰ（プラズマディスプレイパネル）、 １２
…偶数ライン駆動回路、 １４…奇数ライン駆動回路、
１６…アドレス電極駆動回路、 １８…画素、 ３０
…背景画像、 ３２…動画像、 ３２ｂ…動画像３２の
後縁部、 ３２ｃ…動画像３２の中央部、 ３２ｆ…動
画像３２の前部、 １Ｆ…１フィールド期間（単位表示
期間の一例）、 Ａ1〜Ａ5…アドレス電極、 ＡＰ…ア
ドレス期間、 ＩＰ…消去期間、 ＳＦ１〜ＳＦ８…サ
ブフィールド期間（分割表示期間の一例）、 ＳＰ…表
示期間、 Ｘ1〜Ｘ5、Ｙ1〜Ｙ5…サステイン電極。
…偶数ライン駆動回路、 １４…奇数ライン駆動回路、
１６…アドレス電極駆動回路、 １８…画素、 ３０
…背景画像、 ３２…動画像、 ３２ｂ…動画像３２の
後縁部、 ３２ｃ…動画像３２の中央部、 ３２ｆ…動
画像３２の前部、 １Ｆ…１フィールド期間（単位表示
期間の一例）、 Ａ1〜Ａ5…アドレス電極、 ＡＰ…ア
ドレス期間、 ＩＰ…消去期間、 ＳＦ１〜ＳＦ８…サ
ブフィールド期間（分割表示期間の一例）、 ＳＰ…表
示期間、 Ｘ1〜Ｘ5、Ｙ1〜Ｙ5…サステイン電極。
Claims (3)
- 【請求項１】ディスプレイパネルの各画素についての単
位表示期間を表示階調に対応したビット数Ｎ（Ｎは２以
上の整数）の表示期間に分割し、各分割表示期間の表示
パルス数に各ビットに対応した重み付けをすることによ
ってビデオ信号の中間調画像を表示する方法において、
前記Ｎ個の分割表示期間の表示順番を、前記ディスプレ
イパネルのライン毎に逆の順番としてなることを特徴と
するディスプレイパネルの中間調画像表示方法。 - 【請求項２】単位表示期間を構成するＮ個の分割表示期
間の表示順番の配置は、ＭＳＢ（最上位のビット）対応
の分割表示期間を中心とし、この中心の分割表示期間の
前後にビット数を降順させた分割表示期間を順次振り分
けてなる請求項１記載のディスプレイパネルの中間調画
像表示方法。 - 【請求項３】分割表示期間の数Ｎを偶数としてなる請求
項１または２記載のディスプレイパネルの中間調画像表
示方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6209145A JPH0854852A (ja) | 1994-08-10 | 1994-08-10 | ディスプレイパネルの中間調画像表示方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6209145A JPH0854852A (ja) | 1994-08-10 | 1994-08-10 | ディスプレイパネルの中間調画像表示方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0854852A true JPH0854852A (ja) | 1996-02-27 |
Family
ID=16568059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6209145A Pending JPH0854852A (ja) | 1994-08-10 | 1994-08-10 | ディスプレイパネルの中間調画像表示方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0854852A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6208467B1 (en) * | 1997-08-07 | 2001-03-27 | Hitachi, Ltd. | Display apparatus for displaying an image having gradation |
| US6340961B1 (en) | 1997-10-16 | 2002-01-22 | Nec Corporation | Method and apparatus for displaying moving images while correcting false moving image contours |
| US6496194B1 (en) | 1998-07-30 | 2002-12-17 | Fujitsu Limited | Halftone display method and display apparatus for reducing halftone disturbances occurring in moving image portions |
| KR100393058B1 (ko) * | 1999-11-06 | 2003-07-31 | 삼성전자주식회사 | 영상 디스플레이 시스템에서의 의사윤곽 보정 장치 및 방법 |
| US6741227B2 (en) | 1997-08-07 | 2004-05-25 | Hitachi, Ltd. | Color image display apparatus and method |
| US8373625B2 (en) | 2001-08-03 | 2013-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of driving thereof |
| WO2019075679A1 (en) * | 2017-10-19 | 2019-04-25 | Huawei Technologies Co., Ltd. | PULSE WIDTH MODULATION FOR DISPLAY DEVICE |
-
1994
- 1994-08-10 JP JP6209145A patent/JPH0854852A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6208467B1 (en) * | 1997-08-07 | 2001-03-27 | Hitachi, Ltd. | Display apparatus for displaying an image having gradation |
| US6741227B2 (en) | 1997-08-07 | 2004-05-25 | Hitachi, Ltd. | Color image display apparatus and method |
| US6340961B1 (en) | 1997-10-16 | 2002-01-22 | Nec Corporation | Method and apparatus for displaying moving images while correcting false moving image contours |
| US6496194B1 (en) | 1998-07-30 | 2002-12-17 | Fujitsu Limited | Halftone display method and display apparatus for reducing halftone disturbances occurring in moving image portions |
| KR100393058B1 (ko) * | 1999-11-06 | 2003-07-31 | 삼성전자주식회사 | 영상 디스플레이 시스템에서의 의사윤곽 보정 장치 및 방법 |
| US8373625B2 (en) | 2001-08-03 | 2013-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of driving thereof |
| WO2019075679A1 (en) * | 2017-10-19 | 2019-04-25 | Huawei Technologies Co., Ltd. | PULSE WIDTH MODULATION FOR DISPLAY DEVICE |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6680716B2 (en) | Driving method for plasma display panels | |
| JP3489884B2 (ja) | フレーム内時分割型表示装置及びフレーム内時分割型表示装置における中間調表示方法 | |
| JP3365630B2 (ja) | ディスプレイ駆動方法及び装置 | |
| EP1032931B1 (en) | Plasma display panel drive pulse controller for preventing fluctuation in subframe location | |
| JP3158904B2 (ja) | ディスプレイパネルの映像表示方法 | |
| JPH1039828A (ja) | 中間調表示方法および表示装置 | |
| AU738827B2 (en) | Dynamic image correction method and dynamic image correction circuit for display Device | |
| EP0987676A1 (en) | Method of driving plasma display panel and display apparatus | |
| KR100496296B1 (ko) | 플라즈마 디스플레이 패널의 계조 표시 방법 및 장치 | |
| JPH08254965A (ja) | 表示装置の階調表示方法 | |
| JPH07261696A (ja) | 階調表示方法 | |
| JP3430593B2 (ja) | ディスプレイ装置の駆動方法 | |
| JP3328134B2 (ja) | フレーム内時分割型中間調表示方法及びフレーム内時分割型表示装置 | |
| JPH10282929A (ja) | 階調表示方法 | |
| JP4867170B2 (ja) | 画像表示方法 | |
| JPH0854852A (ja) | ディスプレイパネルの中間調画像表示方法 | |
| JPH07248743A (ja) | 階調表示方法 | |
| JP3246217B2 (ja) | ディスプレイパネルの中間調画像表示方法 | |
| JP4165108B2 (ja) | プラズマディスプレイ装置 | |
| JPH09138666A (ja) | 表示装置の動画補正方法及び動画補正装置 | |
| JPH07264515A (ja) | 階調表示方法 | |
| JPH0863120A (ja) | ディスプレイパネルの中間調画像表示方法 | |
| JPH1091118A (ja) | ディスプレイ装置の駆動方法 | |
| JP3493864B2 (ja) | 表示装置の駆動方法及び駆動回路 | |
| JPH0863121A (ja) | ディスプレイパネルの中間調画像表示方法 |