JP3493864B2 - 表示装置の駆動方法及び駆動回路 - Google Patents
表示装置の駆動方法及び駆動回路Info
- Publication number
- JP3493864B2 JP3493864B2 JP34869295A JP34869295A JP3493864B2 JP 3493864 B2 JP3493864 B2 JP 3493864B2 JP 34869295 A JP34869295 A JP 34869295A JP 34869295 A JP34869295 A JP 34869295A JP 3493864 B2 JP3493864 B2 JP 3493864B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- level
- luminance
- sub
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Gas Discharge Display Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、複数のサブフレー
ムまたはサブフィールドで１フレームを構成して多階調
画像を表示する表示装置において、信号処理によって擬
似的に中間調レベルを生成し、入力信号の階調数より少
ない階調表示しか得られない表示装置で擬似中間調画像
を表示する場合等において特に有用な、駆動方法及び駆
動回路に関するものである。
ムまたはサブフィールドで１フレームを構成して多階調
画像を表示する表示装置において、信号処理によって擬
似的に中間調レベルを生成し、入力信号の階調数より少
ない階調表示しか得られない表示装置で擬似中間調画像
を表示する場合等において特に有用な、駆動方法及び駆
動回路に関するものである。
【０００２】
【従来の技術】最近、薄型、軽量の表示装置として、Ｐ
ＤＰ（プラズマディスプレイパネル）やＬＣＤＰ（液晶
ディスプレイパネル）が注目されている。このＰＤＰの
駆動方式は、従来のＣＲＴ駆動方式とは全く異なってお
り、ディジタル化された入力映像信号による直接駆動方
式である。したがって、パネル面から発光される輝度階
調は、扱う信号のビット数によって定まる。
ＤＰ（プラズマディスプレイパネル）やＬＣＤＰ（液晶
ディスプレイパネル）が注目されている。このＰＤＰの
駆動方式は、従来のＣＲＴ駆動方式とは全く異なってお
り、ディジタル化された入力映像信号による直接駆動方
式である。したがって、パネル面から発光される輝度階
調は、扱う信号のビット数によって定まる。
【０００３】ＰＤＰは、基本的特性の異なるＡＣ型とＤ
Ｃ型の２方式に分けられる。ＡＣ型ＰＤＰでは、輝度と
寿命については十分な特性が得られているが階調表示に
関しては、試作レベルで最大６４階調表示までの報告し
かなかった。しかし、アドレス・表示分離型駆動法（Ａ
ＤＳサブフレームまたはサブフィールド法）が提案され
ている。この方法に使用されるＰＤＰの駆動シーケンス
と駆動波形が図５（ａ）（ｂ）に示される。
Ｃ型の２方式に分けられる。ＡＣ型ＰＤＰでは、輝度と
寿命については十分な特性が得られているが階調表示に
関しては、試作レベルで最大６４階調表示までの報告し
かなかった。しかし、アドレス・表示分離型駆動法（Ａ
ＤＳサブフレームまたはサブフィールド法）が提案され
ている。この方法に使用されるＰＤＰの駆動シーケンス
と駆動波形が図５（ａ）（ｂ）に示される。
【０００４】図５（ａ）において、例えば、２５６階調
の場合、１フレームは、輝度の相対比が１、２、４、
８、１６、３２、６４、１２８の８個のサブフレームＳ
Ｆ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ５、ＳＦ６、ＳＦ
８、ＳＦ８で構成され、８画面の輝度の組み合わせで２
５６階調の表示を行うものとする。図５（ｂ）におい
て、それぞれのサブフレームは、リフレッシュした１画
面分のデータの書込みを行うアドレス期間とそのサブフ
レームの輝度レベルを決めるサスティン期間で構成され
る。アドレス期間では、最初全画面同時に各ピクセルに
初期的に壁電荷が形成され、その後サスティンパルスが
全画面に与えられ表示を行う。サブフレームの明るさは
サスティンパルスの数に比例し、所定の輝度に設定され
る。このようにして２５６階調表示が実現される。
の場合、１フレームは、輝度の相対比が１、２、４、
８、１６、３２、６４、１２８の８個のサブフレームＳ
Ｆ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ５、ＳＦ６、ＳＦ
８、ＳＦ８で構成され、８画面の輝度の組み合わせで２
５６階調の表示を行うものとする。図５（ｂ）におい
て、それぞれのサブフレームは、リフレッシュした１画
面分のデータの書込みを行うアドレス期間とそのサブフ
レームの輝度レベルを決めるサスティン期間で構成され
る。アドレス期間では、最初全画面同時に各ピクセルに
初期的に壁電荷が形成され、その後サスティンパルスが
全画面に与えられ表示を行う。サブフレームの明るさは
サスティンパルスの数に比例し、所定の輝度に設定され
る。このようにして２５６階調表示が実現される。
【０００５】以上のようなＡＣ駆動方式では、階調数を
増やせば増やすほど、１フレーム期間内でパネルを点灯
発光させる準備期間としてのアドレス期間のビット数が
増加するため、発光期間としてのサスティン期間が相対
的に短くなり、最大輝度が低下する。このように、パネ
ル面から発光される輝度階調は、扱う信号のビット数に
よって定まる。そのため、扱う信号のビット数を増やせ
ば、画質は向上するが、発光輝度が低下し、逆に扱う信
号のビット数を減らせば、発光輝度が増加するが、階調
数が少なくなり、画質の低下を招く。
増やせば増やすほど、１フレーム期間内でパネルを点灯
発光させる準備期間としてのアドレス期間のビット数が
増加するため、発光期間としてのサスティン期間が相対
的に短くなり、最大輝度が低下する。このように、パネ
ル面から発光される輝度階調は、扱う信号のビット数に
よって定まる。そのため、扱う信号のビット数を増やせ
ば、画質は向上するが、発光輝度が低下し、逆に扱う信
号のビット数を減らせば、発光輝度が増加するが、階調
数が少なくなり、画質の低下を招く。
【０００６】入力信号のビット数よりも出力駆動信号の
ビット数を低減して発光輝度を低下させず、しかも、入
力信号と発光輝度との差（例えば濃淡誤差）を最小にす
るための擬似中間調処理（例えば誤差拡散処理）は、少
ない階調数で濃淡表現する場合に用いられる。
ビット数を低減して発光輝度を低下させず、しかも、入
力信号と発光輝度との差（例えば濃淡誤差）を最小にす
るための擬似中間調処理（例えば誤差拡散処理）は、少
ない階調数で濃淡表現する場合に用いられる。
【０００７】上述したサブフレーム法と擬似中間処理を
組み合わせた従来の表示装置の駆動方法は、図６（ａ）
（ｂ）に示すように構成されていた。すなわち、駆動回
路は、図６（ａ）に示すように、入力端子１０に入力し
たｍビットの映像信号のうちの上位ｎビットの信号を分
離して出力する上位ビット分離回路１２と、ｍビットの
映像信号のうちの下位（ｍ−ｎ）ビットの信号を処理し
て擬似中間調信号を出力する擬似中間調信号発生回路１
４と、上位ビット分離回路１２の出力信号と擬似中間調
信号発生回路１４の出力信号を加算して出力端子１６に
ｎビットの表示駆動信号を出力する加算回路１８とから
なっている。この擬似中間調信号発生回路１４による擬
似中間調表示のための信号処理は、組織的ディザ法や誤
差拡散法によって行われる。
組み合わせた従来の表示装置の駆動方法は、図６（ａ）
（ｂ）に示すように構成されていた。すなわち、駆動回
路は、図６（ａ）に示すように、入力端子１０に入力し
たｍビットの映像信号のうちの上位ｎビットの信号を分
離して出力する上位ビット分離回路１２と、ｍビットの
映像信号のうちの下位（ｍ−ｎ）ビットの信号を処理し
て擬似中間調信号を出力する擬似中間調信号発生回路１
４と、上位ビット分離回路１２の出力信号と擬似中間調
信号発生回路１４の出力信号を加算して出力端子１６に
ｎビットの表示駆動信号を出力する加算回路１８とから
なっている。この擬似中間調信号発生回路１４による擬
似中間調表示のための信号処理は、組織的ディザ法や誤
差拡散法によって行われる。
【０００８】説明の便宜上、ｍ＝７、ｎ＝５で、輝度の
相対比が異なる５個のサブフレームＳＦ１〜ＳＦ５で１
フレームが構成され、図６（ｂ）に示すように、輝度の
相対比が２、８、１６、４、１となるＳＦ２、ＳＦ４、
ＳＦ５、ＳＦ３、ＳＦ１の順に配列されている場合につ
いて考える。この場合、５ビット、３２階調の表示駆動
信号の階調レベル間の擬似中間調処理は、１階調レベル
による階調間の擬似中間調生成によって行われ、このよ
うな１階調レベルによって擬似的に７ビットの入力映像
信号の階調レベルが生成される。
相対比が異なる５個のサブフレームＳＦ１〜ＳＦ５で１
フレームが構成され、図６（ｂ）に示すように、輝度の
相対比が２、８、１６、４、１となるＳＦ２、ＳＦ４、
ＳＦ５、ＳＦ３、ＳＦ１の順に配列されている場合につ
いて考える。この場合、５ビット、３２階調の表示駆動
信号の階調レベル間の擬似中間調処理は、１階調レベル
による階調間の擬似中間調生成によって行われ、このよ
うな１階調レベルによって擬似的に７ビットの入力映像
信号の階調レベルが生成される。
【０００９】なお、図６（ａ）に示した駆動回路でｍ＝
７、ｎ＝５とした場合には、擬似中間調信号発生回路１
４は入力映像信号の下位２ビットの信号を順次加算し、
桁上げ信号を加算回路１８に出力することによって擬似
中間調を表示しているので、上述の擬似中間調表示用の
サスティンパルス数の加算値が４以上になる毎に表示駆
動信号の階調レベルが「＋１」され、擬似的に中間調表
示がなされる。
７、ｎ＝５とした場合には、擬似中間調信号発生回路１
４は入力映像信号の下位２ビットの信号を順次加算し、
桁上げ信号を加算回路１８に出力することによって擬似
中間調を表示しているので、上述の擬似中間調表示用の
サスティンパルス数の加算値が４以上になる毎に表示駆
動信号の階調レベルが「＋１」され、擬似的に中間調表
示がなされる。
【００１０】
【発明が解決しようとする課題】しかしながら、図６
（ａ）（ｂ）に示した従来例では、動画表示時におい
て、静止画表示時には見られなかった、擬似中間調表示
特有の粒状の雑音が発生し、画質が低下するという問題
点があった。例えば、ボカシた背景等が僅かに動いてい
る画面の場合に、輝度が緩やかに変化する部分のうちの
特定の輝度レベルで擬似中間調表示特有の粒状の雑音が
発生していた。
（ａ）（ｂ）に示した従来例では、動画表示時におい
て、静止画表示時には見られなかった、擬似中間調表示
特有の粒状の雑音が発生し、画質が低下するという問題
点があった。例えば、ボカシた背景等が僅かに動いてい
る画面の場合に、輝度が緩やかに変化する部分のうちの
特定の輝度レベルで擬似中間調表示特有の粒状の雑音が
発生していた。
【００１１】上述のような雑音の主な原因は、変化量が
１の緩やかな信号レベル変化に対して発光輝度が１以上
に見えるためであり、発光輝度の変化はサブフレーム配
列に支配されている。この現象は動画表示時に現われ、
完全静止画で視点を固定した状態では現われないが、通
常の映像では静止場面でも僅かな揺れを伴うため、この
ような症状が出やすい。
１の緩やかな信号レベル変化に対して発光輝度が１以上
に見えるためであり、発光輝度の変化はサブフレーム配
列に支配されている。この現象は動画表示時に現われ、
完全静止画で視点を固定した状態では現われないが、通
常の映像では静止場面でも僅かな揺れを伴うため、この
ような症状が出やすい。
【００１２】図６（ｂ）のサブフレーム配列では、表示
駆動信号の輝度レベルが、「３」から「４」へ、「７」
から「８」へ、「１５」から「１６」へそれぞれ変化す
る部分で、上述のような雑音が発生していた。説明の便
宜上、図７に示すように、輝度レベルが「７」から
「８」へ変化する部分で作られた擬似中間調表示領域を
考える。この領域が１ドット動くと画素レベルは反転す
る。
駆動信号の輝度レベルが、「３」から「４」へ、「７」
から「８」へ、「１５」から「１６」へそれぞれ変化す
る部分で、上述のような雑音が発生していた。説明の便
宜上、図７に示すように、輝度レベルが「７」から
「８」へ変化する部分で作られた擬似中間調表示領域を
考える。この領域が１ドット動くと画素レベルは反転す
る。
【００１３】上述の輝度レベル「７」と「８」は、例え
ば７ビットの入力信号の輝度レベル「２８」と「３２」
を擬似中間調処理して、５ビット、３２階調表示の表示
装置（例えばＰＤＰ）に利用する場合の輝度レベル（階
調レベル）「７」と「８」に対応し、それぞれＳＦ２
（輝度の相対比２）、ＳＦ３（輝度の相対比４）及びＳ
Ｆ１（輝度の相対比１）と、ＳＦ４（輝度の相対比８）
が点灯する。
ば７ビットの入力信号の輝度レベル「２８」と「３２」
を擬似中間調処理して、５ビット、３２階調表示の表示
装置（例えばＰＤＰ）に利用する場合の輝度レベル（階
調レベル）「７」と「８」に対応し、それぞれＳＦ２
（輝度の相対比２）、ＳＦ３（輝度の相対比４）及びＳ
Ｆ１（輝度の相対比１）と、ＳＦ４（輝度の相対比８）
が点灯する。
【００１４】いま、図７の擬似中間調表示領域の１ライ
ンＡ1−Ａ2をフレーム方向に考えると、１ドットの移動
は、１フレームに１ドット移動することであり、時間軸
方向（フレーム方向）のサブフレーム点灯と明暗の関係
は図８のようになる。このとき、人間の視覚は、同一レ
ベルを追跡しようとするため、点線に沿って視線が移動
する。このため、輝度レベル「７」の部分は、サブフレ
ーム輝度が２（＝ＳＦ２）となり、輝度レベル「８」の
部分は、サブフレーム輝度が１３（＝ＳＦ３＋ＳＦ１＋
ＳＦ４）となり、輝度レベル「８」の部分が明るく浮き
上がり粒状の雑音として見えるという問題点があった。
ンＡ1−Ａ2をフレーム方向に考えると、１ドットの移動
は、１フレームに１ドット移動することであり、時間軸
方向（フレーム方向）のサブフレーム点灯と明暗の関係
は図８のようになる。このとき、人間の視覚は、同一レ
ベルを追跡しようとするため、点線に沿って視線が移動
する。このため、輝度レベル「７」の部分は、サブフレ
ーム輝度が２（＝ＳＦ２）となり、輝度レベル「８」の
部分は、サブフレーム輝度が１３（＝ＳＦ３＋ＳＦ１＋
ＳＦ４）となり、輝度レベル「８」の部分が明るく浮き
上がり粒状の雑音として見えるという問題点があった。
【００１５】本発明は、上述の問題点に鑑みてなされた
もので、動画表示時に発生する擬似中間調表示特有の粒
状の雑音を抑制して画質の低下を防止することのできる
表示装置の駆動方法及び駆動回路を提供することを目的
とする。
もので、動画表示時に発生する擬似中間調表示特有の粒
状の雑音を抑制して画質の低下を防止することのできる
表示装置の駆動方法及び駆動回路を提供することを目的
とする。
【００１６】
【課題を解決するための手段】請求項１の発明による表
示装置の駆動方法は、複数のサブフレームで１フレーム
を構成して多階調画像を表示する表示装置において、１
フレームを、輝度の相対比が異なるｎ個のサブフレーム
ＳＦｎ〜ＳＦ１と、サブフレームＳＦｎ〜ＳＦ１の配列
中の任意の位置に配置され、かつ輝度の相対比が最小の
サブフレームＳＦ１と同じ輝度に設定された付加サブフ
レーム〔ＳＦ１〕とで構成し、現画素の入力映像信号の
輝度レベルが、フレーム間で「２のｋ乗−１」のレベル
（ｋはｎ以下の整数）から「２のｋ乗」のレベルへ変化
したときに、現画素の「２のｋ乗」の輝度レベルをｋ個
のサブフレームＳＦｋ〜ＳＦ１と付加サブフレーム〔Ｓ
Ｆ１〕の点灯で表示してなることを特徴とする。
示装置の駆動方法は、複数のサブフレームで１フレーム
を構成して多階調画像を表示する表示装置において、１
フレームを、輝度の相対比が異なるｎ個のサブフレーム
ＳＦｎ〜ＳＦ１と、サブフレームＳＦｎ〜ＳＦ１の配列
中の任意の位置に配置され、かつ輝度の相対比が最小の
サブフレームＳＦ１と同じ輝度に設定された付加サブフ
レーム〔ＳＦ１〕とで構成し、現画素の入力映像信号の
輝度レベルが、フレーム間で「２のｋ乗−１」のレベル
（ｋはｎ以下の整数）から「２のｋ乗」のレベルへ変化
したときに、現画素の「２のｋ乗」の輝度レベルをｋ個
のサブフレームＳＦｋ〜ＳＦ１と付加サブフレーム〔Ｓ
Ｆ１〕の点灯で表示してなることを特徴とする。
【００１７】例えば、擬似中間調処理されてＰＤＰへ供
給される表示駆動信号が、フレーム間で輝度レベル
「７」と「８」が交互に配置されているような場合を考
えると、輝度レベルが「７」（２の３乗−１）から
「８」（２の３乗）へ変化したときには、１フレーム前
の現画素の「７」の輝度レベルが３個のサブフレームＳ
Ｆ３〜ＳＦ１の点灯で表示され、現画素の「８」の輝度
レベルが３個のサブフレームＳＦ３〜ＳＦ１と付加サブ
フレーム〔ＳＦ１〕の点灯で、すなわち、輝度レベル
「７」＋「１」で表示される。
給される表示駆動信号が、フレーム間で輝度レベル
「７」と「８」が交互に配置されているような場合を考
えると、輝度レベルが「７」（２の３乗−１）から
「８」（２の３乗）へ変化したときには、１フレーム前
の現画素の「７」の輝度レベルが３個のサブフレームＳ
Ｆ３〜ＳＦ１の点灯で表示され、現画素の「８」の輝度
レベルが３個のサブフレームＳＦ３〜ＳＦ１と付加サブ
フレーム〔ＳＦ１〕の点灯で、すなわち、輝度レベル
「７」＋「１」で表示される。
【００１８】このように、輝度レベル「８」は輝度レベ
ル（「７」＋「１」）で表示されるので、擬似中間調表
示によって輝度レベルが「７」と「８」の間を行き来し
ても、表示駆動信号の輝度レベル「７」のサブフレーム
（例えば図６（ｂ）のＳＦ２、ＳＦ３及びＳＦ１）の点
灯は変わらず、付加サブフレーム（後述するＳＦ１）の
点灯のみが変化するので、輝度レベル「８」の浮き上が
りが抑制される。このため、時間軸方向の１フレーム毎
に発生する発光輝度の強弱が抑制され、フリッカーが少
なくなり、動画表示時の粒状の雑音が軽減される。
ル（「７」＋「１」）で表示されるので、擬似中間調表
示によって輝度レベルが「７」と「８」の間を行き来し
ても、表示駆動信号の輝度レベル「７」のサブフレーム
（例えば図６（ｂ）のＳＦ２、ＳＦ３及びＳＦ１）の点
灯は変わらず、付加サブフレーム（後述するＳＦ１）の
点灯のみが変化するので、輝度レベル「８」の浮き上が
りが抑制される。このため、時間軸方向の１フレーム毎
に発生する発光輝度の強弱が抑制され、フリッカーが少
なくなり、動画表示時の粒状の雑音が軽減される。
【００１９】請求項２の発明による駆動方法は、１フレ
ームを、輝度の相対比が異なるｎ個のサブフレームＳＦ
ｎ〜ＳＦ１と、サブフレームＳＦｎ〜ＳＦ１の配列中の
任意の位置に配置され、かつ輝度の相対比が最小のサブ
フレームＳＦ１と同じ輝度に設定された付加サブフレー
ム〔ＳＦ１〕とで構成し、現画素の入力映像信号の輝度
レベルが、現画素の周囲に隣接する画素に対して、「２
のｋ乗−１」のレベルから「２のｋ乗」のレベルへ変化
したときに、現画素の「２のｋ乗」の輝度レベルをｋ個
のサブフレームＳＦｋ〜ＳＦ１と付加サブフレーム〔Ｓ
Ｆ１〕の点灯で表示してなることを特徴とする。
ームを、輝度の相対比が異なるｎ個のサブフレームＳＦ
ｎ〜ＳＦ１と、サブフレームＳＦｎ〜ＳＦ１の配列中の
任意の位置に配置され、かつ輝度の相対比が最小のサブ
フレームＳＦ１と同じ輝度に設定された付加サブフレー
ム〔ＳＦ１〕とで構成し、現画素の入力映像信号の輝度
レベルが、現画素の周囲に隣接する画素に対して、「２
のｋ乗−１」のレベルから「２のｋ乗」のレベルへ変化
したときに、現画素の「２のｋ乗」の輝度レベルをｋ個
のサブフレームＳＦｋ〜ＳＦ１と付加サブフレーム〔Ｓ
Ｆ１〕の点灯で表示してなることを特徴とする。
【００２０】例えば、擬似中間調処理されてＰＤＰへ供
給される表示駆動信号において、同一フレーム内の現画
素の輝度レベルが隣接画素に対して「７」から「８」へ
変化しているような場合を考える。このときの隣接画素
の輝度レベル「７」は、例えば、現画素の周囲に隣接す
る複数の画素（例えば水平、垂直、斜め方向に隣接する
８個の画素）の輝度レベルに適当な重み係数を掛けて加
算して求められる。
給される表示駆動信号において、同一フレーム内の現画
素の輝度レベルが隣接画素に対して「７」から「８」へ
変化しているような場合を考える。このときの隣接画素
の輝度レベル「７」は、例えば、現画素の周囲に隣接す
る複数の画素（例えば水平、垂直、斜め方向に隣接する
８個の画素）の輝度レベルに適当な重み係数を掛けて加
算して求められる。
【００２１】このような場合、隣接画素の「７」の輝度
レベルが３個のサブフレームＳＦ３〜ＳＦ１の点灯で表
示され、現画素の「８」の輝度レベルが３個のサブフレ
ームＳＦ３〜ＳＦ１と付加サブフレーム〔ＳＦ１〕の点
灯で、すなわち、輝度レベル「７」＋「１」で表示され
るので、輝度レベル「８」の浮き上がりが抑制される。
このため、同一フレーム内の水平、垂直、斜め方向の画
素毎に発生する発光輝度の強弱が抑制され、フリッカー
が少なくなり、動画表示時の粒状の雑音が軽減される。
レベルが３個のサブフレームＳＦ３〜ＳＦ１の点灯で表
示され、現画素の「８」の輝度レベルが３個のサブフレ
ームＳＦ３〜ＳＦ１と付加サブフレーム〔ＳＦ１〕の点
灯で、すなわち、輝度レベル「７」＋「１」で表示され
るので、輝度レベル「８」の浮き上がりが抑制される。
このため、同一フレーム内の水平、垂直、斜め方向の画
素毎に発生する発光輝度の強弱が抑制され、フリッカー
が少なくなり、動画表示時の粒状の雑音が軽減される。
【００２２】請求項３の発明による表示装置の駆動回路
は、請求項１の発明による駆動方法を実施する第１の装
置に関するもので、入力映像信号を１フレーム分遅延さ
せるためのフレームメモリと、現フレームと前フレーム
の入力映像信号を用いた演算によって、輝度レベルがフ
レーム間で「２のｋ乗−１」のレベルから「２のｋ乗」
のレベルへ変化したことを判別し、ｋ個のサブフレーム
ＳＦｋ〜ＳＦ１と付加サブフレーム〔ＳＦ１〕を点灯す
るための表示駆動信号を出力する演算回路とを具備して
なることを特徴とする。
は、請求項１の発明による駆動方法を実施する第１の装
置に関するもので、入力映像信号を１フレーム分遅延さ
せるためのフレームメモリと、現フレームと前フレーム
の入力映像信号を用いた演算によって、輝度レベルがフ
レーム間で「２のｋ乗−１」のレベルから「２のｋ乗」
のレベルへ変化したことを判別し、ｋ個のサブフレーム
ＳＦｋ〜ＳＦ１と付加サブフレーム〔ＳＦ１〕を点灯す
るための表示駆動信号を出力する演算回路とを具備して
なることを特徴とする。
【００２３】請求項４の発明による表示装置の駆動回路
は、請求項１の発明による駆動方法を実施する第２の装
置に関するもので、入力映像信号を１フレーム分遅延さ
せるためのフレームメモリと、現フレームの「２のｋ
乗」レベルの入力映像信号と前フレームの「２のｋ乗−
１」レベルの入力映像信号とをアドレスとし、ｋ個のサ
ブフレームＳＦｋ〜ＳＦ１と付加サブフレーム〔ＳＦ
１〕を点灯するための表示駆動信号をデータとして出力
するＲＯＭとを具備してなることを特徴とする。
は、請求項１の発明による駆動方法を実施する第２の装
置に関するもので、入力映像信号を１フレーム分遅延さ
せるためのフレームメモリと、現フレームの「２のｋ
乗」レベルの入力映像信号と前フレームの「２のｋ乗−
１」レベルの入力映像信号とをアドレスとし、ｋ個のサ
ブフレームＳＦｋ〜ＳＦ１と付加サブフレーム〔ＳＦ
１〕を点灯するための表示駆動信号をデータとして出力
するＲＯＭとを具備してなることを特徴とする。
【００２４】請求項５の発明による表示装置の駆動回路
は、請求項２の発明による駆動方法を実施する第１の装
置に関するもので、入力映像信号をドット方向及びライ
ン方向に遅延させるドット・ライン遅延回路と、このド
ット・ライン遅延回路から取り出した現画素と隣接画素
の入力映像信号を用いた演算によって、現画素の輝度レ
ベルが隣接画素に対して「２のｋ乗−１」のレベルから
「２のｋ乗」のレベルへ変化したことを判別し、ｋ個の
サブフレームＳＦｋ〜ＳＦ１と付加サブフレーム〔ＳＦ
１〕を点灯するための表示駆動信号を出力する演算回路
とを具備してなることを特徴とする。
は、請求項２の発明による駆動方法を実施する第１の装
置に関するもので、入力映像信号をドット方向及びライ
ン方向に遅延させるドット・ライン遅延回路と、このド
ット・ライン遅延回路から取り出した現画素と隣接画素
の入力映像信号を用いた演算によって、現画素の輝度レ
ベルが隣接画素に対して「２のｋ乗−１」のレベルから
「２のｋ乗」のレベルへ変化したことを判別し、ｋ個の
サブフレームＳＦｋ〜ＳＦ１と付加サブフレーム〔ＳＦ
１〕を点灯するための表示駆動信号を出力する演算回路
とを具備してなることを特徴とする。
【００２５】請求項６の発明による表示装置の駆動回路
は、請求項２の発明による駆動方法を実施する第２の装
置に関するもので、入力映像信号をドット方向及びライ
ン方向に遅延させるドット・ライン遅延回路と、このド
ット・ライン遅延回路から取り出した現画素の「２のｋ
乗」レベルの入力映像信号と隣接画素の「２のｋ乗−
１」レベルの入力映像信号とをアドレスとし、ｋ個のサ
ブフレームＳＦｋ〜ＳＦ１と付加サブフレーム〔ＳＦ
１〕を点灯するための表示駆動信号をデータとして出力
するＲＯＭとを具備してなることを特徴とする。
は、請求項２の発明による駆動方法を実施する第２の装
置に関するもので、入力映像信号をドット方向及びライ
ン方向に遅延させるドット・ライン遅延回路と、このド
ット・ライン遅延回路から取り出した現画素の「２のｋ
乗」レベルの入力映像信号と隣接画素の「２のｋ乗−
１」レベルの入力映像信号とをアドレスとし、ｋ個のサ
ブフレームＳＦｋ〜ＳＦ１と付加サブフレーム〔ＳＦ
１〕を点灯するための表示駆動信号をデータとして出力
するＲＯＭとを具備してなることを特徴とする。
【００２６】
【発明の実施の形態】以下、本発明の実施の形態例を図
面に基づき説明する。図１は本発明による表示装置の駆
動方法及び駆動回路の一実施形態例を示すもので、その
（ａ）は駆動回路の構成を示し、その（ｂ）は、説明の
便宜上、（ａ）においてｎ＝５とした場合の１フレーム
を構成する複数のサブフレームを示すものである。
面に基づき説明する。図１は本発明による表示装置の駆
動方法及び駆動回路の一実施形態例を示すもので、その
（ａ）は駆動回路の構成を示し、その（ｂ）は、説明の
便宜上、（ａ）においてｎ＝５とした場合の１フレーム
を構成する複数のサブフレームを示すものである。
【００２７】図１（ａ）において、２０は入力端子、２
２はフレームメモリ、２４は演算回路、２６は出力端子
である。前記フレームメモリ２２は、前記入力端子２０
に入力したｎビットの映像信号を１フレーム分遅延させ
て出力するように構成されている。前記演算回路２４
は、例えば判別回路と表示駆動信号発生回路を主体とし
てなり、前記入力端子２０に入力した映像信号と、前記
フレームメモリ２２から出力した１フレーム前の映像信
号とを用いた演算によって、輝度レベルがフレーム間で
「２のｋ乗−１」のレベル（ｋはｎ以下の整数で、例え
ばｋ＝３のときは７）から「２のｋ乗」のレベル（ｋ＝
３のときは８）へ変化したことを判別し、ｋ個のサブフ
レームＳＦｋ〜ＳＦ１（例えば３個のＳＦ３〜ＳＦ１）
と付加サブフレーム〔ＳＦ１〕を点灯するための表示駆
動信号を出力するように構成されている。
２はフレームメモリ、２４は演算回路、２６は出力端子
である。前記フレームメモリ２２は、前記入力端子２０
に入力したｎビットの映像信号を１フレーム分遅延させ
て出力するように構成されている。前記演算回路２４
は、例えば判別回路と表示駆動信号発生回路を主体とし
てなり、前記入力端子２０に入力した映像信号と、前記
フレームメモリ２２から出力した１フレーム前の映像信
号とを用いた演算によって、輝度レベルがフレーム間で
「２のｋ乗−１」のレベル（ｋはｎ以下の整数で、例え
ばｋ＝３のときは７）から「２のｋ乗」のレベル（ｋ＝
３のときは８）へ変化したことを判別し、ｋ個のサブフ
レームＳＦｋ〜ＳＦ１（例えば３個のＳＦ３〜ＳＦ１）
と付加サブフレーム〔ＳＦ１〕を点灯するための表示駆
動信号を出力するように構成されている。
【００２８】図１（ｂ）は１フレームを構成する複数の
サブフレームを示すもので、従来例を示す図６（ｂ）と
相違する点は、輝度の相対比が最小（すなわち１）のサ
ブフレームＳＦ１の次ぎに、このＳＦ１と輝度の相対比
が同一のサブフレーム〔ＳＦ１〕を付加した点である。
このため、１フレームを構成する複数のサブフレーム
は、輝度の相対比が異なる５個のサブフレームＳＦ２、
ＳＦ４、ＳＦ５、ＳＦ３、ＳＦ１と、このＳＦ１の次ぎ
に設けられた付加サブフレーム〔ＳＦ１〕とからなる。
サブフレームを示すもので、従来例を示す図６（ｂ）と
相違する点は、輝度の相対比が最小（すなわち１）のサ
ブフレームＳＦ１の次ぎに、このＳＦ１と輝度の相対比
が同一のサブフレーム〔ＳＦ１〕を付加した点である。
このため、１フレームを構成する複数のサブフレーム
は、輝度の相対比が異なる５個のサブフレームＳＦ２、
ＳＦ４、ＳＦ５、ＳＦ３、ＳＦ１と、このＳＦ１の次ぎ
に設けられた付加サブフレーム〔ＳＦ１〕とからなる。
【００２９】つぎに、説明の便宜上、ｎ＝５とした場合
の図１（ａ）（ｂ）の作用について図２を併用して説明
する。入力端子２０には、図６（ａ）に示したような回
路で擬似中間調処理された５ビット（ｎ＝５）の映像信
号が入力する。演算回路２４は、入力端子２０に入力し
た５ビットの映像信号と、この映像信号をフレームメモ
リ２２で１フレーム遅延させた信号とを用いた演算によ
って、輝度レベルがフレーム間で「２のｋ乗−１」のレ
ベル（例えば７）から「２のｋ乗」のレベル（例えば
８）へ変化したことを判別し、ｋ個のサブフレームＳＦ
ｋ〜ＳＦ１（例えば３個のＳＦ３〜ＳＦ１）と付加サブ
フレーム〔ＳＦ１〕を点灯するための表示駆動信号が出
力し、この表示駆動信号は出力端子２６を介して表示装
置（例えばＰＤＰやＬＣＤＰ）に供給される。
の図１（ａ）（ｂ）の作用について図２を併用して説明
する。入力端子２０には、図６（ａ）に示したような回
路で擬似中間調処理された５ビット（ｎ＝５）の映像信
号が入力する。演算回路２４は、入力端子２０に入力し
た５ビットの映像信号と、この映像信号をフレームメモ
リ２２で１フレーム遅延させた信号とを用いた演算によ
って、輝度レベルがフレーム間で「２のｋ乗−１」のレ
ベル（例えば７）から「２のｋ乗」のレベル（例えば
８）へ変化したことを判別し、ｋ個のサブフレームＳＦ
ｋ〜ＳＦ１（例えば３個のＳＦ３〜ＳＦ１）と付加サブ
フレーム〔ＳＦ１〕を点灯するための表示駆動信号が出
力し、この表示駆動信号は出力端子２６を介して表示装
置（例えばＰＤＰやＬＣＤＰ）に供給される。
【００３０】このため、表示装置において、図７に示す
ような輝度レベルが「７」から「８」へ変化する部分で
作られた擬似中間調表示領域の１ラインＡ1−Ａ2をフレ
ーム方向に考えると、時間軸方向（フレーム方向）のサ
ブフレーム点灯と明暗の関係は図２に示すようになり、
従来例を示す図８の場合と明確に相違している。
ような輝度レベルが「７」から「８」へ変化する部分で
作られた擬似中間調表示領域の１ラインＡ1−Ａ2をフレ
ーム方向に考えると、時間軸方向（フレーム方向）のサ
ブフレーム点灯と明暗の関係は図２に示すようになり、
従来例を示す図８の場合と明確に相違している。
【００３１】すなわち、入力端子２０に入力する映像信
号の輝度レベルがフレーム間で「７」から「８」へ変化
する場合には、輝度レベル「７」のときにはサブフレー
ムのＳＦ２（輝度の相対比２）、ＳＦ３（輝度の相対比
４）及びＳＦ１（輝度の相対比１）が点灯し、輝度レベ
ル「８」のときにはＳＦ２、ＳＦ３及びＳＦ１が点灯す
るとともに、付加サブフレーム〔ＳＦ１〕（輝度の相対
比１）が点灯する。
号の輝度レベルがフレーム間で「７」から「８」へ変化
する場合には、輝度レベル「７」のときにはサブフレー
ムのＳＦ２（輝度の相対比２）、ＳＦ３（輝度の相対比
４）及びＳＦ１（輝度の相対比１）が点灯し、輝度レベ
ル「８」のときにはＳＦ２、ＳＦ３及びＳＦ１が点灯す
るとともに、付加サブフレーム〔ＳＦ１〕（輝度の相対
比１）が点灯する。
【００３２】このため、擬似中間調表示によってフレー
ム間で輝度レベルが「７」から「８」へ変化しても、輝
度レベル「７」のサブフレームＳＦ２、ＳＦ３及びＳＦ
１の点灯は変わらず、付加サブフレーム〔ＳＦ１〕のみ
が点灯するので、時間軸方向のサブフレーム点灯は図２
に示すようになり、時間軸方向の１フレームおきに発生
する発光輝度の強弱が抑制され、フリッカーが少なくな
り、動画表示時の粒状の雑音が軽減される。
ム間で輝度レベルが「７」から「８」へ変化しても、輝
度レベル「７」のサブフレームＳＦ２、ＳＦ３及びＳＦ
１の点灯は変わらず、付加サブフレーム〔ＳＦ１〕のみ
が点灯するので、時間軸方向のサブフレーム点灯は図２
に示すようになり、時間軸方向の１フレームおきに発生
する発光輝度の強弱が抑制され、フリッカーが少なくな
り、動画表示時の粒状の雑音が軽減される。
【００３３】前記実施形態例では、付加サブフレーム
〔ＳＦ１〕を、輝度の相対比が異なるｎ個のサブフレー
ムのうちの輝度の相対比が最小のサブフレームＳＦ１の
次ぎに配置するようにしたが、本発明はこれに限るもの
ではなく、ｎ個のサブフレームのうちの任意の位置に配
置するようにしてもよい。
〔ＳＦ１〕を、輝度の相対比が異なるｎ個のサブフレー
ムのうちの輝度の相対比が最小のサブフレームＳＦ１の
次ぎに配置するようにしたが、本発明はこれに限るもの
ではなく、ｎ個のサブフレームのうちの任意の位置に配
置するようにしてもよい。
【００３４】前記実施形態例では、ｎ＝５、フレーム間
で変化する輝度レベルが「７」から「８」の場合につい
て説明したが、本発明はこれに限るものでなく、ｎは表
示装置の階調数に対応した複数のビット数であればよく
（例えばｎ＝６又は４）、また、フレーム間で「２のｋ
乗−１」のレベル（ｋはｎ以下の整数）から「２のｋ
乗」のレベルへ変化したときに利用できる。例えば、ｎ
＝５のときには、フレーム毎に変化する輝度レベルが
「３」から「４」の場合（ｋ＝２）、「１５」から「１
６」の場合（ｋ＝４）又は「３１」から「３２」の場合
（ｋ＝５）に利用することができる。
で変化する輝度レベルが「７」から「８」の場合につい
て説明したが、本発明はこれに限るものでなく、ｎは表
示装置の階調数に対応した複数のビット数であればよく
（例えばｎ＝６又は４）、また、フレーム間で「２のｋ
乗−１」のレベル（ｋはｎ以下の整数）から「２のｋ
乗」のレベルへ変化したときに利用できる。例えば、ｎ
＝５のときには、フレーム毎に変化する輝度レベルが
「３」から「４」の場合（ｋ＝２）、「１５」から「１
６」の場合（ｋ＝４）又は「３１」から「３２」の場合
（ｋ＝５）に利用することができる。
【００３５】前記実施形態例では、入力端子に入力する
映像信号が擬似中間調処理された映像信号の場合につい
て説明したが、本発明はこれに限るものでなく、入力端
子に入力する映像信号が擬似中間調処理されていない映
像信号の場合についても利用することができる。
映像信号が擬似中間調処理された映像信号の場合につい
て説明したが、本発明はこれに限るものでなく、入力端
子に入力する映像信号が擬似中間調処理されていない映
像信号の場合についても利用することができる。
【００３６】前記実施形態例では、入力端子に入力する
映像信号がフレーム毎にレベル変化する場合について説
明したが、本発明はこれに限るものでなく、輝度レベル
の変化がフレーム毎でない場合についても利用すること
ができる。例えば、図３に示すように、演算回路２４ａ
の外部に、付加サブフレーム点灯フラグを記憶するため
のフレームメモリ３０を結合し、前フレームの輝度レベ
ルによって付加サブフレーム組み合わせ点灯を行わせ
る。例えば、前フレームの輝度レベルが「８」なら
「８」、「７」＋「１」なら「７」＋「１」とサブフレ
ーム点灯を変化させず、フレーム間で「７」から「８」
へ変化したときに、この変化後の輝度レベル「８」を、
「７」＋「１」のサブフレーム点灯（付加サブフレーム
〔ＳＦ１〕の点灯を含む）で行わせる。
映像信号がフレーム毎にレベル変化する場合について説
明したが、本発明はこれに限るものでなく、輝度レベル
の変化がフレーム毎でない場合についても利用すること
ができる。例えば、図３に示すように、演算回路２４ａ
の外部に、付加サブフレーム点灯フラグを記憶するため
のフレームメモリ３０を結合し、前フレームの輝度レベ
ルによって付加サブフレーム組み合わせ点灯を行わせ
る。例えば、前フレームの輝度レベルが「８」なら
「８」、「７」＋「１」なら「７」＋「１」とサブフレ
ーム点灯を変化させず、フレーム間で「７」から「８」
へ変化したときに、この変化後の輝度レベル「８」を、
「７」＋「１」のサブフレーム点灯（付加サブフレーム
〔ＳＦ１〕の点灯を含む）で行わせる。
【００３７】前記実施形態例では、フレームメモリと演
算回路を主体とした駆動回路によって、本発明による駆
動方法を実施するようにしたが、本発明はこれに限るも
のではなく、フレームメモリとＲＯＭを主体とした駆動
回路によって、本発明による駆動方法を実施するように
してもよい。例えば、フレームメモリとＲＯＭとを具備
し、このＲＯＭを、フレームメモリに入力する現フレー
ムの「２のｋ乗」レベル（ｋはｎ以下の整数）の入力映
像信号と、フレームメモリから出力する前フレームの
「２のｋ乗−１」レベルの入力映像信号とをアドレスと
し、ｋ個のサブフレームＳＦｋ〜ＳＦ１と付加サブフレ
ーム〔ＳＦ１〕を点灯するための表示駆動信号をデータ
として出力するように構成する。
算回路を主体とした駆動回路によって、本発明による駆
動方法を実施するようにしたが、本発明はこれに限るも
のではなく、フレームメモリとＲＯＭを主体とした駆動
回路によって、本発明による駆動方法を実施するように
してもよい。例えば、フレームメモリとＲＯＭとを具備
し、このＲＯＭを、フレームメモリに入力する現フレー
ムの「２のｋ乗」レベル（ｋはｎ以下の整数）の入力映
像信号と、フレームメモリから出力する前フレームの
「２のｋ乗−１」レベルの入力映像信号とをアドレスと
し、ｋ個のサブフレームＳＦｋ〜ＳＦ１と付加サブフレ
ーム〔ＳＦ１〕を点灯するための表示駆動信号をデータ
として出力するように構成する。
【００３８】前記実施形態例では、入力映像信号の輝度
レベルがフレーム方向へ変化する場合について説明した
が、本発明はこれに限るものでなく、入力映像信号の輝
度レベルがフレーム内の水平、垂直、斜め方向へ変化す
る場合についても利用することができる。例えば、図４
に示すように、２つのラインメモリ３２、３４と６つの
１ドット遅延器Ｄ〜Ｄによって形成されたドット・ライ
ン遅延回路３６と、演算回路２４ｂとによって駆動回路
を構成する。このドット・ライン遅延回路３６は、入力
端子２０に入力した映像信号（例えば擬似中間調処理さ
れた映像信号）をドット方向及びライン方向に遅延さ
せ、現画素と隣接画素の入力映像信号を取り出すもので
ある。
レベルがフレーム方向へ変化する場合について説明した
が、本発明はこれに限るものでなく、入力映像信号の輝
度レベルがフレーム内の水平、垂直、斜め方向へ変化す
る場合についても利用することができる。例えば、図４
に示すように、２つのラインメモリ３２、３４と６つの
１ドット遅延器Ｄ〜Ｄによって形成されたドット・ライ
ン遅延回路３６と、演算回路２４ｂとによって駆動回路
を構成する。このドット・ライン遅延回路３６は、入力
端子２０に入力した映像信号（例えば擬似中間調処理さ
れた映像信号）をドット方向及びライン方向に遅延さ
せ、現画素と隣接画素の入力映像信号を取り出すもので
ある。
【００３９】そして、ドット・ライン遅延回路３６によ
って、現画素とその周囲に隣接する隣接画素〜、
〜の入力映像信号を取り出し、演算回路２４ｂによ
る、現画素と隣接画素〜、〜の入力映像信号
を用いた演算によって、現画素の輝度レベルが隣接画
素〜、〜に対して「２のｋ乗−１」のレベル
（例えばｋ＝３の輝度レベル「７」）から「２のｋ乗」
のレベル（例えばｋ＝３の輝度レベル「８」）へ変化し
たことを判別し、ｋ個のサブフレームＳＦｋ〜ＳＦ１
（例えば３個のＳＦ３〜ＳＦ１）と付加サブフレーム
〔ＳＦ１〕を点灯するための表示駆動信号を出力端子２
６から出力する。ここで、隣接画素〜、〜の輝
度レベルは、隣接画素〜、〜のそれぞれの輝度
レベルに所定の重み係数を掛けて合計して求めた、荷重
平均レベルを指す。
って、現画素とその周囲に隣接する隣接画素〜、
〜の入力映像信号を取り出し、演算回路２４ｂによ
る、現画素と隣接画素〜、〜の入力映像信号
を用いた演算によって、現画素の輝度レベルが隣接画
素〜、〜に対して「２のｋ乗−１」のレベル
（例えばｋ＝３の輝度レベル「７」）から「２のｋ乗」
のレベル（例えばｋ＝３の輝度レベル「８」）へ変化し
たことを判別し、ｋ個のサブフレームＳＦｋ〜ＳＦ１
（例えば３個のＳＦ３〜ＳＦ１）と付加サブフレーム
〔ＳＦ１〕を点灯するための表示駆動信号を出力端子２
６から出力する。ここで、隣接画素〜、〜の輝
度レベルは、隣接画素〜、〜のそれぞれの輝度
レベルに所定の重み係数を掛けて合計して求めた、荷重
平均レベルを指す。
【００４０】前記図４に示した実施形態例では、ドット
・ライン遅延回路と演算回路を主体とした駆動回路によ
って、本発明による駆動方法を実施するようにしたが、
本発明はこれに限るものではなく、ドット・ライン遅延
回路とＲＯＭを主体とした駆動回路によって、本発明に
よる駆動方法を実施するようにしてもよい。
・ライン遅延回路と演算回路を主体とした駆動回路によ
って、本発明による駆動方法を実施するようにしたが、
本発明はこれに限るものではなく、ドット・ライン遅延
回路とＲＯＭを主体とした駆動回路によって、本発明に
よる駆動方法を実施するようにしてもよい。
【００４１】例えば、ドット・ライン遅延回路とＲＯＭ
とを具備し、このＲＯＭを、ドット・ライン遅延回路か
ら取り出した現画素の輝度レベル「２のｋ乗」の入力映
像信号と、ドット・ライン遅延回路から取り出した隣接
画素の輝度レベル「２のｋ乗−１」の入力映像信号とを
アドレスとし、ｋ個のサブフレームＳＦｋ〜ＳＦ１と付
加サブフレーム〔ＳＦ１〕を点灯するための表示駆動信
号をデータとして出力するように構成する。
とを具備し、このＲＯＭを、ドット・ライン遅延回路か
ら取り出した現画素の輝度レベル「２のｋ乗」の入力映
像信号と、ドット・ライン遅延回路から取り出した隣接
画素の輝度レベル「２のｋ乗−１」の入力映像信号とを
アドレスとし、ｋ個のサブフレームＳＦｋ〜ＳＦ１と付
加サブフレーム〔ＳＦ１〕を点灯するための表示駆動信
号をデータとして出力するように構成する。
【００４２】
【発明の効果】請求項１の発明は、１フレームを、輝度
の相対比が異なるｎ個のサブフレームＳＦｎ〜ＳＦ１と
付加サブフレーム〔ＳＦ１〕とで構成し、現画素の入力
映像信号の輝度レベルが、フレーム間で「２のｋ乗−
１」のレベル（例えば「７」）から「２のｋ乗」のレベ
ル（例えば「８」）へ変化したときに、この現画素の輝
度レベル「２のｋ乗」をｋ個のサブフレームＳＦｋ〜Ｓ
Ｆ１（例えば３個のＳＦ３〜ＳＦ１）と付加サブフレー
ム〔ＳＦ１〕の点灯で表示するように構成した。
の相対比が異なるｎ個のサブフレームＳＦｎ〜ＳＦ１と
付加サブフレーム〔ＳＦ１〕とで構成し、現画素の入力
映像信号の輝度レベルが、フレーム間で「２のｋ乗−
１」のレベル（例えば「７」）から「２のｋ乗」のレベ
ル（例えば「８」）へ変化したときに、この現画素の輝
度レベル「２のｋ乗」をｋ個のサブフレームＳＦｋ〜Ｓ
Ｆ１（例えば３個のＳＦ３〜ＳＦ１）と付加サブフレー
ム〔ＳＦ１〕の点灯で表示するように構成した。
【００４３】このため、フレーム間の信号レベル変化量
が１で、従来例では発光輝度レベル変化が１以上に見え
るような場合（例えば「７」から「８」へ変化の場合）
でも、変化後の輝度レベル（例えば「８」）が、変化前
の輝度レベル（例えば「７」）のサブフレームＳＦｋ〜
ＳＦ１（例えば３個のＳＦ３〜ＳＦ１）と付加サブフレ
ーム〔ＳＦ１〕の点灯で表示される（輝度レベル「７」
＋「１」）ので、輝度レベル「８」の浮き上がりが抑制
され、時間軸方向の１フレーム毎に発生する発光輝度の
強弱が抑制される。したがって、フリッカーが少なくな
り、動画表示時の粒状の雑音が軽減され、画質の低下を
防止することができる。
が１で、従来例では発光輝度レベル変化が１以上に見え
るような場合（例えば「７」から「８」へ変化の場合）
でも、変化後の輝度レベル（例えば「８」）が、変化前
の輝度レベル（例えば「７」）のサブフレームＳＦｋ〜
ＳＦ１（例えば３個のＳＦ３〜ＳＦ１）と付加サブフレ
ーム〔ＳＦ１〕の点灯で表示される（輝度レベル「７」
＋「１」）ので、輝度レベル「８」の浮き上がりが抑制
され、時間軸方向の１フレーム毎に発生する発光輝度の
強弱が抑制される。したがって、フリッカーが少なくな
り、動画表示時の粒状の雑音が軽減され、画質の低下を
防止することができる。
【００４４】請求項２の発明は、１フレームを、輝度の
相対比が異なるｎ個のサブフレームＳＦｎ〜ＳＦ１と、
付加サブフレーム〔ＳＦ１〕とで構成し、現画素の入力
映像信号の輝度レベルが、現画素の周囲に隣接する画素
に対して、「２のｋ乗−１」のレベル（例えばｋ＝３で
輝度レベル「７」）から「２のｋ乗」のレベル（例えば
輝度レベル「８」）へ変化したときに、この現画素の輝
度レベル「２のｋ乗」をｋ個のサブフレームＳＦｋ〜Ｓ
Ｆ１（例えば３個のＳＦ３〜ＳＦ１）と付加サブフレー
ム〔ＳＦ１〕の点灯で表示するように構成した。
相対比が異なるｎ個のサブフレームＳＦｎ〜ＳＦ１と、
付加サブフレーム〔ＳＦ１〕とで構成し、現画素の入力
映像信号の輝度レベルが、現画素の周囲に隣接する画素
に対して、「２のｋ乗−１」のレベル（例えばｋ＝３で
輝度レベル「７」）から「２のｋ乗」のレベル（例えば
輝度レベル「８」）へ変化したときに、この現画素の輝
度レベル「２のｋ乗」をｋ個のサブフレームＳＦｋ〜Ｓ
Ｆ１（例えば３個のＳＦ３〜ＳＦ１）と付加サブフレー
ム〔ＳＦ１〕の点灯で表示するように構成した。
【００４５】このため、同一フレーム内の現画素と隣接
画素との間の信号レベル変化量が１で、従来例では発光
輝度レベル変化が１以上に見えるような場合（例えば隣
接画素「７」から現画素「８」へ変化の場合）でも、現
画素の輝度レベル（例えば「８」）が、周辺に隣接する
隣接画素の輝度レベル（例えば「７」）のサブフレーム
ＳＦｋ〜ＳＦ１（例えば３個のＳＦ３〜ＳＦ１）と付加
サブフレーム〔ＳＦ１〕の点灯で表示される（輝度レベ
ル「７」＋「１」）ので、輝度レベル「８」の浮き上が
りが抑制され、時間軸方向の１フレーム毎に発生する発
光輝度の強弱が抑制される。したがって、フリッカーが
少なくなり、動画表示時の粒状の雑音が軽減され、画質
の低下を防止することができる。
画素との間の信号レベル変化量が１で、従来例では発光
輝度レベル変化が１以上に見えるような場合（例えば隣
接画素「７」から現画素「８」へ変化の場合）でも、現
画素の輝度レベル（例えば「８」）が、周辺に隣接する
隣接画素の輝度レベル（例えば「７」）のサブフレーム
ＳＦｋ〜ＳＦ１（例えば３個のＳＦ３〜ＳＦ１）と付加
サブフレーム〔ＳＦ１〕の点灯で表示される（輝度レベ
ル「７」＋「１」）ので、輝度レベル「８」の浮き上が
りが抑制され、時間軸方向の１フレーム毎に発生する発
光輝度の強弱が抑制される。したがって、フリッカーが
少なくなり、動画表示時の粒状の雑音が軽減され、画質
の低下を防止することができる。
【００４６】請求項３の発明は、請求項１の発明による
駆動方法を実施する第１の装置に関するもので、入力映
像信号を１フレーム分遅延させるためのフレームメモリ
と、現フレームの入力映像信号と前フレームの入力映像
信号とを用いた演算によって、輝度レベルがフレーム間
で「２のｋ乗−１」のレベルから「２のｋ乗」のレベル
へ変化したことを判別し、ｋ個のサブフレームＳＦｋ〜
ＳＦ１と付加サブフレーム〔ＳＦ１〕を点灯するための
表示駆動信号を出力する演算回路とを具備している。こ
のため、請求項１の発明効果を簡単な回路構成で実現で
きる。
駆動方法を実施する第１の装置に関するもので、入力映
像信号を１フレーム分遅延させるためのフレームメモリ
と、現フレームの入力映像信号と前フレームの入力映像
信号とを用いた演算によって、輝度レベルがフレーム間
で「２のｋ乗−１」のレベルから「２のｋ乗」のレベル
へ変化したことを判別し、ｋ個のサブフレームＳＦｋ〜
ＳＦ１と付加サブフレーム〔ＳＦ１〕を点灯するための
表示駆動信号を出力する演算回路とを具備している。こ
のため、請求項１の発明効果を簡単な回路構成で実現で
きる。
【００４７】請求項４の発明による表示装置の駆動回路
は、請求項１の発明による駆動方法を実施する第２の装
置に関するもので、入力映像信号を１フレーム分遅延さ
せるためのフレームメモリと、現フレームの「２のｋ
乗」レベルの入力映像信号と前フレームの「２のｋ乗−
１」レベルの入力映像信号とをアドレスとし、ｋ個のサ
ブフレームＳＦｋ〜ＳＦ１と付加サブフレーム〔ＳＦ
１〕を点灯するための表示駆動信号をデータとして出力
するＲＯＭとを具備している。このため、請求項１の発
明効果を簡単な回路構成で実現できる。
は、請求項１の発明による駆動方法を実施する第２の装
置に関するもので、入力映像信号を１フレーム分遅延さ
せるためのフレームメモリと、現フレームの「２のｋ
乗」レベルの入力映像信号と前フレームの「２のｋ乗−
１」レベルの入力映像信号とをアドレスとし、ｋ個のサ
ブフレームＳＦｋ〜ＳＦ１と付加サブフレーム〔ＳＦ
１〕を点灯するための表示駆動信号をデータとして出力
するＲＯＭとを具備している。このため、請求項１の発
明効果を簡単な回路構成で実現できる。
【００４８】請求項５の発明による表示装置の駆動回路
は、請求項２の発明による駆動方法を実施する第１の装
置に関するもので、現画素と隣接画素の入力映像信号を
取り出すためのドット・ライン遅延回路と、この取り出
した現画素と隣接画素の入力映像信号を用いた演算によ
って、現画素の輝度レベルが隣接画素に対して「２のｋ
乗−１」のレベルから「２のｋ乗」のレベルへ変化した
ことを判別し、ｋ個のサブフレームＳＦｋ〜ＳＦ１と付
加サブフレーム〔ＳＦ１〕を点灯するための表示駆動信
号を出力する演算回路とを具備している。このため、請
求項２の発明効果を簡単な回路構成で実現できる。
は、請求項２の発明による駆動方法を実施する第１の装
置に関するもので、現画素と隣接画素の入力映像信号を
取り出すためのドット・ライン遅延回路と、この取り出
した現画素と隣接画素の入力映像信号を用いた演算によ
って、現画素の輝度レベルが隣接画素に対して「２のｋ
乗−１」のレベルから「２のｋ乗」のレベルへ変化した
ことを判別し、ｋ個のサブフレームＳＦｋ〜ＳＦ１と付
加サブフレーム〔ＳＦ１〕を点灯するための表示駆動信
号を出力する演算回路とを具備している。このため、請
求項２の発明効果を簡単な回路構成で実現できる。
【００４９】請求項６の発明による表示装置の駆動回路
は、請求項２の発明による駆動方法を実施する第２の装
置に関するもので、現画素と隣接画素の入力映像信号を
取り出すためのドット・ライン遅延回路と、この取り出
した現画素の「２のｋ乗」レベルの入力映像信号と隣接
画素の「２のｋ乗−１」レベルの入力映像信号とをアド
レスとし、ｋ個のサブフレームＳＦｋ〜ＳＦ１と付加サ
ブフレーム〔ＳＦ１〕を点灯するための表示駆動信号を
データとして出力するＲＯＭとを具備している。このた
め、請求項２の発明効果を簡単な回路構成で実現でき
る。
は、請求項２の発明による駆動方法を実施する第２の装
置に関するもので、現画素と隣接画素の入力映像信号を
取り出すためのドット・ライン遅延回路と、この取り出
した現画素の「２のｋ乗」レベルの入力映像信号と隣接
画素の「２のｋ乗−１」レベルの入力映像信号とをアド
レスとし、ｋ個のサブフレームＳＦｋ〜ＳＦ１と付加サ
ブフレーム〔ＳＦ１〕を点灯するための表示駆動信号を
データとして出力するＲＯＭとを具備している。このた
め、請求項２の発明効果を簡単な回路構成で実現でき
る。
【図１】本発明による表示装置の駆動方法及び駆動回路
の第１の実施形態例を示すもので、（ａ）は駆動回路の
ブロック図、（ｂ）は１フレームの構成を示す駆動シー
ケンス（サブフレームの配列）の説明図である。
の第１の実施形態例を示すもので、（ａ）は駆動回路の
ブロック図、（ｂ）は１フレームの構成を示す駆動シー
ケンス（サブフレームの配列）の説明図である。
【図２】図１の作用を説明するもので、輝度レベル
「７」と「８」で作られる擬似中間調表示領域におけ
る、時間軸方向（フレーム方向）のサブフレーム点灯と
明暗の関係を示す説明図である。
「７」と「８」で作られる擬似中間調表示領域におけ
る、時間軸方向（フレーム方向）のサブフレーム点灯と
明暗の関係を示す説明図である。
【図３】本発明による表示装置の駆動方法を実施する駆
動回路の第２の実施形態例を示すブロック図である。
動回路の第２の実施形態例を示すブロック図である。
【図４】本発明による表示装置の駆動方法を実施する駆
動回路の第３の実施形態例を示すブロック図である。
動回路の第３の実施形態例を示すブロック図である。
【図５】サブフレーム点灯方式を説明するもので、
（ａ）は２５６階調の手法における駆動シーケンスの説
明図、（ｂ）は駆動波形図である。
（ａ）は２５６階調の手法における駆動シーケンスの説
明図、（ｂ）は駆動波形図である。
【図６】従来例の駆動方法及び駆動回路を示すもので、
（ａ）は駆動回路のブロック図、（ｂ）は１フレームの
構成を示す駆動シーケンスの説明図である。
（ａ）は駆動回路のブロック図、（ｂ）は１フレームの
構成を示す駆動シーケンスの説明図である。
【図７】画面上に表示された、輝度レベル「７」と
「８」で作られる擬似中間調表示領域を示す説明図であ
る。
「８」で作られる擬似中間調表示領域を示す説明図であ
る。
【図８】図７の１ラインＡ1−Ａ2をフレーム方向に考え
た場合の、従来例における時間軸方向（フレーム方向）
のサブフレーム点灯と明暗の関係を示す説明図である。
た場合の、従来例における時間軸方向（フレーム方向）
のサブフレーム点灯と明暗の関係を示す説明図である。
１０、２０…入力端子、 １２…上位ビット分離回路、
１４…擬似中間調信号発生回路、 １６、２６…出力端
子、１８…加算回路、 ２２、３０…フレームメモリ、
２４、２４ａ、２４ｂ…演算回路、 ３２、３４…ライ
ンメモリ、３６…ドット・ライン遅延回路、 ＳＦ１〜
ＳＦ５…サブフレーム、〔ＳＦ１〕…付加サブフレー
ム。
１４…擬似中間調信号発生回路、 １６、２６…出力端
子、１８…加算回路、 ２２、３０…フレームメモリ、
２４、２４ａ、２４ｂ…演算回路、 ３２、３４…ライ
ンメモリ、３６…ドット・ライン遅延回路、 ＳＦ１〜
ＳＦ５…サブフレーム、〔ＳＦ１〕…付加サブフレー
ム。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平９−102921（ＪＰ，Ａ)
特許3312529（ＪＰ，Ｂ２)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09G 3/28
Claims (4)
- 【請求項１】複数のサブフレームで１フレームを構成し
て多階調画像を表示する表示装置において、前記１フレ
ームを、輝度の相対比が異なるｎ個のサブフレームＳＦ
ｎ〜ＳＦ１と、前記サブフレームＳＦｎ〜ＳＦ１の配列
中の任意の位置に配置され、かつ輝度の相対比が最小の
サブフレームＳＦ１と同じ輝度に設定された付加サブフ
レーム〔ＳＦ１〕とで構成し、現画素の入力映像信号の
輝度レベルが、前記現画素の周囲に隣接する画素に対し
て、「２のｋ乗−１」のレベル（ｋはｎ以下の整数）か
ら「２のｋ乗」のレベルへ変化したときに、前記現画素
の「２のｋ乗」の輝度レベルをｋ個のサブフレームＳＦ
ｋ〜ＳＦ１と付加サブフレーム〔ＳＦ１〕の点灯で表示
してなることを特徴とする表示装置の駆動方法。 - 【請求項２】複数のサブフレームで１フレームを構成し
て多階調画像を表示する表示装置において、前記１フレ
ームは、輝度の相対比が異なるｎ個のサブフレームＳＦ
ｎ〜ＳＦ１と、前記サブフレームＳＦｎ〜ＳＦ１の配列
中の任意の位置に配置され、かつ輝度の相対比が最小の
サブフレームＳＦ１と同じ輝度に設定された付加サブフ
レーム〔ＳＦ１〕とで構成され、前記入力映像信号を１
フレーム分遅延させるためのフレームメモリと、このフ
レームメモリに入力する現フレームの「２のｋ乗」レベ
ル（ｋはｎ以下の整数）の入力映像信号と、前記フレー
ムメモリから出力する前フレームの「２のｋ乗−１」レ
ベルの入力映像信号とをアドレスとし、ｋ個のサブフレ
ームＳＦｋ〜ＳＦ１と付加サブフレーム〔ＳＦ１〕を点
灯するための表示駆動信号をデータとして出力するＲＯ
Ｍとを具備してなることを特徴とする表示装置の駆動回
路。 - 【請求項３】複数のサブフレームで１フレームを構成し
て多階調画像を表示する表示装置において、前記１フレ
ームは、輝度の相対比が異なるｎ個のサブフレームＳＦ
ｎ〜ＳＦ１と、前記サブフレームＳＦｎ〜ＳＦ１の配列
中の任意の位置に配置され、かつ輝度の相対比が最小の
サブフレームＳＦ１と同じ輝度に設定された付加サブフ
レーム〔ＳＦ１〕とで構成され、入力映像信号をドット
方向及びライン方向に遅延させるドット・ライン遅延回
路と、このドット・ライン遅延回路から取り出した現画
素と隣接画素の入力映像信号を用いた演算によって、現
画素の輝度レベルが隣接画素に対して「２のｋ乗−１」
のレベル（ｋはｎ以下の整数）から「２のｋ乗」のレベ
ルへ変化したことを判別し、ｋ個のサブフレームＳＦｋ
〜ＳＦ１と付加サブフレーム〔ＳＦ１〕を点灯するため
の表示駆動信号を出力する演算回路とを具備してなるこ
とを特徴とする表示装置の駆動回路。 - 【請求項４】複数のサブフレームで１フレームを構成し
て多階調画像を表示する表示装置において、前記１フレ
ームは、輝度の相対比が異なるｎ個のサブフレームＳＦ
ｎ〜ＳＦ１と、前記サブフレームＳＦｎ〜ＳＦ１の配列
中の任意の位置に配置され、かつ輝度の相対比が最小の
サブフレームＳＦ１と同じ輝度に設定された付加サブフ
レーム〔ＳＦ１〕とで構成され、入力映像信号をドット
方向及びライン方向に遅延させるドット・ライン遅延回
路と、このドット・ライン遅延回路から取り出した現画
素の「２のｋ乗」レベルの入力映像信号と、前記ドット
・ライン遅延回路から取り出した隣接画素の「２のｋ乗
−１」レベルの入力映像信号とをアドレスとし、ｋ個の
サブフレームＳＦｋ〜ＳＦ１と付加サブフレーム〔ＳＦ
１〕を点灯するための表示駆動信号をデータとして出力
するＲＯＭとを具備してなることを特徴とする表示装置
の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34869295A JP3493864B2 (ja) | 1995-12-19 | 1995-12-19 | 表示装置の駆動方法及び駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34869295A JP3493864B2 (ja) | 1995-12-19 | 1995-12-19 | 表示装置の駆動方法及び駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09171368A JPH09171368A (ja) | 1997-06-30 |
| JP3493864B2 true JP3493864B2 (ja) | 2004-02-03 |
Family
ID=18398720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34869295A Expired - Fee Related JP3493864B2 (ja) | 1995-12-19 | 1995-12-19 | 表示装置の駆動方法及び駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3493864B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2994633B2 (ja) | 1997-12-10 | 1999-12-27 | 松下電器産業株式会社 | 疑似輪郭ノイズ検出装置およびそれを用いた表示装置 |
| KR20030071076A (ko) * | 2002-02-27 | 2003-09-03 | 엘지전자 주식회사 | 디스플레이 장치의 휘도 제어방법 |
| JP2006215534A (ja) | 2005-01-06 | 2006-08-17 | Victor Co Of Japan Ltd | 画像表示装置 |
| JP2012053479A (ja) * | 2011-10-26 | 2012-03-15 | Semiconductor Energy Lab Co Ltd | 表示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3312529B2 (ja) | 1995-04-07 | 2002-08-12 | 株式会社富士通ゼネラル | ディスプレイ装置の駆動方法 |
-
1995
- 1995-12-19 JP JP34869295A patent/JP3493864B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3312529B2 (ja) | 1995-04-07 | 2002-08-12 | 株式会社富士通ゼネラル | ディスプレイ装置の駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09171368A (ja) | 1997-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004004606A (ja) | サブフィールド法を用いた表示装置及び表示方法 | |
| EP0837441B1 (en) | Method of driving display device | |
| AU738827B2 (en) | Dynamic image correction method and dynamic image correction circuit for display Device | |
| JPH1098662A (ja) | 自発光表示器の駆動装置 | |
| JP2002082647A (ja) | 表示装置および表示方法 | |
| JP2005321442A (ja) | ディスプレイ装置のディザ処理回路 | |
| JP3493864B2 (ja) | 表示装置の駆動方法及び駆動回路 | |
| JP4165108B2 (ja) | プラズマディスプレイ装置 | |
| JP3312529B2 (ja) | ディスプレイ装置の駆動方法 | |
| JPH0854852A (ja) | ディスプレイパネルの中間調画像表示方法 | |
| JP3521591B2 (ja) | ディスプレイ装置の誤差拡散処理装置 | |
| JP3449083B2 (ja) | 表示装置の駆動方法及び駆動回路 | |
| EP1732055B1 (en) | Display device | |
| JP3327058B2 (ja) | 擬似紋様処理回路 | |
| JPH10105116A (ja) | 擬似中間調画像表示装置 | |
| JP3521592B2 (ja) | ディスプレイ装置の誤差拡散処理装置 | |
| JPH08146908A (ja) | ディスプレイ駆動方法および装置 | |
| JPH11327497A (ja) | 映像信号処理装置および表示装置 | |
| JP2006146172A (ja) | 多階調表示装置における画質劣化低減方法 | |
| JPH0863120A (ja) | ディスプレイパネルの中間調画像表示方法 | |
| JPH0863121A (ja) | ディスプレイパネルの中間調画像表示方法 | |
| JP3525659B2 (ja) | 表示装置の駆動方法及び駆動回路 | |
| JPH1039833A (ja) | ディスプレイ装置の階調歪み補正回路 | |
| JPH09237060A (ja) | ディスプレイ装置の中間調表示回路 | |
| JP2005128207A (ja) | ディスプレイパネルの駆動方法およびディスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |