JP3355882B2

JP3355882B2 - ディスプレイ装置の動画像歪除去回路

Info

Publication number: JP3355882B2
Application number: JP20138795A
Authority: JP
Inventors: 勇人傳田; 正道中島; 朝郎小坂井; 純一小野寺; 正幸小林; 誠司松永
Original assignee: Fujitsu General Ltd
Current assignee: Fujitsu General Ltd
Priority date: 1995-07-14
Filing date: 1995-07-14
Publication date: 2002-12-09
Anticipated expiration: 2015-07-14
Also published as: JPH0934401A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディスプレイパネ
ルの１画面表示期間（例えば１フレーム又は１フィール
ド）を表示階調に対応したビット数Ｎ（例えばＮは８）
の表示期間に時分割し、各分割表示期間（例えばサブフ
ィールド）のサスティンパルス数に各ビットに対応した
重み付けをして多階調画像（例えば２５６階調画像）を
表示するようにしたディスプレイ装置（以下、単にサブ
フィールド駆動法によるディスプレイ装置という）にお
いて、原映像信号と発光輝度の差異を無くすための補正
回路（動画像歪除去回路）に関するものである。

【０００２】

【従来の技術】最近、薄型、軽量の表示装置として、Ｐ
ＤＰ（プラズマ・ディスプレイ・パネル）やＬＣＤＰ
（液晶・ディスプレイ・パネル）が注目されている。こ
のＰＤＰの駆動方式は、従来のＣＲＴ駆動方式とは全く
異なっており、ディジタル化された映像入力信号による
直接駆動方式である。したがって、パネル面から発光さ
れる輝度階調は、扱う信号のビット数によって定まる。

【０００３】ＰＤＰは、基本的特性の異なるＡＣ型とＤ
Ｃ型の２方式に分けられる。ＡＣ型ＰＤＰでは、輝度と
寿命については十分な特性が得られているが階調表示に
関しては、試作レベルで最大６４階調表示までの報告し
かなかった。しかし、アドレス・表示分離型駆動法（以
下単にＡＤＳサブフィールド法と記述する）のような、
サブフィールド駆動法が提案されている。このＡＤＳサ
ブフィールド法に使用されるＰＤＰの駆動シーケンスと
駆動波形が図３（ａ）（ｂ）に示される。

【０００４】図３（ａ）において、例えば、８ビット２
５６階調の場合、１フレームは、輝度の相対比が１、
２、４、８、１６、３２、６４、１２８の８個のサブフ
ィールドで構成され、８画面の輝度の組み合わせで２５
６階調の表示を行うものとする。図３（ｂ）において、
それぞれのサブフィールドは、リフレッシュした１画面
分のデータの書込みを行うアドレス期間とそのサブフィ
ールドの輝度レベルを決めるサスティン期間で構成され
る。アドレス期間では、最初全画面同時に各ピクセルに
初期的に壁電荷が形成され、その後サスティンパルスが
全画面に与えられ表示を行う。サブフィールドの明るさ
はサスティンパルスの数に比例し、所定の輝度に設定さ
れる。このようにして２５６階調表示が実現される。

【０００５】

【発明が解決しようとする課題】しかるに、画像の時間
方向の原映像信号は、フレーム又はフィールド毎にサン
プリングされた離散信号であるため、１フレームを複数
（例えば８）のサブフィールドに時分割して表示するサ
ブフィールド駆動法（例えばＡＤＳサブフィールド法）
による表示方式では、動画像表示の場合に、絵柄によっ
て発光輝度が原映像信号から離れて表示画質を低下させ
てしまうという問題点があった。

【０００６】説明の便宜上、ＡＤＳサブフィールド法
で、１フレームが４個のサブフィールドで構成されてい
る４ビット（１６階調）の場合について説明する。４個
のサブフィールドが図４に示すように配列されているも
のとすると、各サブフィールドの消去・書き込み期間で
あるアドレス期間ＡＤ１〜ＡＤ４は同一であるが、各サ
ブフィールドの発光期間であるサスティン期間ＳＴ１、
ＳＴ２、ＳＴ３、ＳＴ４の比率が輝度の相対比に比例し
て１：２：４：８のようになり、フレーム間において原
映像信号のレベルが「７」から「８」に変化する時に画
面に黒い線が見え、原映像信号のレベルが「８」から
「７」に変化する時に画面に白い線が見えるなど、動画
像に歪が発生するという問題点があった。

【０００７】因に、フレーム周波数の１／２を遮断周波
数とするＬＰＦ（ローパスフィルタ）に、ＡＤＳサブフ
ィールド法の波形に変換される前の信号（サンプリング
信号）ａとＡＤＳサブフィールド法の波形に変換された
信号ｂとを通して比較すると、図５（ｅ）に示すよう
に、映像信号のレベルが「７」から「８」に変化する点
と、映像信号のレベルが「８」から「７」に変化する点
で大きな差異が認められた。この図において、Ａは信号
ａのＬＰＦ出力波形を表わし、Ｂは信号ｂの出力波形を
表わす。

【０００８】本発明は、上述の問題点に鑑みなされたも
ので、サブフィールド駆動法で多階調画像を表示するデ
ィスプレイ装置において、原映像信号と発光輝度の差異
を少なくして画質の向上を図ることを目的とする。

【０００９】

【課題を解決するための手段】本発明は、サブフィール
ド駆動法によるディスプレイ装置において、サブフィー
ルド駆動法による信号処理前に、原映像信号と発光輝度
との差異を無くすために原映像信号を補正する補正回路
を設けたことを特徴としている。この補正回路は、原映
像信号を１フレーム遅延させて出力する１フレーム遅延
回路と、ディスプレイパネルの各画素について、原映像
信号と１フレーム遅延回路の出力信号に基づいて、実測
データを元にして得られた原映像信号とサブフィールド
駆動法により生成された発光輝度の差異を画素毎に補正
データとして出力する補正定数設定回路と、この補正定
数設定回路の出力する補正データに原映像信号を加算
し、サブフィールド駆動法による処理対象の映像信号と
する加算回路とを具備している。

【００１０】補正定数設定回路内の記憶部（例えばＲＯ
Ｍ）には、サブフィールド駆動法で画像を表示したディ
スプレイパネルについて原映像信号と発光輝度の関係を
表わす特性を実測し、この実測データを元にしてディス
プレイパネルの各画素について得られた原映像信号と発
光輝度の差異をなくすための補正データが予め記憶され
ている。例えば、１フレーム前の映像信号（映像デー
タ）が「７」、現フレームの映像信号が「８」というよ
うに、映像信号のレベルが「７」から「８」に変化する
時の補正データとして、映像信号「７」、「８」をアド
レスとしたデータ「１」が記憶されている。

【００１１】補正定数設定回路は、１フレーム遅延回路
の出力する１フレーム前の映像信号（例えば１フレーム
前のレベル「７」の信号）と現フレームの映像信号（例
えばレベル「８」の信号）に基づいて（例えばレベル
「７」の信号とレベル「８」の信号をアドレスとし
て）、内蔵する記憶部（例えばＲＯＭ）から補正データ
（例えば「１」）を読み出して出力する。加算回路は、
補正定数設定回路から出力する補正データ（例えば
「１」）に現フレームの映像信号（例えば「８」）を加
算し、加算値（例えば「９」）をディスプレイ装置への
入力映像信号とする。このため、サブフィールド駆動法
に起因する原映像信号と発光輝度の差異を無くすことが
できる。

【００１２】

【発明の実施の形態】以下、本発明の実施の一形態を図
１を用いて説明する。図１において、１０は公知のＡＤ
Ｓサブフィールド法（サブフィールド駆動法の一例）に
よるディスプレイ装置の一例を示すもので、このディス
プレイ装置１０は、映像信号入力端子１２に結合したデ
ィスプレイ駆動制御回路１４と、このディスプレイ駆動
制御回路１４の出力側に駆動素子１６1、１６2、１６
3、…を介して結合したＰＤＰ１８とからなっている。

【００１３】２０は本発明に特有の補正回路（動画像の
歪を除去するための回路）で、この補正回路２０は、原
映像信号入力端子２２に結合した１フレーム遅延回路の
一例としてのフレームメモリ２４と、このフレームメモ
リ２４の出力側と前記原映像信号入力端子２２とに結合
された補正定数設定回路２６と、この補正定数設定回路
２６の出力側と前記原映像信号入力端子２２とに結合さ
れた加算回路２８とからなっている。

【００１４】補正定数設定回路２６は記憶部としてのＲ
ＯＭ３０を具備し、このＲＯＭ３０には、ＡＤＳサブフ
ィールド法で画像を表示したＰＤＰ１８について、画素
毎にＡＤＳサブフィールド法に起因する原映像信号と発
光輝度の差異をなくすための補正データが予め記憶され
ている。この補正データは、ＡＤＳサブフィールド法で
画像を表示したＰＤＰ１８について原映像信号と発光輝
度の関係を表わす特性を実測し、この実測データを元に
して求められる。

【００１５】例えば、１フレーム前の映像信号（映像デ
ータ）のレベルが「７」、現フレームの映像信号のレベ
ルが「８」というように、映像信号のレベルが「７」か
ら「８」に変化する時の補正データは、実測した特性デ
ータを元にして求められ、この求められた補正データ
（例えば「１」）が、映像信号「７」、「８」をアドレ
スとしてＲＯＭ３０に予め記憶されている。同様にし
て、映像信号のレベルが「８」から「７」に変化する時
の補正データ（例えば「−１」）は、映像信号「８」、
「７」をアドレスとしてＲＯＭ３０に予め記憶されてい
る。

【００１６】前記補正定数設定回路２６は、ＰＤＰ１８
の各画素について前記原映像信号入力端子２２に入力し
た原映像信号（例えばレベル「８」の信号）と前記フレ
ームメモリ２４からの出力信号（例えばレベル「７」の
信号）とに基づいて、画素毎に前記ＲＯＭ３０から対応
した補正データ（例えばレベル「１」のデータ）を読み
出し、これを設定値として出力するように構成されてい
る。前記加算回路２８は、前記補正定数設定回路２６の
出力する補正データに原映像信号を加算し、加算値を前
記ディスプレイ装置１０の映像信号入力端子１２に出力
するように構成されている。

【００１７】つぎに、前記実施形態例の作用を図２を併
用して説明する。説明の便宜上、対応画素についてフレ
ーム毎にサンプリングされた原映像信号のレベルが、
…、「６」、「７」、「８」、…、「８」、「７」、
「６」、…と変化し、このレベルが「６」から「７」に
変化する時と、レベルが「７」から「６」に変化する時
のＲＯＭ３０に記憶された補正データはそれぞれ「０」
（補正不要）、レベルが「７」から「８」に変化する時
のＲＯＭ３０に記憶された補正データは「１」、レベル
が「８」から「７」に変化する時のＲＯＭ３０に記憶さ
れた補正データは「−１」であるとして説明する。

【００１８】（イ）入力端子２２に１フレーム前に入力
した映像信号のレベルが「７」、入力端子２２に入力し
た現フレームの映像信号のレベルが「８」の時には、補
正定数設定回路２６は、レベル「７」、「８」の信号を
アドレスとしてＲＯＭ３０から補正データ「１」を読み
出し、設定値として加算回路２８に出力する。

【００１９】（ロ）加算回路２８は、入力端子２２に入
力した現フレームの映像信号（レベル「８」）に、補正
定数設定回路２６から出力する補正データ「１」を加算
し、補正映像信号（レベル「９」）としてディスプレイ
装置１０の入力端子１２に出力する。

【００２０】（ハ）入力端子２２に１フレーム前に入力
した映像信号のレベルが「８」、入力端子２２に入力し
た現フレームの映像信号のレベルが「７」の時には、補
正定数設定回路２６は、レベル「８」、「７」の信号を
アドレスとしてＲＯＭ３０から補正データ「−１」を読
み出し、設定値として加算回路２８に出力する。

【００２１】（ニ）加算回路２８は、入力端子２２に入
力した現フレームの映像信号（レベル「７」）に、補正
定数設定回路２６から出力する補正データ「−１」を加
算し、補正映像信号（レベル「６」）としてディスプレ
イ装置１０の入力端子１２に出力する。

【００２２】従って、対応画素についてフレーム毎にレ
ベルが、…、「６」、「７」、「８」、…、「８」、
「７」、「６」、…と変化する原映像信号が入力端子２
２に入力すると、補正回路２０によって、レベルが
「７」から「８」へ、「８」から「７」へ変化する時
の、ＡＤＳサブフィールド法に起因するＰＤＰ１８の原
映像信号と発光輝度の差異が補正される。このため、補
正回路２０からは、対応画素についてフレーム毎にレベ
ルが、…、「６」、「７」、「９」、…、「８」、
「６」、「６」、…と変化する補正された映像信号が、
ディスプレイ装置１０の入力端子１２に入力する。

【００２３】ディスプレイ装置１０は、従来例と同様に
して、ディスプレイ駆動制御回路１４による駆動素子１
６1、１６2、１６3、…の駆動制御によって、ＡＤＳサ
ブフィールド法による信号処理（信号変換）でＰＤＰ１
８を点灯表示する。このとき、補正回路２０でＡＤＳサ
ブフィールド法に起因する原映像信号と発光輝度の差異
が補正され、この補正信号が入力端子１２に映像信号と
して入力しているので、そのＰＤＰ１８では動画像歪
（偽輪郭）のない画像が表示される。

【００２４】因に、上述のようにして、ＡＤＳサブフィ
ールド法に起因する原映像信号と発光輝度の差異が補正
された映像信号について、図５の場合と同様に検討して
見ると次のようになった。すなわち、ＡＤＳサブフィー
ルド法の波形に変換される前の原映像信号（サンプリン
グ信号）ａと、この信号ａを本発明の補正回路２０で補
正した後にＡＤＳサブフィールド法の波形に変換された
信号ｃとを、フレーム周波数の１／２を遮断周波数とす
るＬＰＦ（ローパスフィルタ）に通して比較すると、図
２（ｅ）に示すように、映像信号のレベルが「７」から
「８」に変化する点と、映像信号のレベルが「８」から
「７」に変化する点で発生する時間方向の歪を、図５
（ｅ）に示した従来例と比べ、大幅に軽減させることが
できた。

【００２５】前記実施例では、補正定数設定回路によっ
てＡＤＳサブフィールド法に起因するディスプレイパネ
ルの原映像信号と発光輝度の差異をなくすための補正デ
ータを設定し、加算回路によって補正定数設定回路の出
力する補正データに原映像信号を加算してディスプレイ
装置への補正映像信号を得るようにしたが、本発明はこ
れに限るものでなく、加算機能を具備した補正定数設定
回路（補正映像信号出力回路）によってディスプレイ装
置への補正映像信号を得るようにしてもよい。

【００２６】すなわち、ディスプレイパネルの各画素に
ついての原映像信号と１フレーム遅延回路の出力信号に
基づいて、画素毎にＡＤＳサブフィールド法に起因する
ディスプレイパネルの原映像信号と発光輝度の差異をな
くすための補正データを設定するとともに、この設定補
正データを原映像信号に加算して出力する補正映像信号
出力回路を設けて、ディスプレイ装置への補正映像信号
を得るようにしてもよい。

【００２７】前記実施例では、ＡＤＳサブフィールド法
によるディスプレイ装置に本発明を利用した場合につい
て説明したが、本発明はこれに限るものでなく、ディス
プレイパネルの１画面表示期間を表示階調に対応したビ
ット数Ｎ（Ｎは２以上の整数）の表示期間に時分割し、
各分割表示期間のサスティンパルス数に各ビットに対応
した重み付けをして多階調画像を表示するようにしたデ
ィスプレイ装置（すなわちサブフィールド駆動法による
ディスプレイ装置）に利用することができる。

【００２８】前記実施例では、ディスプレイ装置のディ
スプレイパネルがＰＤＰの場合について説明したが、本
発明はこれに限るものでなく、ディスプレイパネルがＬ
ＣＤＰのディスプレイ装置の場合についても利用するこ
とができる。

【００２９】

【発明の効果】本発明は、サブフィールド駆動法で多階
調画像を表示するようにしたディスプレイ装置におい
て、サブフィールド駆動法による信号処理前に原映像信
号を補正するための、１フレーム遅延回路、補正定数設
定回路及び加算回路を具備した補正回路を設けている。
そして、この補正定数設定回路内の記憶部（例えばＲＯ
Ｍ）には、原映像信号と発光輝度の差異をなくすための
補正データが予め記憶されている。この補正データは、
例えば、サブフィールド駆動法によって画像が表示され
たディスプレイパネルについて原映像信号と発光輝度を
実測し、その実測データを元にして求めた、原映像信号
と発光輝度の差異をなくすための補正データが予め記憶
されている。例えば、Ｍフレーム前の映像信号のレベル
が「７」、現フレームの映像信号のレベルが「８」とい
うように、映像信号のレベルが「７」から「８」に変化
する時の補正データは、「１」というように記憶されて
いる。

【００３０】そして、補正定数設定回路は、１フレーム
遅延回路の出力する１フレーム前の映像信号（例えば１
フレーム前のレベル「７」の信号）と現フレームの映像
信号（例えばレベル「８」の信号）とに基づいて（例え
ばレベル「７」の信号とレベル「８」の信号をアドレス
として）、記憶部（例えばＲＯＭ）から補正データ（例
えば「１」）を読み出して出力する。加算回路は、この
補正データに現フレームの映像信号を加算した信号（例
えば「９」）を補正映像信号としてディスプレイ装置に
出力する。このため、サブフィールド駆動法に起因する
原映像信号と発光輝度の差異を無くすことができ、動画
像の歪（偽輪郭）を除去することができる。

【図面の簡単な説明】

【図１】本発明によるディスプレイ装置の動画像歪除去
回路の実施の一形態を示すブロック図である。

【図２】図１の補正回路によって原映像信号を補正した
映像信号をディスプレイ装置１０への映像信号とした場
合の歪を説明するもので、（ａ）は対応画素についてフ
レーム毎に変化する原映像信号（４ビット）のレベルを
表わし、（ｂ）はサンプリング点を表わし、（ｃ）はサ
ンプリング信号ａを表わし、（ｄ）は信号ａを補正回路
で補正した後にＡＤＳサブフィールド法で変換した信号
ｃを表わし、（ｅ）は信号ａ、ｃのＬＰＦ出力波形Ａ、
Ｃを表わす説明図である。

【図３】ＡＤＳサブフィールド法の説明図で、（ａ）は
８ビット、２５６階調の手法における駆動シーケンス、
（ｂ）は駆動波形図である。

【図４】４ビット、１６階調表示のＡＤＳサブフィール
ド法の説明図である。

【図５】図１の補正回路を具備しないで原映像信号を直
接ディスプレイ装置１０に入力した従来例の歪を説明す
るもので、（ａ）は対応画素についてフレーム毎に変化
する原映像信号（４ビット）のレベルを表わし、（ｂ）
はサンプリング点を表わし、（ｃ）はサンプリング信号
ａを表わし、（ｄ）は信号ａをＡＤＳサブフィールド法
で変換した信号ｂを表わし、（ｅ）は信号ａ、ｂのＬＰ
Ｆ出力波形Ａ、Ｂを表わす説明図である。

【符号の説明】

１０…ＡＤＳサブフィールド法によるディスプレイ装
置、１２…映像信号入力端子、１４…ディスプレイ駆
動制御回路、１６1、１６2、１６3…駆動素子、１８…
ＰＤＰ（プラズマ・ディスプレイ・パネル）、２０…補
正回路、２２…現映像信号入力端子、２４…フレーム
メモリ（１フレーム遅延回路の一例）、２６…補正定数
設定回路、２８…加算回路、３０…ＲＯＭ、ａ…サ
ンプリング信号、ｂ…信号ａをＡＤＳサブフィールド法
で変換した信号、ｃ…補正回路２０で補正した信号をＡ
ＤＳサブフィールド法で変換した信号、Ａ…信号ａのＬ
ＰＦ出力、Ｂ…信号ｂのＬＰＦ出力、Ｃ…信号ｃのＬ
ＰＦ出力。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩＨ０４Ｎ 5/66 Ｇ０９Ｇ 3/28 Ｂ (72)発明者小野寺純一神奈川県川崎市高津区末長1116番地株式会社富士通ゼネラル内 (72)発明者小林正幸神奈川県川崎市高津区末長1116番地株式会社富士通ゼネラル内 (72)発明者松永誠司神奈川県川崎市高津区末長1116番地株式会社富士通ゼネラル内 (56)参考文献特開平８−234694（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/28 G09G 3/20 641 H04N 5/66

Claims

(57)【特許請求の範囲】

【請求項１】ディスプレイパネルの１画面表示期間を表
示階調に対応したビット数Ｎ（Ｎは２以上の整数）の表
示期間に時分割し、各分割表示期間のサスティンパルス
数に各ビットに対応した重み付けをして多階調画像を表
示するようにした、サブフィールド駆動法によるディス
プレイ装置において、前記サブフィールド駆動法による
信号処理前に原映像信号を補正するための補正回路を設
け、この補正回路は、前記原映像信号を１フレーム遅延
させて出力する１フレーム遅延回路と、前記ディスプレ
イパネルの各画素について、前記原映像信号と前記１フ
レーム遅延回路の出力信号に基づいて、実測データを元
にして得られた原映像信号と前記サブフィールド駆動法
により生成された発光輝度の差異を画素毎に補正データ
として出力する補正定数設定回路と、この補正定数設定
回路の出力する補正データに前記原映像信号を加算し、
前記サブフィールド駆動法による処理対象の映像信号と
する加算回路とを具備してなることを特徴とするディス
プレイ装置の動画像歪除去回路。
【請求項２】ディスプレイパネルの１画面表示期間を表
示階調に対応したビット数Ｎ（Ｎは２以上の整数）の表
示期間に時分割し、各分割表示期間のサスティンパルス
数に各ビットに対応した重み付けをして多階調画像を表
示するようにした、サブフィールド駆動法によるディス
プレイ装置において、前記サブフィールド駆動法による
信号処理前に原映像信号を補正するための補正回路を設
け、この補正回路は、前記原映像信号を１フレーム遅延
させて出力する１フレーム遅延回路と、前記ディスプレ
イパネルの各画素について、前記原映像信号と前記１フ
レーム遅延回路の出力信号に基づいて、実測データを元
にして得られた原映像信号と前記サブフィールド駆動法
により生成された発光輝度の差異を画素毎に補正データ
として設定するとともに、この設定補正データを前記原
映像信号に加算し、前記サブフィールド駆動法による処
理対象の映像信号とする補正映像信号出力回路とを具備
してなることを特徴とするディスプレイ装置の動画像歪
除去回路。