KR19990032642A - 신호지연 및 발생회로 - Google Patents

Abstract

본 발명은 하이에서 로우로 천이(High To Low Transition)하는 입력신호가 검출될 때 클럭에 의한 분주(2²³)에 의해 일정시간(128msec) 후 일정시간(128msec) 동안의 로우(Low) 출력 신호를 발생하여 이 시간(128msec)이 지나 출력신호가 하이(High)로 천이가 발생되는 시점에서 클럭에 의한 상기 분주를 종료시키는 신호지연 및 발생회로에 관한 것으로,

신호 A가 클리어단에 연결되고 이 신호 A가 로우에서 하이로의 천이가 발생할 때 출력단 Q가 로우에서 하이로의 천이가 발생하고 이 출력단 Q의 천이가 플립플롭 #2의 클럭공급으로 작용하는 플립플롭 #1과, 상기 출력단 Q의 천이에 의해 클럭공급으로 작용되고 자신의 출력단 Q의 로우에서 하이로의 천이 발생에 의해 카운터를 인에이블시키는 플립플롭 #2를 구비하는 동기부;

상기 플립플롭 #2에 의해 인에이블되고 일정시간 후 하이에서 로우로 천이되는 신호 B가 발생되도록 클럭을 공급하는 카운터;

다시 일정시간 후 로우에서 하이로 천이하는 신호 B가 발생할 때 자신의 클럭 공급으로 작용하여 자신의 출력단 Q로부터 로우에서 하이로의 천이가 발생하고, 이 천이 발생에 의해 상기 플립플롭 #2의 출력단 Q를 하이에서 로우로 천이를 발생시키므로써 상기 카운터를 디스에이블시키는 플립플롭 #3와, 상기 신호 A 및 상기 플립플롭 #3의 출력을 입력으로 하여 배타적 논리합을 취한 후 그 결과를 상기 플립플롭 #2에 제공하는 XOR 게이트를 구비하는 제어부; 및

상기 신호 A를 임시 저장한 후 신호 A'를 출력하는 버퍼를 포함한다.

Description

신호지연 및 발생회로

본 발명은 신호지연 및 발생회로에 관한 것으로 특히, 하이에서 로우로 천이(High To Low Transition)하는 입력신호가 검출될 때 클럭에 의한 분주(2²³) 로 일정시간(128 msec) 후 일정시간(128 msec) 동안의 로우(Low) 출력 신호를 발생하여, 이 시간(128 msec)이 지나 출력신호가 하이(High)로 천이가 발생되는 시점에서 클럭에 의한 상기 분주를 종료시키는 신호지연 및 발생회로에 관한 것이다.

도 1은 종래의 타이밍도이고 도 5는 종래의 블록 구조도이다. 종래에는 모듈 A와 B가 도 5와 같이 연결되어 있을 때 모듈 A로부터 발생되어 모듈 B로 입력되는 신호 A는 다른 로직회로를 거치지 않으므로, 도 1에 도시된 바와 같이 모듈 A의 신호 A의 발생시점과 상기 신호 A가 모듈 B에 입력되는 시점이 동일하였다.

종래기술을 사용할 때의 문제점은 모듈 A로부터 발생되는 신호 A가 로우에서 하이로 천이(Low To High Transition)가 발생되어 모듈 B로 인가됨에 의한 동작이 이루어지기 전에, 모듈 B는 상기 모듈 A의 로우에서 하이로 천이에 의해 발생되는 신호 A의 발생에 해당하는 임의의 프로세싱이 필요하다.

그러나, 종래기술에서는 모듈 A에서 발생되는 신호 A가 아무런 지연 없이 모듈 B로 직접 인가되기 때문에 상기 모듈 B가 필요로하는 어떠한 프로세싱을 취할 시간적 여유가 없다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 신호의 변조가 이루어지지 않고 입력되며 로우에서 하이로 천이되는 시간 및 출력신호의 로우 발생시간을 클럭의 분주로 조절할 수 있는 신호지연 및 발생회로를 제공하는 것을 목적으로 한다.

도 1은 종래의 타이밍도.

도 2는 본 발명에 따른 동작 타이밍 도.

도 3은 본 발명의 신호지연 및 발생회로 블럭도.

도 4는 본 발명에 따른 동작을 나타낸 상세 타이밍 도.

도 5는 종래의 블록 구조도.

도 6은 본 발명의 블록 구조도.

상기한 목적을 달성하기 위해 본 발명의 신호지연 및 발생회로의 일실시예는,

모듈 A에서 발생된 신호 A가 클리어단에 연결되고 이 신호 A가 로우에서 하이로의 천이가 발생할 때 출력단 Q가 로우에서 하이로의 천이가 발생하고 이 출력단 Q의 천이가 플립플롭 #2의 클럭공급으로 작용하는 플립플롭 #1과, 상기 출력단 Q의 천이에 의해 클럭공급으로 작용되고 자신의 출력단 Q의 로우에서 하이로의 천이 발생에 의해 카운터를 인에이블시키는 플립플롭 #2를 구비하는 동기부;

상기 플립플롭 #2에 의해 인에이블되고 일정시간 후 하이에서 로우로 천이되는 신호 B가 발생되도록 클럭을 공급하는 카운터;

다시 일정시간 후 로우에서 하이로 천이하는 신호 B가 발생할 때 자신의 클럭 공급으로 작용하여 자신의 출력단 Q로부터 로우에서 하이로의 천이가 발생하고, 이 천이 발생에 의해 상기 플립플롭 #2의 출력단 Q를 하이에서 로우로 천이를 발생시키므로써 상기 카운터를 디스에이블시키는 플립플롭 #3와, 상기 신호 A 및 상기 플립플롭 #3의 출력을 입력으로 하여 배타적 논리합(XOR;exclusive OR)을 취한 후 그 결과를 상기 플립플롭 #2에 제공하는 XOR게이트를 구비하는 제어부; 및

상기 신호 A를 임시 저장한 후 신호 A'를 출력하는 버퍼를 포함한다.

이하, 첨부한 도면을 참조하여 본 발명의 동작을 상세히 설명한다. 도 2는 본 발명에 따른 타이밍 도이다. 모듈 A에서는 로우에서 하이로 천이하는 신호 A가 발생될 때 한 경로(path)로는 상기 신호 A의 발생을 모듈 B가 적절히 프로세싱하기 위해 읽어 볼 수 있는 하나의 레지스터를 두고, 또 하나의 다른 경로로는 상기 신호 A가 모듈 B로 수신되기 전에 모듈 A의 신호 A가 분주회로(신호 지연 및 발생회로)를 거쳐 지연된 신호 B가 모듈 B로 인가되도록 한다.

이때, 상기 신호 A가 모듈 B로 인가되기 이전에 지연되는 시간은 모듈 B가 모듈 A와 연결된 레지스터를 읽어 해당하는 프로세싱을 행할 수 있는 충분한 시간이어야 한다.

또한 상기 분주회로의 일부분을 이용하여 상기 모듈 B에 인가되는 신호 B를 적절한 폭의 로우 신호로 만들어 낼 수 있다.

상기와 같은 신호 지연 및 발생 방법은 모듈 A에서 신호 A가 발생된 시점으로부터 모듈 B로 인가되기까지의 신호지연이 발생하므로써 모듈 A에서 발생된 신호에 대한 프로세싱을 모듈 B가 행할 수 있게 함에 있다.

이하, 도 3 , 도 4 및 도 6을 참조하여 본 발명의 동작을 더욱 상세히 설명한다.

도 6은 본 발명의 블록 구성도이고, 도 4는 본 발명에 따라 동작하는 상세 타이밍 도이다.

또한 도 3은 도 6의 본 발명의 블록 구성도 중 신호지연 및 발생회로의 블록도이다.

1. 신호 A를 동기부의 플립플롭 #1 및 플립플롭 #2의 클리어단에 연결하여 하이에서 로우로의 천이(High To Low Transition)가 발생할 때 출력단 Q로부터 하이에서 로우로의 천이가 발생되게 한다.

2. 또한 신호 A를 제어부의 플립플롭 #3 및 카운터의 클리어단에 연결하여 로우 에지(Low Edge)인 동안 초기화를 시킨다.

3. 신호 A가 로우에서 하이로의 천이가 발생할 때 상기 플립플롭 #1의 출력단 Q는 로우에서 하이로의 천이가 발생하고, 이 출력단 Q의 천이가 플립플롭 #2에 대한 클럭공급(clocking)으로 작용하여 상기 플립플롭 #2의 출력단 Q로부터 로우에서 하이로의 천이가 발생하게 된다.

4. 상기 플립플롭 #2의 출력단 Q의 로우에서 하이로의 천이에 의해 상기 카운터를 인에이블시킨다.

5. 상기 인에이블된 카운터로부터의 클럭공급에 의해 일정시간 후 하이에서 로우로의 천이를 갖는 신호 B가 발생한다.

6. 다시 일정시간 후 로우에서 하이로의 천이를 갖는 신호 B가 발생할 때 제어부의 플립플롭 #3의 클럭공급으로 작용하여 출력단 Q로부터 로우에서 하이로의 천이가 발생한다.

이 천이 발생으로 동기부의 상기 플립플롭 #2를 클리어 시킴으로써 출력단 Q로부터 하이에서 로우로의 천이가 발생되어 상기 카운터를 디스에이블시킨다.

상기한 바와 같은 구성에 의해, 카운터를 사용하므로써 신호 B의 지연시간을 적절히 조절할 수 있다.

또한 신호 B가 로우인 상태를 유지하는 폭을 카운터의 다른 출력값과의 조합 또는 다른 카운터를 출력값을 이용하여 조절할 수 있다.

Claims (1)

1. 모듈 A에서 발생된 신호 A가 클리어단에 연결되고 이 신호 A가 로우에서 하이로의 천이가 발생할 때 출력단 Q가 로우에서 하이로의 천이가 발생하고 이 출력단 Q의 천이가 플립플롭 #2의 클럭공급으로 작용하는 플립플롭 #1과, 상기 출력단 Q의 천이에 의해 클럭공급으로 작용되고 자신의 출력단 Q의 로우에서 하이로의 천이 발생에 의해 카운터를 인에이블시키는 플립플롭 #2를 포함하는 동기부;

   상기 플립플롭 #2에 의해 인에이블되고 일정시간 후 하이에서 로우로 천이되는 신호 B가 발생되도록 클럭을 공급하는 카운터;

   다시 일정시간 후 로우에서 하이로 천이하는 신호 B가 발생할 때 자신의 클럭 공급으로 작용하여 자신의 출력단 Q로부터 로우에서 하이로의 천이가 발생하고, 이 천이 발생에 의해 상기 플립플롭 #2의 출력단 Q를 하이에서 로우로 천이를 발생시키므로써 상기 카운터를 디스에이블시키는 플립플롭 #3와, 상기 신호 A 및 상기 플립플롭 #3의 출력을 입력으로 하여 배타적 논리합을 취한 후 그 결과를 상기 플립플롭 #2에 제공하는 XOR게이트를 포함하는 제어부; 및

   상기 신호 A를 임시 저장한 후 신호 A'를 출력하는 버퍼를 포함하는, 신호지연 및 발생회로.