KR19990018142U - 클럭 펄스신호 전달 회로 - Google Patents

클럭 펄스신호 전달 회로 Download PDF

Info

Publication number
KR19990018142U
KR19990018142U KR2019970031360U KR19970031360U KR19990018142U KR 19990018142 U KR19990018142 U KR 19990018142U KR 2019970031360 U KR2019970031360 U KR 2019970031360U KR 19970031360 U KR19970031360 U KR 19970031360U KR 19990018142 U KR19990018142 U KR 19990018142U
Authority
KR
South Korea
Prior art keywords
pulse signal
clock pulse
clock
transmission circuit
signal transmission
Prior art date
Application number
KR2019970031360U
Other languages
English (en)
Inventor
윤영선
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR2019970031360U priority Critical patent/KR19990018142U/ko
Publication of KR19990018142U publication Critical patent/KR19990018142U/ko

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

이 고안은 클럭 펄스신호 전달 회로에 관한 것으로, 클럭 펄스신호(Clock)를 입력받아, 클럭 펄스신호를 필요로 하는 외부 장치에 공급하는 회로에 있어서,
외부로부터 클럭 펄스신호(Clock)를 입력받아, 서로 반대의 위상을 가진 신호를 생성하여 전달하는 전달부(36)를 포함하여 구성되어, 수정(Crystal)을 이용하지 않고, 오실레이션된 클럭 펄스신호를 입력받아 전달하는 회로에서, 입력된 클럭 펄스신호의 역위상이 반대편에 걸리도록 하여 클럭 펄스신호를 안정되게 공급하는 클럭 펄스신호 전달 회로에 관한 것이다.

Description

클럭 펄스신호 전달 회로
이 고안은 클럭 펄스신호 전달 회로에 관한 것으로, 더욱 상세하게 말하자면, 수정(Crystal)을 이용하지 않고, 오실레이션된 클럭 펄스신호를 입력받아 전달하는 회로에서, 입력된 클럭 펄스신호의 역위상이 반대편에 걸리도록 하여 클럭 펄스신호를 안정되게 공급하는 클럭 펄스신호 전달 회로에 관한 것이다.
일반적으로 수정 발진기는 피에조 효과를 갖는 수정의 기계적 공진에 의하여 주파수가 결정되는 발진기이다. 수정 발진기는 수정 진동자가 공진하는 주파수 성분만이 크게 성장하여 발진하게 된다.
그러나, 정궤환이 성립되기 위해서는 진동자는 유도성을 나타낼 필요가 있으며, 출력측의 보조적인 공진회로의 커패시턴스를 가감하여 발진 주파수를 진동자의 고유 주파수 보다 약간 높은 값으로 조정해야 한다.
상기 수정 발진기는 주파수 조정후에, 주파수의 변화가 거의 없어, 무선 송신기나, 시계, 각종 전자기기 등에 널리 쓰이고 있다.
이하, 첨부된 도면을 참조로 하여 종래의 기술에 관하여 설명하기로 한다.
도1은 일반적인 컴퓨터의 외관도이고,
도2는 종래의 클럭 펄스신호 전달 회로의 구성도이다.
도1과 같은 외관을 가진 컴퓨터(3)의 키보드(1) 및 많은 내부 장치들은 클럭 펄스 신호(Clock)를 이용하여 동작을 하고 있다. 클럭 펄스신호 전달 회로는 이와 같은 클럭 펄스신호(Clock)를 각 장치에 공급하고 있으며, 자체적으로 클럭 펄스 신호(Clock)를 생성하거나 외부로부터 이미 오실레이션된 클럭 펄스신호(Clock)를 입력받아 공급하고 있다.
도2에 도시되어 있듯이, 종래에는 클럭 펄스신호 전달 회로(2)가 이미 오실레이션된 클럭 펄스신호를 키보드 컨트롤러(1)에 공급할 경우, 클럭 펄스신호(Clock)가 입력되는 키보드(1)의 입력단자(21)의 반대쪽 입력단자(22)는 접지(GND)를 하여 키보드(1)에 클럭 펄스신호(Clock)를 공급하고 있다.
그러나, 이와 같은 종래의 이미 오실레이션된 클럭 펄스신호(Clock)를 공급하는 클럭 펄스신호 전달 회로는, 접지(GND) 레벨에 변동이 생기면, 입력한 클럭 펄스신호의 주파수에 변화를 가져오게 되어, 클럭 펄스신호를 입력받는 키보드 컨트롤러가 제대로 동작하지 못하는 단점이 있다.
그러므로 본 고안의 목적은 종래의 단점을 해결하고자 하는 것으로, 이미 오실레이션된 클럭을 공급할 경우, 두 개의 클럭 펄스신호 입력단에 서로 반대의 위상을 가진 신호를 입력하여 안정적인 접지 레벨을 만들어 주는, 클럭 펄스신호 전달 회로를 제공하는 것이다.
도1은 일반적인 컴퓨터의 외관도.
도2는 종래의 클럭 펄스신호 전달 회로의 구성도.
도3은 이 고안의 실시예에 따른 클럭 펄스신호 전달 회로의 구성도.
도4는 이 고안의 실시예에 따른 클럭 펄스신호 전달 회로의 각부 파형도.
상기 목적을 달성하고자 하는 이 고안의 구성은,
클럭 펄스신호를 입력받아, 클럭 펄스신호를 필요로 하는 장치에 공급하는 회로에 있어서,
외부로부터 클럭 펄스신호를 입력받아, 서로 반대의 위상을 가진 신호를 생성하여 전달하는 전달부를 포함하는 것을 특징으로 한다.
상기 구성에 의하여 이 고안을 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하면 다음과 같다.
도3은 이 고안의 실시예에 따른 클럭 펄스신호 전달 회로의 구성도이고,
도4는 이 고안의 실시예에 따른 클럭 펄스신호 전달 회로의 각부 파형도이다.
도3에 도시되어 있듯이, 이 고안의 실시예에 따른 클럭 펄스신호 전달 회로의 구성은,
외부로부터 클럭 펄스신호(Clock)를 입력받아, 인버팅하여 키보드 컨트롤러(35)의 제1입력단자(33)로 출력하는 제1인버터(31)와;
상기 제1인버터(31)의 출력신호를 입력받아, 인버팅하여 상기 키보드 컨트롤러(35)의 제2입력단자(32)로 출력하는 제2인버터(32)를 포함하는 구조로 이루어진다.
상기 구성에 의한 이 고안의 실시예에 따른 작용은 다음과 같다.
먼저 사용자에 의해 전원이 인가되면, 이 고안의 실시예에 따른 클럭 펄스신호 전달 회로의 동작이 시작된다.
동작이 시작되면, 외부로부터 이미 생성된 클럭 펄스신호(Clock)가 제1인버터(31)로 입력된다. 이때의 클럭 펄스신호(Clock)의 파형을 도4에 도시하였다.
다음, 제1인버터(31)로 입력된 클럭 펄스신호(Clock)는 인버팅되어 키보드(1)의 제1입력단자(33)와 제2인버터(32)로 입력된다. 이때의 인버팅된 클럭 펄스신호(Inv_Clock, Inv2_Clock)를 도4에 도시하였다.
다음, 제2인버터(32)는 인버팅된 클럭 펄스신호(Inv_Clock)를 다시 원래의 클럭 펄스신호(Clock)로 반전하여 키보드(1)의 제2입력단자(34)로 출력한다.
그러면, 키보드 컨트롤러(1)는 제1입력단자(33) 및 제2입력단자(34)로부터 인버팅된 클럭 펄스신호(Inv_Clock) 및 원래의 클럭 펄스신호(Clock)를 입력받아 해당 동작을 수행한다.
여기서, 키보드 컨트롤러(1)로 입력되는 두 신호는 서로 반대의 위상을 가지게 되므로 안정적인 접지레벨을 만들게 되고, 결과적으로, 클럭 펄스신호가 키보드 컨트롤러(1)에 안정적으로 공급됨으로써 오동작이 방지된다.
상기 과정에서는 클럭 펄스신호를 입력받는 회로로서, 키보드 컨트롤러(1)를 예로 들었지만 이외에도 클럭 펄스신호를 이용하는 장치에는 모두 본 고안을 적용하여 동작의 안정화를 꾀할 수 있다.
이상에서와 같이, 이 고안의 실시예에서, 이미 오실레이션된 클럭을 공급할 경우, 두 개의 클럭 펄스신호 입력단에 서로 반대의 위상을 가진 신호를 입력하여 안정적인 접지 레벨을 만들어 줌으로써, 클럭 펄스신호를 안정적으로 공급할 수 있는 장점을 가진, 클럭 펄스신호 전달 회로를 제공할 수 있다.

Claims (2)

  1. 클럭 펄스신호(Clock)를 입력받아, 클럭 펄스신호를 필요로 하는 외부 장치에 공급하는 회로에 있어서,
    외부로부터 클럭 펄스신호(Clock)를 입력받아, 서로 반대의 위상을 가진 신호를 생성하여 전달하는 전달부(36)를 포함하는 것을 특징으로 하는 클럭 펄스신호 전달 회로.
  2. 제1항에 있어서,
    상기한 전달부(36)는,
    외부로부터 클럭 펄스신호(Clock)를 입력받아, 인버팅하여 외부 장치(35)의 제1입력단자(33)로 출력하는 제1인버터(31)와;
    상기 제1인버터(31)의 출력신호를 입력받아, 인버팅하여 상기 외부 장치(35)의 제2입력단자(32)로 출력하는 제2인버터(32)로 구성되는 클럭 펄스신호 전달 회로.
KR2019970031360U 1997-11-07 1997-11-07 클럭 펄스신호 전달 회로 KR19990018142U (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970031360U KR19990018142U (ko) 1997-11-07 1997-11-07 클럭 펄스신호 전달 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970031360U KR19990018142U (ko) 1997-11-07 1997-11-07 클럭 펄스신호 전달 회로

Publications (1)

Publication Number Publication Date
KR19990018142U true KR19990018142U (ko) 1999-06-05

Family

ID=69698413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970031360U KR19990018142U (ko) 1997-11-07 1997-11-07 클럭 펄스신호 전달 회로

Country Status (1)

Country Link
KR (1) KR19990018142U (ko)

Similar Documents

Publication Publication Date Title
US9571070B2 (en) Clock circuit for a microprocessor
KR960012710A (ko) 저항기 없는 전압 제어 발진기
US4864255A (en) Oscillator capable of quickly supplying a stable oscillation signal
NO993550L (no) Mikrobölge-pulsgenerator
KR19990018142U (ko) 클럭 펄스신호 전달 회로
KR20030028557A (ko) 디지털 클록 곱셈 방법 및 곱셈 장치
JP2004304253A (ja) 発振器とこれを用いた電子機器
JPH05303444A (ja) クロック信号供給装置
JPH11509707A (ja) ランダムビット列を発生する回路装置
JP2000216667A (ja) クロック発振回路
JPH03201707A (ja) 水晶発振回路
JPH09214307A (ja) クロック回路
JP2590617B2 (ja) 電圧制御圧電発振器
KR100246341B1 (ko) 전압 제어 발진기
JP2540059B2 (ja) 固体振動子発振回路
KR20010062082A (ko) 전력 소비가 적고 단시간에 안정하게 되는 발진기
JPH0426221A (ja) 発振回路
KR100496853B1 (ko) 반도체장치의다기능발진기
JPH0520005Y2 (ko)
KR0176626B1 (ko) Cmos 발진기
JP2712746B2 (ja) 発振回路
TW425755B (en) Oscillation circuit
JPH04192803A (ja) 圧電発振器
JP2002171134A (ja) Ic回路及びこれを用いた圧電発振器
JP2000183651A (ja) 発振器回路

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid