KR19990010040A - 모스소자 제조방법 - Google Patents

모스소자 제조방법 Download PDF

Info

Publication number
KR19990010040A
KR19990010040A KR1019970032661A KR19970032661A KR19990010040A KR 19990010040 A KR19990010040 A KR 19990010040A KR 1019970032661 A KR1019970032661 A KR 1019970032661A KR 19970032661 A KR19970032661 A KR 19970032661A KR 19990010040 A KR19990010040 A KR 19990010040A
Authority
KR
South Korea
Prior art keywords
region
conductivity type
semiconductor substrate
implanting
type well
Prior art date
Application number
KR1019970032661A
Other languages
English (en)
Inventor
이동훈
이상기
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019970032661A priority Critical patent/KR19990010040A/ko
Publication of KR19990010040A publication Critical patent/KR19990010040A/ko

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

모스소자 제조방법에 관한 것으로 특히, 모스소자의 특성 향상에 적당하도록 한 모스소자 제조방법에 관한 것이다. 이와 같은 모스소자 제조방법은 반도체기판상에 제 1 및 제 2 절연막을 형성하는 단계, 활성영역 및 격리영역을 정의하여 격리영역의 제 2 및 제 1 절연막을 선택적으로 제거하는 단계, 상기 격리영역에 격리절연막을 형성하는 단계, 상기 각 활성영역상의 제 1 및 제 2 절연막을 교대로 제거하는 단계, 상기 기판전면에 감광막을 도포한후 선택적으로 패터닝하여 상기 제 2 절연막이 남아있는 활성영역상측 및 그에 인접한 격리절연막상에만 선택적으로 남기는 단계, 상기 노출된 활성영역에 제 1 도전형 웰 이온을 주입하는 단계, 상기 기판 전면에 제 2 도전형 웰 이온을 주입하는 단계, 상기 감광막을 제거한후 전면을 열처리하여 상기 반도체기판내에 제 1 및 제 2 도전형 웰영역을 형성하는 단계, 상기 제 1 도전형 웰 영역이 형성된 상기 반도체기판에 제 1 도전형 문턱전압 조절 이온을 주입하는 단계, 상기 기판 전면에 제 2 도전형 문턱전압 조절 이온을 주입하는 단계, 상기 제 2 및 제 1 절연막을 제거하는 단계를 포함한다.

Description

모스소자 제조방법
본 발명은 모스소자 제조방법에 관한 것으로 특히, 모스소자의 특성 향상에 적당하도록 한 모스소자 제조방법에 관한 것이다.
이하에서, 첨부된 도면을 참조하여 종래 모스소자 제조방법을 설명하기로 한다.
도 1a 내지 도 1d는 종래 모스소자의 제조공정 단면도이다.
먼저, 도 1a에 나타낸 바와 같이, 활성영역(Active Region)(A) 및 격리영역(Field Region)(F)으로 정의된 반도체기판(1)상에 산화막(2) 및 질화막(3)을 차례로 형성한다. 이어서, 상기 질화막(3)상에 감광막(PR1)을 도포한후 노광 및 현상공정으로 활성영역상에만 남도록 상기 감광막(PR1)을 패터닝한다. 이어서, 패터닝된 상기 감광막(PR1)을 마스크로 이용한 식각공정으로 상기 질화막 및 산화막(3)(2)을 선택적으로 제거하여 활성영역(A)상에만 남긴다. 그다음, 상기 산화막 및 질화막(2)(3)이 형성되지 않은 격리영역(F)에 LOCOS법을 사용하여 격리산화막(4)을 형성한다.
도 1b에 나타낸 바와 같이, 상기 활성영역(A)상의 감광막(PR1), 산화막 및 질화막(2)(3)을 제거한다. 이어서, 상기 반도체기판(1)전면에 감광막(PR2)을 도포한다음, 노광 및 현상공정으로 상기 활성영역(A)을 교대로 마스킹하도록 패터닝한다. 이때, 상기 활성영역(A) 및 활성영역(A)에 인접한 격리 산화막(4)상에도 남긴다. 그다음, 상기 감광막(PR)을 마스크로 이용하여 상기 노출된 반도체기판(1)에 엔형 웰(n type well) 영역을 형성할 엔형 불순물 이온을 주입하여 엔형 불순물 이온 주입 영역(5)을 형성한다. 이어서, 상기 엔형 불순물 이온 주입 영역(5)이 형성된 반도체기판(1)에 문턱전압조절을 위한 불순물 이온을 주입한다. 이때, 상기 문턱전압조절을 위한 불순물 이온은 상기 엔형 불순물 이온 주입 영역(5)과 상기 반도체기판(1) 표면사이에 형성한다.
도 1c에 나타낸 바와 같이, 상기 엔형 불순물 이온이 주입되지 않은 활성영역(A)에 피형 웰 영역을 형성하기 위한 이온주입공정을 실시하여 상기 감광막(PR2)이 형성된 활성영역(A)아래의 반도체기판(1)내에 피형 불순물 이온 주입 영역(6)을 형성한다. 이어서, 상기 피형 불순물 이온 주입 영역(6)이 형성된 반도체기판(1)에 문턱전압조절을 위한 불순물 이온을 주입한다. 이때, 상기 피형 불순물 이온 주입 영역(6)을 형성하기 위한 이온주입공정은 상기 감광막(PR2)이 있는 상태에서 실시하므로 상기 엔형 불순물 이온 주입 영역(5) 하부의 반도체기판(1)내에도 피형 불순물 이온 주입 영역(6)이 형성된다. 이와 같은 방법은 상기 엔형 불순물 이온 주입 영역(5)상측을 다른 감광막(PR)을 이용한 마스킹공정없이 진행하기 위한 것으로 하이 에너지로 주입하여야 한다.
도 1d에 나타낸 바와 같이, 상기 감광막(PR2)을 제거한후 상기 반도체기판(1) 전면을 열처리하여 상기 활성영역(A)으로 정의된 반도체기판(1)의 엔 및 피형 불순물 이온을 활성화시켜 각각 엔형 웰 및 피형 웰(5a)(6a)을 형성한다.
종래 모스소자 제조방법에 있어서는 다음과 같은 문제점이 있었다.
첫째, 웰 영역을 형성하기 위한 열처리공정이 문턱전압조절을 위한 이온주입공정후 실시하게 되므로 문턱전압조절이 용이하지 않다
둘째, 감광막이 반도체기판과 접촉한 상태에서 이온주입공정을 실시하므로 하이 에너지로 이온주입을 해야하는데 그럴 경우 이물질이 기판내에 침투하여 후속공정인 게이트산화막 형성공정시 불순물이 함유된 게이트 산화막을 형성할 가능성이 높아 소자의 신뢰도를 저하시키는 문제점이 있었다.
본 발명은 상기한 바와 같은 종래 모스소자 제조방법의 문제점을 해결하기 위하여 안출한 것으로 로코스 공정시 이용한 질화막을 제거하지 않은 상태에서 기판내에 웰 영역 형성을 위한 이온주입공정을 실시하여 게이트 산화막 형성시 게이트 산화막의 신뢰도를 향상시키고, 웰 영역을 형성하기 위한 이온주입공정과 열처리공정 실시후 문턱전압조절을 위한 이온주입공정을 실시하여 문턱전압조절 또한 용이한 모스소자 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래 모스소자의 제조공정 단면도
도 2a 내지 도 2f는 본 발명 모스소자의 제조공정 단면도
도면의 주요부분에 대한 부호의 설명
11 : 반도체기판 12 ; 제 1 절연막
13 : 제 2 절연막 14 : 격리산화막
15a : 제 1 도전형 웰 16a : 제 2 도전형 웰
본 발명에 따른 모스소자 제조방법은 반도체기판상에 제 1 및 제 2 절연막을 형성하는 단계, 활성영역 및 격리영역을 정의하여 격리영역의 제 2 및 제 1 절연막을 선택적으로 제거하는 단계, 상기 격리영역에 격리절연막을 형성하는 단계, 상기 각 활성영역상의 제 1 및 제 2 절연막을 교대로 제거하는 단계, 상기 기판전면에 감광막을 도포한후 선택적으로 패터닝하여 상기 제 2 절연막이 남아있는 활성영역상측 및 그에 인접한 격리절연막상에만 선택적으로 남기는 단계, 상기 노출된 활성영역에 제 1 도전형 웰 이온을 주입하는 단계, 상기 기판 전면에 제 2 도전형 웰 이온을 주입하는 단계, 상기 감광막을 제거한후 전면을 열처리하여 상기 반도체기판내에 제 1 및 제 2 도전형 웰영역을 형성하는 단계, 상기 제 1 도전형 웰 영역이 형성된 상기 반도체기판에 제 1 도전형 문턱전압 조절 이온을 주입하는 단계, 상기 기판 전면에 제 2 도전형 문턱전압 조절 이온을 주입하는 단계, 상기 제 2 및 제 1 절연막을 제거하는 단계를 포함한다.
이와 같은 본 발명 모스소자 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2f는 본 발명 모스소자의 제조공정 단면도이다.
먼저, 도 2a에 나타낸 바와 같이, 활성영역(Active Region)(A) 및 격리영역(Field Region)(F)으로 정의된 반도체기판(11)상에 제 1 및 제 2 절연막(12)(13)을 차례로 형성한다. 이어서, 상기 제 2 절연막(13)상에 감광막(PR11)을 도포한후 노광 및 현상공정으로 활성영역(A)상에만 남도록 상기 감광막(PR11)을 패터닝한다. 이어서, 패터닝된 상기 감광막(PR11)을 마스크로 이용한 식각공정으로 상기 제 2 절연막 및 제 1 절연막(13)(12)을 선택적으로 제거하여 활성영역(A)상에만 남긴다. 그다음, 상기 제 1 절연막 및 제 2 절연막(12)(13)이 형성되지 않은 격리영역(F)에 로코스(LOCOS)법을 사용하여 격리산화막(14)을 형성한다. 이때, 상기 제 1 절연막(12)은 산화막으로 형성하고, 상기 제 2 절연막(13)은 질화막으로 형성한다.
도 2b에 나타낸 바와 같이, 상기 제 2 절연막(A)상의 감광막(PR11)을 제거한다. 이어서, 상기 반도체기판(1)을 포함한 상기 제 2 절연막(13)전면에 감광막(PR12)을 도포한다음, 노광 및 현상공정으로 상기 활성영역(A)을 교대로 마스킹하도록 상기 감광막(PR11)을 패터닝한다. 이때, 상기 활성영역(A) 및 활성영역(A)에 인접한 격리 산화막(14)상에도 남긴다. 그다음, 상기 감광막(PR)을 마스크로 이용하여 상기 노출된 반도체기판(11)에 제 1 도전형 웰 영역을 형성할 제 1 도전형 불순물 이온을 주입하여 제 1 도전형 불순물 이온 주입 영역(15)을 형성한다.
도 2c에 나타낸 바와 같이, 상기 제 1 도전형 불순물 이온이 주입되지 않은 활성영역(A)에 제 2 도전형 웰 영역을 형성하기 위한 제 2 도전형 불순물 이온주입공정을 실시하여 상기 감광막(PR12)이 형성된 활성영역(A)아래의 반도체기판(11)내에 제 2 도전형 불순물 이온 주입 영역(16)을 형성한다. 이때, 상기 제 2 도전형 불순물 이온주입 영역(16)을 형성하기 위한 이온주입공정은 상기 감광막(PR12)과 제 1 및 제 2 절연막(12)(13)이 있는 상태에서 실시하므로 하이 에너지(high energy)로 주입하게 되는데 그에 따라 상기 제 1 도전형 불순물 이온 주입 영역(15) 하부의 반도체기판(11)내에도 제 2 도전형 불순물 이온 주입 영역(16)이 형성된다.
도 2d에 나타낸 바와 같이, 상기 감광막(PR12)을 제거(strip)한후 상기 반도체기판(11) 전면을 열처리하여 상기 활성영역(A)으로 정의된 반도체기판(11)의 제 1 및 제 2 도전형 불순물 이온을 활성화시켜 각각 제 1 및 제 2 도전형 웰(15a)(16a)을 형성한다. 이어서, 상기 제 1 도전형 웰(15a)에 문턱전압조절을 위한 불순물 이온을 주입한다.
도 2e에 나타낸 바와 같이, 상기 제 2 도전형 웰 영역(16a)에도 문턱전압 조절을 위한 이온주입공정을 실시한다. 이때, 상기 제 2 도전형 웰 영역(16a)에는 제 2 절연막(13)이 마스킹되어 있어 하이 에너지로 불순물 이온을 주입하므로 상기 제 1 도전형 웰(15a)영역에 형성된 문턱전압조절이온 영역보다 상당히 아래부분의 반도체기판(11)에 이온주입되므로 제 1 도전형 웰(15a)영역의 문턱전압조절에는 영향을 미치지 못한다.
도 2f에 나타낸 바와 같이, 상기 제 3 및 제 2 절연막(13)(12)을 제거한다.
본 발명에 따른 모스소자 제조방법에 있어서는 다음과 같은 효과가 있다.
첫째, 웰 영역을 형성하기 위한 열처리공정이 문턱전압조절을 위한 이온주입공정전에 실시되므로 웰 영역을 최적의 조건에서 형성할 수 있어 신뢰도 높은 모스소자 제조방법을 제공할 수 있다.
둘째, 활성영역이 질화막으로 마스킹된 상태에서 이온주입을 실시하므로 하이 에너지로 이온주입을 하더라도 이물질이 기판내에 침투하는 것을 방지할 수 있어 후속공정인 게이트산화막 형성공정시 게이트 산화막에 영향을 주지 않으므로 소자의 신뢰성을 향상시킬 수 있다.

Claims (1)

  1. 반도체기판상에 제 1 및 제 2 절연막을 형성하는 단계;
    활성영역 및 격리영역을 정의하여 격리영역의 제 2 및 제 1 절연막을 선택적으로 제거하는 단계;
    상기 격리영역에 격리절연막을 형성하는 단계;
    상기 각 활성영역상의 제 1 및 제 2 절연막을 교대로 제거하는 단계;
    상기 기판전면에 감광막을 도포한후 선택적으로 패터닝하여 상기 제 2 절연막이 남아있는 활성영역상측 및 그에 인접한 격리절연막상에만 선택적으로 남기는 단계;
    상기 노출된 활성영역에 제 1 도전형 웰 이온을 주입하는 단계;
    상기 기판 전면에 제 2 도전형 웰 이온을 주입하는 단계;
    상기 감광막을 제거한후 전면을 열처리하여 상기 반도체기판내에 제 1 및 제 2 도전형 웰영역을 형성하는 단계;
    상기 제 1 도전형 웰 영역이 형성된 상기 반도체기판에 제 1 도전형 문턱전압 조절 이온을 주입하는 단계;
    상기 기판 전면에 제 2 도전형 문턱전압 조절 이온을 주입하는 단계;
    상기 제 2 및 제 1 절연막을 제거하는 단계하여 이루어지는 것을 특징으로 하는 모스소자 제조방법.
KR1019970032661A 1997-07-14 1997-07-14 모스소자 제조방법 KR19990010040A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970032661A KR19990010040A (ko) 1997-07-14 1997-07-14 모스소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970032661A KR19990010040A (ko) 1997-07-14 1997-07-14 모스소자 제조방법

Publications (1)

Publication Number Publication Date
KR19990010040A true KR19990010040A (ko) 1999-02-05

Family

ID=66039348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970032661A KR19990010040A (ko) 1997-07-14 1997-07-14 모스소자 제조방법

Country Status (1)

Country Link
KR (1) KR19990010040A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468695B1 (ko) * 1997-10-31 2005-03-16 삼성전자주식회사 짧은채널효과를개선시키기위한채널도우핑프로파일을갖는고성능모스트랜지스터제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468695B1 (ko) * 1997-10-31 2005-03-16 삼성전자주식회사 짧은채널효과를개선시키기위한채널도우핑프로파일을갖는고성능모스트랜지스터제조방법

Similar Documents

Publication Publication Date Title
US5780347A (en) Method of forming polysilicon local interconnects
KR100268920B1 (ko) 반도체소자의제조방법
KR19990010040A (ko) 모스소자 제조방법
KR100873356B1 (ko) 고전압 트랜지스터의 제조방법
KR19980030516A (ko) 반도체 소자의 웰 형성 방법
KR100313543B1 (ko) 플랫 롬 제조방법
KR100223935B1 (ko) 반도체소자 제조방법
KR100929422B1 (ko) 반도체소자의 제조방법
KR100209732B1 (ko) 반도체 소자 제조방법
KR100937650B1 (ko) 반도체 장치의 트랜지스터 제조 방법
KR100379531B1 (ko) 반도체 소자의 제조방법
KR960006428B1 (ko) 반도체 소자의 게이트전극 형성방법
KR100215871B1 (ko) 반도체 소자의 제조방법
KR100533167B1 (ko) 반도체 소자 및 그의 제조 방법
KR100239452B1 (ko) 반도체 소자의 제조방법
KR100400764B1 (ko) 반도체소자의 듀얼 게이트 형성방법
KR100364794B1 (ko) 반도체소자의 제조방법
KR100198632B1 (ko) 반도체 소자의 제조방법
KR100542980B1 (ko) 엘디디영역을 갖는 씨모스 박막 트랜지스터의 제조방법
KR0179019B1 (ko) 고전압 소자 제조방법
KR100236073B1 (ko) 반도체 소자의 제조방법
KR100261186B1 (ko) 반도체소자의 제조방법
KR960014454B1 (ko) 반도체장치의 제조방법
KR0151254B1 (ko) 반도체소자 제조방법
KR100249150B1 (ko) 필드산화막 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination