KR19990008372A - 집적 반도체 웨이퍼 처리 시스템 - Google Patents

집적 반도체 웨이퍼 처리 시스템 Download PDF

Info

Publication number
KR19990008372A
KR19990008372A KR1019970707898A KR19970707898A KR19990008372A KR 19990008372 A KR19990008372 A KR 19990008372A KR 1019970707898 A KR1019970707898 A KR 1019970707898A KR 19970707898 A KR19970707898 A KR 19970707898A KR 19990008372 A KR19990008372 A KR 19990008372A
Authority
KR
South Korea
Prior art keywords
module
wafer
cleaning
semiconductor wafer
strip
Prior art date
Application number
KR1019970707898A
Other languages
English (en)
Other versions
KR100441637B1 (ko
Inventor
더오넬라스스테펀폴
Original Assignee
디오넬라스 스티브
테갈코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디오넬라스 스티브, 테갈코포레이션 filed Critical 디오넬라스 스티브
Publication of KR19990008372A publication Critical patent/KR19990008372A/ko
Application granted granted Critical
Publication of KR100441637B1 publication Critical patent/KR100441637B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67023—Apparatus for fluid treatment for general liquid treatment, e.g. etching followed by cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

에치 동작 및 스트립 동작간에 완전한 프리-스트립 세척 동작을 제공하는 개선된 장치(16,18,20,22,24,25) 및 방법이 제공된다. 본 발명은 반도체 웨이퍼(A)가 단일 시스템에서 건식 에치, 습식 프리-스트립 세척, 건식 포토레지스트 스트립 및 습식 최종 세척을 하게 하도록 설계된다.

Description

집적 반도체 웨이퍼 처리 시스템
집적 회로를 제조하기 위해서는 마이크로칩내에서 많은 반도체 소자를 상호 접속하는 도전 경로를 형성할 필요가 있다. 이런 도전 경로는 순수 금속, 금속 합금, 금속 합성물이나, 알루미늄, 폴리실리콘 또는 텅스텐 규화물과 같은 실리콘막으로 구성될 수 있다. 통상적인 프로세스에서, 패턴될 층은 먼저 반도체 웨이퍼상에 증착되고, 포토레지스트층은 하위 증착된 층의 최상부상에 증착된다. 패턴은 그때 포토레지스트 마스크를 생성시키는 하위 증착층의 어떤 영역을 노출시키고 피복시키는 포토레지스트층상에 형성된다. 포토레지스트 마스크의 개방 영역만큼 노출된 증착 재질은 통상적으로 건식 플라즈마 에치 기술로 제거된다. 그런 건식 플라즈마 프로세스는 플라즈마 에치후에 하위 증착층 및 포토레지스트 마스크상에 잉여물(residues)을 남겨놓는다. 금속 에치 단계후에 포토레지스트상에 남아있는 잉여물이 제거되지 않을 경우, 이는 하위 금속의 부식 또는 많은 소자 성능 문제를 유발시킨다. 잉여물을 제거한거나 부식을 방지하기 위하여 다양한 접근 방식을 취해왔으나, 그중 어떤 방식도 완전히 성공하지 못했다.
부식 및 잉여물 문제에 대한 한가지 해결책이 플라즈마 에치 단계후에 즉시 포토레지스트를 제거하는 것이다. 많은 웨이퍼 처리 시스템은 현재 포토레지스트 스트립 모듈과 에치 모듈을 통합함으로써, 웨이퍼는 부식의 기회를 최소화시키도록 에칭후에 포토레지스트 제거를 위한 스트립 모듈로 직접 전달될 수 있다. 그러나, 이런 실행은 상당한 결점을 갖고 있다. 포토레지스트가 통상적으로 산소 플라즈마를 이용하여 제거되므로, 에치 단계 후에 남아 있는 잉여물은 플라즈마내의 불용성(insoluble) 산화물로 변환되어, 불완전한 포토레지스트 스트립, 불완전한 잉여물 제거 또는 연장된 스트립 프로세스의 필요성을 유발시키며, 이의 모두는 양품률(yield) 또는 처리율(throughput)을 감소시킨다.
부식 및 잉여물 문제를 해소하는 다른 해결책은 포토레지스트 스트립하기 전에 하위 금속을 부식시켜, 다른 바람직하지 않은 효과를 유발시킬 수 있는 물 가용(water soluble) 잉여물을 제거할 용제내에서 프리-스트립 세척(rinse) 단계를 수행하는 것이다. 그러나, 프리-스트립 세척 단계를 수행하기 위하여, 웨이퍼는 에치 장비에서 제거되고, 분리 장비를 이용하여 세척 되어야 한다. 분리 처리 장비간에 웨이퍼를 전달하는 그런 프로세스는 전체 프로세스 시간을 증가시킬 뿐만 아니라, 핸들링(handling)을 많이 하게 하여, 웨이퍼를 오염시키는 기회를 높인다. 게다가, 에칭 및 포토레지스트 스트립을 위한 분리 장비를 이용하여, 세척 프로세스는 웨이퍼 제조 설비에 필요한 스페이스 정도를 상당히 높힌다. 따라서, 집적 회로의 제조자는 그의 웨이퍼를 세척하지 않고 부식의 위험을 갖거나 그의 오프-라인을 세척하는 딜레마에 직면하게 되어, 잠재적인 오염의 위험에 처하고, 많은 웨이퍼 핸들링으로 처리율을 더욱 낮추게 한다.
따라서, 부식 제어 및 잉여물 제거를 위한 단일 시스템내에서 건식 플라즈마 에치 단계로 부터 습식 프리-스트립 세척 단계로 웨이퍼를 순차적으로 처리하는 웨이퍼 처리 시스템이 필요하다.
발명의 요약
대체로, 본 발명은 에치 단계 및 스트립 단계간에 세척 동작을 하도록 설계된 모듈러 집적 웨이퍼 처리 시스템에 관한 것이다. 양호한 실시예에서, 반도체 웨이퍼는 단일 시스템내에서 건식 에치, 습식 프리-스트립 세척, 건식 포토레지스트 스트립 및 습식 최종 세척을 순차적으로 처리할 수 있다.
본 발명은 포토레지스트 스트립하기 전에 세척 단계를 이용하여 웨이퍼상의 잉여물을 제거함으로써 건식 플라즈마 에치후에 부식 제어 및 잉여물 제거를 수행하는 웨이퍼 처리 시스템을 제공하는 것이다. 프리-스트립 세척 단계는 부식을 방지할 뿐만 아니라 포토레지스트 스트립 동안 잉여물을 불용성 산화물로 산화하는 위험을 피한다. 따라서, 포토레지스트 스트립에 필요한 시간은 감소된다. 더욱이, 에치 단계와 같은 시스템내에서 프리-스트립 세척 단계를 수행함으로써, 본 발명은 웨이퍼 오프 라인을 분리 세척 스테이션(station)으로 가져오게 할 필요성을 제거하여, 웨이퍼 제조 생산성을 높인다. 게다가, 전체 웨이퍼 핸들링 수를 감소시켜, 웨이퍼 오염의 기회를 줄인다. 본 발명은 또한 에치, 프리-스트립 세척, 포토레지스트 스트립 및 포스트 스트립 세척을 위한 서로 다른 형의 장비를 가질 필요성을 없앤다. 대신에, 단일 시스템 내에서의 프리-스트립 세척을 포함하는 다중 처리 기능을 수행시켜, 웨이퍼 제조 설비에 요구된 스페이스를 감소시키는 단일 콤팩트(compact), 소형-풋프린트(small-footprint) 시스템을 제공한다.
본 발명의 잇점 및 목적은 아래의 본 발명의 상세한 설명, 그이 양호한 실시예, 첨부한 도면 및 청구범위로 부터 본 분야의 숙련자에게는 명백해진다.
본 발명은 반도체 웨이퍼 처리 시스템에 관한 것으로서, 특히, 개선된 웨이퍼 처리 장치 및, 완전한 포스트-에치 프리-스트립 세척(integral post-etch pre-strip rinse) 동작을 제공하는 방법에 관한 것이다.
도 1은 웨이퍼 처리 시스템의 부분 개략 평면도이다.
도 2는 로드 잠금실(load lock chamber)내의 웨이퍼를 도시한 도 1의 웨이퍼 처리 시스템의 간략한 평면도이다.
도 3은 로드 잠금실내의 웨이퍼 및, 정렬 모듈내의 웨이퍼를 도시한 도 1의 웨이퍼 처리 시스템의 간략한 평면도이다.
도 4는 로드 잠금실내의 웨이퍼 및, 각각의 2개의 에치 모듈내의 웨이퍼를 도시한 도 1의 웨이퍼 처리 시스템의 간략한 평면도이다.
도 5는 앞선 로드 잠금실내의 웨이퍼가 정렬 모듈로 이동된 도 1의 웨이퍼 처리 시스템의 간략한 평면도이다.
도 6은 앞선 에치 모듈내의 웨이퍼가 먼저 스트립 모듈로 이동되고, 곧이어 세척 모듈로 이동되는 도 1의 웨이퍼 처리 시스템의 간략한 평면도이다.
도 7은 앞선 세척 모듈내의 웨이퍼가 스트립 모듈로 되돌아 이동된 도 1의 웨이퍼 처리 시스템의 간략한 평면도이다.
도 8은 앞선 스트립 모듈내의 웨이퍼가 세척 모듈로 이동된 도 1의 웨이퍼 처리 시스템의 간략한 평면도이다.
도 9는 앞선 세척 모듈내의 웨이퍼가 출구(exit) 웨이퍼 카세트로 이동된 도 1의 웨이퍼 처리 시스템의 간략한 평면도이다.
도 10은 앞선 에치 모듈내의 웨이퍼가 스트립 모듈로 이동되고, 앞선 정렬 모듈내의 웨이퍼가 에치 모듈로 이동된 도 1의 웨이퍼 처리 시스템의 간략한 평면도이다.
도 1은 본 발명에 따른 시스템의 양호한 실시예를 설명한 것이다. 이런 시스템은 진공 로드 잠금실(16), 정렬 모듈(18), 2개의 에치 모듈(20 및 22)과 스트립 모듈(24)을 포함하는 데, 그의 모두는 폐 개구(closable opening)를 통해 중앙 진공실(26)에 접속되고, (도시되지 않은) 컴퓨터 처리 제어 시스템에 의해 동작된다. 로드 잠금실(16)은 웨이퍼 카세트 입구(entry)를 홀드(hold)하는 내부 카세트 엘리베이터를 하우스(house)한다. 진공 실(26)은 한 실(chamber) 모듈에서 다른 실 또는 모듈로 웨이퍼를 이동시키는 로보트(robotic) 웨이퍼 핸들링 시스템(38)을 갖는다. 스트립 모듈(24)은 폐 개구(27)를 통해 대기 로보트 웨이퍼 핸들링 시스템(32)에 접속되고, 차례로 세척 모듈(25) 및 대기 카세트 모듈(34) (출구 카세트)에 접속된다. 사용된 통상적인 세척 모듈의 일례로서, 세미툴 이퀴녹스 세척 시스템이 있다. 대기 로보트 웨이퍼 핸들링 시스템(32)은 처리 완료후에 웨이퍼를 홀드하는 대기 카세트 모듈(34)을 서비스한다. 게다가, 제 2 로보트 웨이퍼 핸들링 시스템(32)은 스트립 모듈(24) 및 세척 모듈(25)간에 웨이퍼를 이동시킨다. 세척 프로세스 동안, 세척 모듈(25) 및 로보트 핸들링 시스템(32)은 스트립을 위한 스트립 모듈(24)에 의해 요구된 웨이퍼 정렬의 정도를 유지하도록 설계된다. 본 발명의 동작은 계산 시스템을 통해 자동화되고, 프로그램 가능하다.
도 2 내지 10은 본 발명의 양호한 실시예에 의해 수행된 일반적인 처리 단계를 설명한 것이다. 도 2는 로드 잠금실(16)내의 진공 카세트 엘리베이터상으로 로드된 웨이퍼를 도시한 것이다. 일단 로드 잠금실(16)이 진공으로 펌프 다운(pump down)되면, 로드 잠금실(16) 및 중앙 진공실(26)간에 위치된 게이트 밸브(37)는 개방하여, 중앙 로보트 암(38)에 의해 로드 잠금실(16)내의 웨이퍼 카세트를 액세스(access)시킨다. 중앙 로보트 암(38)은 로드 잠금실(16)로 부터 정렬 모듈(18)로 웨이퍼(A)를 이동시켜, 시타(theta) 정렬이 도 3에 도시된 바와 같이 웨이퍼상에서 수행된다. 웨이퍼는 그때 에치를 위한 폐 개구(40)를 통해 제 1 에치 모듈(20)로 이동된다. 제 1 웨이퍼가 모듈(20)내에서 에치되는 동안, 중앙 로보트 암(38)은 로드 잠금실(16)내의 웨이퍼 카세트로 부터 제 2 웨이퍼(B)를 픽업(pick up)하여, 시타 정렬을 위한 정렬 모듈(18)로 이동시킨다. 이런 정렬이 완료되면, 웨이퍼(B)는 도 4에 도시된 바와 같이 폐 개구(42)를 통해 제 2 에치 모듈(22)로 이동된다. 웨이퍼(A 및 B)가 여전히 각 에치 모듈내에 있을 동안, 중앙 로보트 암(38)은 로드 잠금실(16)내의 웨이퍼 카세트로 부터 제 3 웨이퍼(C)를 픽업하여, 도 5에 도시된 바와 같이 시타 정렬을 위한 정렬 모듈로 이동시킨다.
제 1 웨이퍼(A)를 위한 에치가 완료될 시에, 중앙 로보트 암(38)은 폐 개구(40)를 통해 웨이퍼를 제거하여, 폐 개구(44)를 통해 스트립 모듈(24)내에 위치시킨다. 어떤 처리도 이런 점에서 스트립 모듈내에서는 수행되지 않는다. 폐 개구(44)가 폐쇄되고 봉(seal)해지면, 스트립 모듈(24)은 대기 압력으로 방출(vent)된다. 스트립 모듈(24)이 방출중일 동안, 중앙 로보트 암(38)은 정렬 모듈(18)내의 웨이퍼(C)를 픽업하여, 폐 개구(40)를 통해 제 1 에치 모듈(20)로 이동시킨다. 웨이퍼(C)가 제 1 에치 모듈(20)내에서 에치될 동안, 중앙 로보트 암(38)은 로드 잠금실 내의 웨이퍼 카세트로 부터 제 4 웨이퍼(D)를 픽업하여, 시타 정렬을 위한 정렬 모듈(18)로 이동시킨다. 병렬로 동작할 동안, 스트립 모듈(24)이 대기로 방출되며, 대기 로보트 암(32) 및 스트립 모듈(24)간에 위치된 폐 개구(27)는 개방하여, 도 6에 도시된 바와 같이 대기 로보트 암(32)이 스트립 모듈(24)로 부터 세척 모듈(25)로 웨이퍼(A)를 이동시키게 한다. 웨이퍼(A)는 그때 세척 모듈(25)내에서 프리-스트립 세척 단계 및 스핀-드라이(spin-dry) 단계를 밟는다. 세척 및 건식 동작이 완료되면, 대기 로보트 암(32)은 도 7에 도시된 바와 같이 폐 개구(27)를 통해 세척 모듈(25)로 부터 스트립 모듈(24)로 웨이퍼(A)를 되돌아 이동시킨다. 개구(27)가 폐쇄된 후에, 스트립 모듈(24)은 진공으로 펌프 다운되고, 산소 플라즈마는 웨이퍼상에서 포토레지스트를 스트립하는 데 이동된다. 포토레지스트 스트립 동작이 완료되면, 스트립 모듈(24)은 다시 대기로 방출된다. 방출 동작이 완료될 시에, 대기 로보트 암(32)은 도 8에 도시된 바와 같이 폐 개구(27)를 통해 최종 세척 및 건식 단계 동안 스트립 모듈(24)에서 세척 모듈(25)로 웨이퍼를 이동시킨다. 웨이퍼가 세척되고 건조된 후, 대기 로보트 암(32)은 이를 도 9에 도시된 바와 같이 출구 웨이퍼 카세트(34)로 이동시킨다. 프리-스트립 세척, 스트립 및 세척을 포함하는 그런 처리 단계의 시퀀스(sequence)는 폐 개구(42)를 통해 중앙 로보트 암(38)에 의해 이동되어, 도 10에 도시된 바와 같이 폐 개구(44)를 통해 스트립 모듈(24)내에 위치되는 제 2 에치 모듈(22)내의 웨이퍼(B)를 반복시킨다.
본 발명이 특정 실시예에 관련하여 기술되었지만, 본 발명은 그런 실시예로 제한되지 않고, 첨부된 청구범위의 범주내에서 수정 및 등가 장치를 포함한다. 예를 들면, 양호한 실시예가 2개의 에치 모듈을 계획할 동안에는 에치 모듈의 수에 관계없이 잇점을 가진다

Claims (28)

  1. 중앙 진공실,
    최소한 하나의 폐 개구를 가지고, 상기 중앙 진공실에 접속된 진공 로드 잠금실,
    반응실 및 최소한 하나의 폐 개구를 포함하고, 상기 중앙 진공실에 접속된 에치 모듈,
    반응실 및 최소한 하나의 폐 개구를 포함하고, 상기 중앙 진공실에 접속된 스트립 모듈,
    상기 스트립 모듈에 액세스 가능한 세척 모듈과,
    상기 세척 모듈에서 상기 스트립 모듈로 반도체 웨이퍼를 이동시키는 이동 수단을 구비하는 것을 특징으로 하는 반도체 처리 시스템.
  2. 제 1 항에 있어서,
    상기 로드 잠금실, 상기 에치 모듈 및 상기 스트립 모듈간에 상기 반도체 웨이퍼를 이동시키는 제 2 이동수단을 더 포함하는 것을 특징으로 하는 반도체 처리 시스템.
  3. 제 1 항에 있어서,
    상기 이동 수단을 대기 압력으로 동작하는 것을 특징으로 하는 반도체 처리 시스템.
  4. 제 1 항에 있어서,
    상기 스트립 모듈이 저항성 가열 웨이퍼 척(chuck)을 더 포함하는 것을 특징으로 하는 반도체 처리 시스템.
  5. 제 1 항에 있어서,
    상기 세척 모듈이 액체를 스프레이(spray)하는 수단을 포함하는 것을 특징으로 하는 반도체 처리 시스템.
  6. 제 1 항에 있어서,
    상기 세척 모듈이 상기 반도체 웨이퍼를 건조시키는 수단을 포함하는 것을 특징으로 하는 반도체 처리 시스템.
  7. 웨이퍼 처리 장치내의 반도체 웨이퍼를 처리하는 방법으로서,
    상기 장치의 에치 모듈내의 상기 반도체 웨이퍼 상의 물질을 제거하는 단계,
    상기 제거 단계에 연이어 상기 장치의 세척 모듈내의 상기 반도체 웨이퍼를 세척하는 단계,
    상기 장치의 스트립 모듈내의 상기 반도체 웨이퍼상의 마스크 물질을 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 웨이퍼 처리 방법.
  8. 제 7 항에 있어서,
    상기 마스크 제거 단계에 연이어 상기 세척 모듈내의 상기 반도체 웨이퍼를 세척하는 단계를 더 포함하는 것을 특징으로 하는 반도체 웨이퍼 처리 방법.
  9. 제 7 항에 있어서,
    상기 물질 제거 단계, 상기 세척 단계 및 상기 마스크 제거 단계는 사용자-프로그램 가능 계산 수단에 의해 자동화되는 것을 특징으로 하는 반도체 웨이퍼 처리 방법.
  10. 웨이퍼 처리 장치 내의 반도체 웨이퍼를 처리하는 방법으로서,
    마스크 제거 단계전에 상기 장치의 세척 모듈 내의 상기 반도체 웨이퍼를 세척하는 단계,
    이동 수단에 의해 상기 세척 모듈에서 스트립 모듈로 상기 웨이퍼를 이동시키는 단계 및,
    상기 장치의 상기 스트립 모듈 내의 상기 반도체 웨이퍼상의 포토레지스트층을 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 웨이퍼 처리 방법.
  11. 제 10 항에 있어서,
    상기 포토레지스트 제거 단계에 연이어 상기 장치의 상기 세척 모듈내의 상기 반도체 웨이퍼를 세척하는 단계를 더 포함하는 것을 특징으로 하는 반도체 웨이퍼 처리 방법.
  12. 제 10 항에 있어서,
    상기 이동 수단은 상기 반도체 웨이퍼를 상기 스트립 모듈에서 상기 세척 모듈로 이동시키는 데 적합한 것을 특징으로 하는 반도체 웨이퍼 처리 방법.
  13. 제 10 항에 있어서,
    상기 이동 수단은 상기 반도체 웨이퍼를 상기 세척 모듈에서 상기 스트립 모듈로 이동시키는 데 적합한 것을 특징으로 하는 반도체 웨이퍼 처리 방법.
  14. 제 10 항에 있어서,
    상기 이동 수단은 대기 압력으로 동작하는 데 적합한 것을 특징으로 하는 반도체 웨이퍼 처리 방법.
  15. 제 7 또는 10 항에 있어서,
    상기 세척 모듈은 상기 웨이퍼를 각종 용제(solutions)로 처리하는 수단을 포함하는 것을 특징으로 하는 반도체 웨이퍼 처리 방법.
  16. 제 7 또는 10 항에 있어서,
    상기 세척 모듈은 상기 반도체 웨이퍼를 건조시키는 수단을 포함하는 것을 특징으로 하는 반도체 웨이퍼 처리 방법.
  17. 제 7 또는 10 항에 있어서,
    상기 세척 단계, 상기 이동 단계 및 상기 제거 단계는 사용자-프로그램 가능 계산 수단에 의해 자동화되는 것을 특징으로 하는 반도체 웨이퍼 처리 방법.
  18. 진공실,
    상기 진공실과 선택적으로 통신 가능한 에치 모듈,
    상기 진공실과 선택적으로 통신 가능한 스트립 모듈 및,
    상기 스트립 모듈로 액세스 가능한 세척 모듈을 구비하는 것을 특징으로 하는 반도체 에치 처리 시스템.
  19. 반도체 웨이퍼를 핸들링하는 데 적합한 제 18 항에 있어서,
    웨이퍼가 세척될 수 있도록 스트립 모듈에서 세척 모듈로 웨이퍼를 순차적으로 이동시키고, 포토레지스트층이 제거될 수 있도록 세척 모듈에서 스트립 모듈로 되돌아 순차적으로 이동시킬 수 있는 이동 소자를 포함하는 것을 특징으로 하는 반도체 에치 처리 시스템.
  20. 제 19 항에 있어서,
    상기 이동 소자는 웨이퍼를 다시 세척할 수 있을 경우에 포토레지스트층이 세척 모듈로 제거된 후에 스트립 모듈로 부터 웨이퍼를 또한 순차적으로 이동시킬 수 있는 것을 특징으로 하는 반도체 에치 처리 시스템.
  21. 제 18 항에 있어서,
    상기 시스템은 집적 모듈러 반도체 에치 처리 시스템으로 구성되는 것을 특징으로 하는 반도체 에치 처리 시스템.
  22. 웨이퍼 에치 처리 장치내의 반도체 웨이퍼를 처리하는 방법으로서,
    a. 포토레지스트층 제거 단계전에 상기 반도체 웨이퍼를 세척하는 단계 및,
    b. 상기 반도체 웨이퍼상의 포토레지스트층을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 웨이퍼 처리 방법.
  23. 제 22 항에 있어서,
    c. 상기 포토레지스트 제거 단계에 연이어 상기 반도체 웨이퍼를 세척하는 단계를 더 포함하는 것을 특징으로 하는 반도체 웨이퍼 처리 방법.
  24. 제 22 항에 있어서,
    집적 웨이퍼 에치 처리 장치내에서 상기 단계(a) 및 (b)를 수행하는 것을 특징으로 하는 반도체 웨이퍼 처리 방법.
  25. 제 22 항에 있어서,
    모듈러 웨이퍼 에치 처리 장치내에서 상기 단계(a) 및 (b)를 수행하는 것을 특징으로 하는 반도체 웨이퍼 처리 방법.
  26. 제 23 항에 있어서,
    집적 웨이퍼 에치 처리 장치내에서 상기 단계 (a),(b) 및 (c)를 수행하는 것을 특징으로 하는 반도체 웨이퍼 처리 방법.
  27. 제 23 항에 있어서,
    모듈러 웨이퍼 에치 처리 장치내에서 상기 단계(a),(b) 및 (c)를 수행하는 것을 특징으로 하는 반도체 웨이퍼 처리 방법.
  28. 제 23 항에 있어서,
    상기 단계(a),(b) 및 (c)는 동일한 세척실에서 수행되는 것을 특징으로 하는 반도체 웨이퍼 처리 방법.
KR1019970707898A 1995-05-10 1996-03-28 일체화된반도체웨이퍼처리시스템 KR100441637B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/438,261 1995-05-10
US08/438261 1995-05-10
US08/438,261 US5672239A (en) 1995-05-10 1995-05-10 Integrated semiconductor wafer processing system

Publications (2)

Publication Number Publication Date
KR19990008372A true KR19990008372A (ko) 1999-01-25
KR100441637B1 KR100441637B1 (ko) 2004-11-06

Family

ID=23739925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970707898A KR100441637B1 (ko) 1995-05-10 1996-03-28 일체화된반도체웨이퍼처리시스템

Country Status (9)

Country Link
US (1) US5672239A (ko)
EP (2) EP1686615A1 (ko)
JP (1) JP3686678B2 (ko)
KR (1) KR100441637B1 (ko)
CN (1) CN1082243C (ko)
AT (1) ATE326064T1 (ko)
CA (1) CA2220046A1 (ko)
DE (1) DE69636117D1 (ko)
WO (1) WO1996036069A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100793724B1 (ko) * 2001-05-04 2008-01-10 삼성전자주식회사 액정표시장치용 식각모듈

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936198A (ja) 1995-07-19 1997-02-07 Hitachi Ltd 真空処理装置およびそれを用いた半導体製造ライン
US6672819B1 (en) 1995-07-19 2004-01-06 Hitachi, Ltd. Vacuum processing apparatus and semiconductor manufacturing line using the same
KR100218269B1 (ko) * 1996-05-30 1999-09-01 윤종용 건식 에칭기의 잔류 가스 제거 장치 및 방법
US6849153B2 (en) * 1998-04-16 2005-02-01 Siemens Aktiengesellschaft Removal of post-rie polymer on A1/CU metal line
US6348159B1 (en) 1999-02-15 2002-02-19 First Solar, Llc Method and apparatus for etching coated substrates
US6432832B1 (en) * 1999-06-30 2002-08-13 Lam Research Corporation Method of improving the profile angle between narrow and wide features
JP3348700B2 (ja) * 1999-08-19 2002-11-20 株式会社東京精密 エッチング装置
US6451158B1 (en) * 1999-12-21 2002-09-17 Lam Research Corporation Apparatus for detecting the endpoint of a photoresist stripping process
KR100675316B1 (ko) * 1999-12-22 2007-01-26 엘지.필립스 엘시디 주식회사 세정장비 일체형 에치/스트립 장치
US20010043989A1 (en) * 2000-05-18 2001-11-22 Masami Akimoto Film forming apparatus and film forming method
US20030045098A1 (en) * 2001-08-31 2003-03-06 Applied Materials, Inc. Method and apparatus for processing a wafer
WO2003021642A2 (en) * 2001-08-31 2003-03-13 Applied Materials, Inc. Method and apparatus for processing a wafer
US6676493B1 (en) 2001-12-26 2004-01-13 Lam Research Corporation Integrated planarization and clean wafer processing system
JP4195227B2 (ja) * 2002-02-22 2008-12-10 東京エレクトロン株式会社 被処理体の導入ポート構造
US7153542B2 (en) * 2002-08-06 2006-12-26 Tegal Corporation Assembly line processing method
US6921555B2 (en) 2002-08-06 2005-07-26 Tegal Corporation Method and system for sequential processing in a two-compartment chamber
KR100441875B1 (ko) * 2003-06-02 2004-07-27 주성엔지니어링(주) 분리형 이송 챔버
KR100505693B1 (ko) * 2003-06-26 2005-08-03 삼성전자주식회사 미세 전자 소자 기판으로부터 포토레지스트 또는 유기물을세정하는 방법
KR100770792B1 (ko) * 2006-07-31 2007-10-26 세메스 주식회사 에칭부와 세정부를 겸비한 건식 에쳐
CN102044407B (zh) * 2009-10-20 2012-04-18 中芯国际集成电路制造(上海)有限公司 芯片的清洗方法
KR101369511B1 (ko) * 2012-01-11 2014-03-06 이완기 기판처리장치 및 방법
US9373533B2 (en) 2012-12-31 2016-06-21 Cascade Microtech, Inc. Systems and methods for providing wafer access in a wafer processing system
KR101919122B1 (ko) * 2014-08-12 2018-11-15 주식회사 제우스 공정 분리형 기판 처리장치 및 처리방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59186326A (ja) * 1983-04-06 1984-10-23 Hitachi Ltd プラズマ処理装置
US4693777A (en) * 1984-11-30 1987-09-15 Kabushiki Kaisha Toshiba Apparatus for producing semiconductor devices
DE3789212T2 (de) * 1986-12-19 1994-06-01 Applied Materials Inc Integriertes Bearbeitungssystem mit Vielfachkammer.
JPS63303060A (ja) * 1987-05-30 1988-12-09 Tokuda Seisakusho Ltd 真空処理装置
US4851101A (en) * 1987-09-18 1989-07-25 Varian Associates, Inc. Sputter module for modular wafer processing machine
EP0408216A3 (en) * 1989-07-11 1991-09-18 Hitachi, Ltd. Method for processing wafers and producing semiconductor devices and apparatus for producing the same
US5171393A (en) * 1991-07-29 1992-12-15 Moffat William A Wafer processing apparatus
US5376212A (en) * 1992-02-18 1994-12-27 Tokyo Electron Yamanashi Limited Reduced-pressure processing apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100793724B1 (ko) * 2001-05-04 2008-01-10 삼성전자주식회사 액정표시장치용 식각모듈

Also Published As

Publication number Publication date
EP0826231A4 (en) 2004-05-19
WO1996036069A1 (en) 1996-11-14
CN1184556A (zh) 1998-06-10
US5672239A (en) 1997-09-30
KR100441637B1 (ko) 2004-11-06
EP0826231B1 (en) 2006-05-10
EP0826231A1 (en) 1998-03-04
JP3686678B2 (ja) 2005-08-24
DE69636117D1 (de) 2006-06-14
CN1082243C (zh) 2002-04-03
JPH11505669A (ja) 1999-05-21
EP1686615A1 (en) 2006-08-02
CA2220046A1 (en) 1996-11-14
ATE326064T1 (de) 2006-06-15

Similar Documents

Publication Publication Date Title
KR19990008372A (ko) 집적 반도체 웨이퍼 처리 시스템
US5171393A (en) Wafer processing apparatus
JP5073902B2 (ja) 多数のワークピースを超臨界処理する方法及び装置
US6748960B1 (en) Apparatus for supercritical processing of multiple workpieces
US6451118B1 (en) Cluster tool architecture for sulfur trioxide processing
US20070240737A1 (en) Post etch wafer surface cleaning with liquid meniscus
KR20080048917A (ko) 도포막 형성 장치 및 도포막 형성 방법
KR100319998B1 (ko) 오염 방지 기능을 갖는 반도체 제조 라인
KR20080082260A (ko) 기판 처리 장치 및 방법
JPH0799224A (ja) 多チャンバ型半導体製造装置
US20090139548A1 (en) Apparatus and method of rinsing and drying semiconductor wafers
JPH09106978A (ja) 半導体製造装置
KR100268951B1 (ko) 반도체소자 제조 공정용 다중 챔버형 감광제 제거장치
US6792693B2 (en) Wafer dryer system for PRS wet bench
KR950007964B1 (ko) 일조식 웨이퍼 세정장치
KR0181909B1 (ko) 반도체 웨이퍼 분석설비
KR0119735Y1 (ko) 금속배선의 부식방지 장치
KR20230082934A (ko) 기판 이송 장치
JPH04263423A (ja) 連続処理エッチング方法及びその装置
Hansen Benefits of cluster tool architecture for implementation of evolutionary equipment improvements and applications
KR20020085073A (ko) 회전식 습식 세정장치
KR19990000357A (ko) 반도체 제조장치
JPH0817899A (ja) 基板処理装置
JP2000082701A (ja) 連続処理方法及び装置
JPH0611024B2 (ja) 現像方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120620

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee