KR100319998B1 - 오염 방지 기능을 갖는 반도체 제조 라인 - Google Patents
오염 방지 기능을 갖는 반도체 제조 라인 Download PDFInfo
- Publication number
- KR100319998B1 KR100319998B1 KR1019990011155A KR19990011155A KR100319998B1 KR 100319998 B1 KR100319998 B1 KR 100319998B1 KR 1019990011155 A KR1019990011155 A KR 1019990011155A KR 19990011155 A KR19990011155 A KR 19990011155A KR 100319998 B1 KR100319998 B1 KR 100319998B1
- Authority
- KR
- South Korea
- Prior art keywords
- line
- wafer
- main stream
- contamination
- cassette
- Prior art date
Links
- 238000011109 contamination Methods 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 60
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000000926 separation method Methods 0.000 claims abstract description 75
- 239000000463 material Substances 0.000 claims abstract description 54
- 238000012545 processing Methods 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims description 56
- 238000004140 cleaning Methods 0.000 claims description 29
- 238000002955 isolation Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 130
- 230000015572 biosynthetic process Effects 0.000 description 16
- 239000011229 interlayer Substances 0.000 description 12
- 238000001459 lithography Methods 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 239000000356 contaminant Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002002 slurry Substances 0.000 description 4
- 238000011282 treatment Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000012864 cross contamination Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005202 decontamination Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
- H01L21/67727—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations using a general scheme of a conveying path within a factory
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67276—Production flow monitoring, e.g. for increasing throughput
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Thin Film Transistor (AREA)
Abstract
반도체 장치를 제조하기 위한 반도체 제조 라인은, 상기 반도체 장치를 제조하는 반도체 제조 공정을 실행하기 위한 메인 스트림 라인과, 반도체 제조 라인에서 메인 스트림 라인으로부터 분리 배치된 분리 라인을 포함한다. 분리 라인은 반도체 제조 공정 중에서, 메인 스트림 라인의 오염을 일으킬 수 있는, 오염을 일으키는 재료가 웨이퍼의 표면상에 나타나는 오염을 포함하는 반도체 제조 공정을 위해 제공되고, 분리 라인에서 웨이퍼의 표면으로부터 오염을 일으키는 재료가 제거되도록 처리한 후에, 웨이퍼는 분리 라인으로부터 메인 스트림 라인으로 복귀된다.
Description
본 발명은 반도체 제조 라인에 관한 것으로, 특히, 오염 방지 기능을 갖는 반도체 제조 라인에 관한 것이다.
종래의 반도체 제조 라인은 동일한 장치가 동일한 공정들을 위해 공통 이용되어 장치의 수를 감소시키는 장치 집중 레이아웃 형태(jop shop)와, 장치들이 반도체 제조 공정의 순서로 배치되어 심지어 동일한 공정들을 위해 각각 제공되는 장치 분배 레이아웃 형태(flow shop)로 분리된다.
도1은 제조 라인의 장치 집중 레이아웃 형태의 한 예를 도시한다. 도시된 것 처럼, 장치 집중 레이아웃 형태는 리소그래피, 막 형성(1), 막 형성(2), 이온 주입, CVD, 확산, 크리닝 및 건식 에칭의 공정들을 포함한다. 오염을 일으킬 수 있는 재료에 대한 장치는 해칭 형태로 나타내고, 오염을 일으킬 수 있는 다른 재료에 대한 장치는 블랙형으로 나타내며, 공통 장치가 이용 가능한 부분은 '공통(common)'으로 나타낸다. 즉, 리소그래피 공정과 이온 주입 공정은 공통으로 이용된다. 이러한 장치 집중 레이아웃 형태에서, 장치가 배치되는 동일한 종류의 공정에 대한 구획(bay)이 형성되고, 공통 캐리어, 즉 카세트 및 전달 메커니즘을 이용하는 구획들 사이에 웨이퍼가 전달된다. 따라서, 크로스 오염(cross-contamination)을 초래하기 쉽다.
도2는 제조 라인의 장치 분배 레이아웃 형태의 예를 도시한다. 오염을 일으킬 수 있는 재료에 대한 장치는 해칭 형태로 나타낸다. 이러한 장치 분배 레이아웃 형태는 베이스(1), 베이스(2), 게이트, 게이트 배선, 확산 영역, 층간막(interlayer film), 접촉부, 층간막, 캐패시터, 층간막, 배선, 층간막, 배선 및 상층 부분(upper part)을 포함한다. 이러한 장치 분배 레이아웃 형태에서, 각각의 공정 유닛에 대해 구획이 형성되고, 장치들이 거의 공정 순서로 배치된다. 따라서, 비록, 장치 집중 레이아웃 형태가 행하는 크로스-오염을 일으키지 않지만, 장치의 수가 그만큼 증가된다.
상술한 제조 라인들 중 임의의 한 라인에서, 반도체 장치를 제조하는 공정의 오염을 방지하는 것은 중요하다. 종래의 기술에 있어 오염에 대한 방지는 다음과 같다.
오염을 일으키는 재료에 대한 막-형성/처리 장치가 도1 및 도2에 도시된 것 처럼 반도체 장치 제조 라인에 배치될 때, 오염 발생의 상태는 오염을 일으키는 재료에 대한 막-형성/처리 장치의 내측 및 외측이 모니터된다. 오염이 발생하면, 오염에 대한 방지, 즉 장치의 변경 및 전달 메커니즘과 오염 제거 공정의 부가가 취해진다(제 1 종래 기술).
또한, 오염을 일으키는 재료에 대한 막-형성/처리 장치가 반도체 제조 라인에 배치될 때, 반도체 제조의 나중의 공정들 중 배선 공정으로부터의 오염(Al, Cu 등)이, 지금까지 주로 고려되었다. 그러나, 오염을 일으키는 재료에 의해 야기되는 오염은 심지어 여러 실리사이드가 게이트 배선을 위해 이용되는 이전의 처리에서도 발생할 수 있는 가능성이 있다. 이와 같은 경우에, 오염의 낮은 레벨을 유지하기 위하여, 제조 공정에서 여러 단으로 라인을 분리하는 방법이 취해진다(제 2 종래 기술). 도3은 반도체 제조 공정에서 두 개의 라인, 즉 배선 공정 이전의 한 라인(전단 라인)과 배선 공정 이후의 한 라인(후단 라인)으로 분리되는 예를 도시한다. 따라서, 반도체 제조 공정에 따라, 이전-배선 공정을 오염시키는 배선 재료를 피하기 위하여, 배선 공전 이전 및 이후 공정을 위해 상이한 라인이 제공될 수 있다.
상술한 반도체 제조 라인에서, 구획들 또는 장치들 사이에 웨이퍼가 수송된다. 이는 캐리어(카세트) 상에 웨이퍼를 전달하는 것을 수행한다. 도4는 반도체 제조 장치에서 캐리어를 이용하는 종래의 방법의 예를 도시한다. 캐리어를 사용하는 방법에서, 카세트(4a)에 장착된 웨이퍼(55)가 장치(50)의 웨이퍼 배출 측에서 배출된 이후에, 카세트(54)는 웨이퍼 장착 측으로 이동되어 배치된다. 이러한 공정이 완료된 이후에, 웨이퍼(55)는 동일한 카세트(54)에 장착되고, 그후에 다음 공정으로 진행한다. 또한, 웨이퍼(55)가 처리되는 동안, 카세트(54)는 크리닝 처리되어 장착 측에 배치될 수 있다.
제 1 종래 기술에서 오염을 방지하기 위한 종래의 방법에서, 오염을 일으키는 재료를 처리하는 막-형성/처리를 위한 장치는 라인에 존재한다. 따라서, 오염이 어떤 부분(웨이퍼의 전면 및 배면, 캐리어, 전달 메커니즘 등)에 부착되는 가능성을 제로로 감소시키는 것은 불가능하고, 그로 인해, 라인-오염을 일으키는데, 즉 오염 발생 위험이 항상 잠재되어 있다. 또한, 특정 장치의 내측 및 외측 오염을 항상 모니터할 필요가 있기 때문에, 오염 제어가 복잡하게 되는 문제가 있다.
제 2 종래의 기술에서 오염을 방지하기 위한 종래의 방법에서, 오염의 낮은 레벨을 유지하기 위해서는 제조 공정에서 라인을 훨씬 많은 단으로 분리할 필요가 있다. 즉, 도3에서 2-단 분리의 경우에, 마지막의 절반 라인에서, 여러 오염들이 쉽게 혼합되기 때문에, 라인의 오염 레벨을 증가시킨다. 또한, 라인을 2 이상의 단으로 분리할 때, 리소그래피와 같은 장치가 각각의 라인에 제공되어야하기 때문에, 라인의 장치 비용을 증가시키는 문제가 있다.
또한, 캐리어를 사용하는 종래의 방법에서, 오염을 일으키는 재료가 카세트에 부착될 때, 카세트에서 웨이퍼로 오염이 발생한다. 심지어 카세트가 그러한 공정 동안에 크리닝 처리될 때도, 만일, 오염을 일으키는 재료를 나타내는 공정과 오염을 일으키는 재료를 나타내지 않는 공정을 위해 카세트들이 개별적으로 이용되지 않는다면, 카세트를 통해 전달되는 오염의 가능성을 제거할 수 없다. 또한, 심지어, 카세트 크리닝에서도, 모든 공정에서 카세트를 크리닝하기 어렵다.
따라서, 상술한 종래의 기술에서, 오염을 일으키는 재료를 막-형성/처리를 위한 공정의 분리/격리를 충분히 실행하지 못한다.
따라서, 본 발명의 목적은 오염을 일으키는 재료를 완전히 제거할 수 있는 반도체 제조 라인을 제공하는 것이다.
본 발명의 다른 목적은 오염을 일으키는 재료를 방지하는 웨이퍼를 전달할 수 있는 웨이퍼 전달 메커니즘을 제공하는 것이다.
본 발명에 따라, 반도체 장치를 제조하기 위한 반도체 제조 라인은,
반도체 장치를 제조하는 반도체 제조 공정을 실행하기 위한 메인 스트림 라인과,
반도체 제조 라인에서 메인 스트림 라인으로부터 분리 배치된 분리 라인을 포함하고,
분리 라인은 반도체 제조 공정 중에서, 메인 스트림 라인의 오염을 일으킬 수 있는, 오염을 일으키는 재료가 웨이퍼의 표면상에 나타나는 오염을 포함하는 반도체 제조 공정을 위해 제공되고, 분리 라인에서 웨이퍼의 표면으로부터 오염을 일으키는 재료가 제거되도록 처리한 후에, 웨이퍼는 분리 라인으로부터 메인 스트림 라인으로 복귀된다.
본 발명의 다른 관점에 따라, 반도체 제조 공정에서 웨이퍼를 전송하기 위한웨이퍼 전달 메커니즘은,
웨이퍼 처리 이전에 이용되는 전-처리 카세트와,
웨이퍼 처리 이후에 이용되는 후-처리 카세트를 포함한다.
도1은 종래의 반도체 제조 라인을 도시한 도면.
도2는 종래의 다른 반도체 제조 라인을 도시한 도면.
도3은 반도체 제조 라인에서 오염을 방지하기 위한 종래의 방법을 도시한 도면.
도4는 반도체 제조 라인에서 웨이퍼를 전달하는 종래의 방법을 도시한 도면.
도5는 본 발명에 따른 제 1 양호한 실시예에서 반도체 제조 라인을 도시한 도면.
도6은 본 발명에 따른 제 2 양호한 실시예에서 반도체 제조 라인을 도시한 도면.
도7은 본 발명에 따른 제 1 양호한 실시예에서 웨이퍼 전달 메커니즘을 도시한 도면.
도8은 본 발명에 따른 제 2 양호한 실시예에서 웨이퍼 전달 메커니즘을 도시한 도면.
도9는 본 발명에 따른 제 3 양호한 실시예에서 웨이퍼 전달 메커니즘을 도시한 도면.
도10은 제 1 실시예에서 릴레이 웨이퍼 지지물을 이용하는 웨이퍼 전달 메커니즘의 상세히 도시한 도면.
도11 내지 도16은 본 발명에 따라 반도체 제조 라인의 분리 라인에서 실제로 처리되는 공정들을 도시한 공정-흐름 블록도.
*도면의 주요 부분에 대한 부호의 간단한 설명*
1...메인 스트림 라인 2...웨이퍼 전송 메커니즘
3...분리 라인 5...웨이퍼
4a...메인 스트림 라인 카세트 4b...분리 라인 카세트
6...릴레이 웨이퍼 지지물 10...웨이퍼 전달 공통부
본 발명에 따른 양호한 실시예들을 도면을 참조하여 설명한다.
도5는 본 발명에 따른 제 1 양호한 실시예에서 반도체 제조 라인을 도시한다. 반도체 제조 라인은 정상 반도체 제조 공정을 실행하는 메인 스트림 라인(1), 메인 스트림 라인(1)으로부터 분리되어 오염을 일으키는 재료를 위한 반도체 제조 공정을 실행하는 분리 라인(3)과, 메인 스트림 라인(1)과 분리 라인(3) 사이에 웨이퍼(5)를 전송하는 웨이퍼 전송 메커니즘(2)으로 구성된다. 본 실시예에서, 하나는 오염을 일으키는 재료의 수로 취해지고, 다른 하나는 분리 라인의 수를 취한다. 웨이퍼(5)를 전달하는 카세트로서, 메인 스트림 라인 카세트(4a)와 분리 라인 카세트(4b)가 제공된다. 또한, 웨이퍼(5)가 오염되는 것으로부터 카세트를 보호하기 위하여, 메인 스트림 라인 카세트(4a)로부터 분리 라인 카세트(4b)까지 전송시키는 릴레이 웨이퍼 지지물(6)을 이용할 수 있다. 분리 라인(3)으로 전달된 웨이퍼(5)는 분리 라인(3)에 배치된 장치(7, 8 및 9)에서 처리된다. 장치(7, 8)가 재료를 이용하는 개별 처리를 실행하는 반면에, 장치(9)는 분리 라인(3)에서 최종-단 처리를 실행하고, 개별 처리를 통해 처리되는 웨이퍼가 함께 처리되는 공통 장치가 된다. 또한, 웨이퍼 전달 공통부(10)는 장치(9)에서 처리되는 웨이퍼(5)가 전송되는 공통 부분이 된다.
도5를 참조하면, 본 실시예에서 카세트 및 웨이퍼의 흐름을 아래에 설명한다. 코드(A 내지 I)는 웨이퍼 및 카세트가 전송되는 방향을 나타낸다. 우선, 메인 스트림 라인(1)에서, 메인 스트림 라인 카세트(4a)와 메인 스트림 라인 카세트(4a)에 장착된 웨이퍼(5)는 함께 A 방향으로 웨이퍼 전달 메커니즘(2)에 전달된다. 웨이퍼 전달 메커니즘(2)에서, 메인 스트림 라인 카세트(4a)와 웨이퍼(5)를 분리한 이후에, 웨이퍼(5)는 B 방향으로 릴레이 웨이퍼 지지물(6)에 전달되고, 또한, 이미 설정된 C 방향으로 릴레이 웨이퍼 지지물(6)에서 분리 라인 카세트(4b)로 전달된다. 분리 라인 카세트(4b)에 전달된 웨이퍼(5)는 D 방향으로 장치(7)에 전달되어 내부에서 처리되며, 또한, E 방향으로 장치(7)에 전달되어 내부에서 처리된다. 장치(7, 8)는 오염을 일으키는 재료를 이용하는 개별-처리 장치이다. 장치(8)에서 처리된 웨이퍼(5)는 F 방향으로 장치(9)에 전달되어, 장치(9)에서 막-형성 및 크리닝 처리와 같은 공통 처리로 처리된다. 장치(9)에서 최종 처리가 완료된 이후에, 분리 라인 카세트(4b) 및 웨이퍼(5)는 분리된다. 분리된 웨이퍼(5)는 G 방향으로 웨이퍼 전달 공통부(10)에 전달되고, J, K 방향으로 이동 설정된 메인 스트림 라인 카세트(4a)에 장전된다. 그 이후에, H 방향으로 웨이퍼 전달 메커니즘(2)으로 이동되고, I 방향으로 메인 스트림 라인(1)으로 복귀된다.
다른 한편, 장치(9)에서 최종 처리를 완료한 이후에 분리된 분리 라인 카세트(4b)는 다음 웨이퍼를 장착하기 위해 설정되는 L 방향으로 웨이퍼 전달 메커니즘(2)으로 이동된다.
도6은 본 발명에 따른 제 2 양호한 실시예에서 반도체 제조 라인을 도시한다. 이러한 반도체 제조 라인은 오염을 일으키는 재료의 수가 많은 경우에 제공되는데, 그로 인해, 오염을 일으키는 재료를 이용하는 여러 각각의 라인들이 분리 라인(3)에 제공된다. 메인 스트림 라인(1)에서 메인 스트림 라인 카세트(4a) 및 웨이퍼(5)는 A 방향으로 웨이퍼 전달 메커니즘(2)에 전달된다. 웨이퍼 전달 메커니즘(2)에 의해 메인 스트림 라인 카세트(4a)와 웨이퍼(5)를 분리한 이후에, 웨이퍼(5)는 분리 라인 카세트(4b)에 장착되고, D 방향으로 분리 라인(3)에 전달되며, 각각의 라인(a-d)에서 오염을 일으키는 재료를 이용하는 각각의 처리를 통해 분리 라인(3)에서 처리되고, F 방향으로 장치(9)에 전달되며, 내부에서 공통 처리를 통해 처리된다. 공통 처리가 완료된 이후에, 웨이퍼(5)와 분리 라인 카세트(4b)를 분리시켜, 웨이퍼(5)는 웨이퍼 전달 공통부(10)에 전달되고, 이전에 설정된 메인 스트림 라인 카세트(4a)에 장착된다. 그후, 웨이퍼(4a) 및 메인 스트림 카세트(4a)는 H 방향으로 웨이퍼 전달 메커니즘(2)으로 이동되고, 또한, I 방향으로 메인 스트림 라인(1)으로 복귀된다.
도5 및 도6을 참조하여 설명한 것 처럼, 본 발명에서, 분리 라인(3)은 반도체 제조 라인에 제공되고, 막-형성 처리 또는 라인에 대한 오염을 일으키는 재료, 즉 Co, Pt, Ir 등의 처리는 메인 스트림 라인(1)으로부터 분리된 분리 라인(3)에서 실행된다. 웨이퍼 상에 오염을 일으키는 재료를 막으로 커버하거나, 분리 라인(3)에서 처리의 최종 단에서 그 재료를 크리닝 처리하여 웨이퍼의 표면으로부터 오염을 일으키는 재료를 제거한 이후에, 웨이퍼(5)는 메인 스트림 라인(1)으로 복귀된다. 여기서, 분리 라인(3)은 도5에 도시된 것과 같이 하나로 될 수 있거나, 각각 오염을 일으키는 재료에 대해 각각의 라인(a-d)을 가질 수 있다. 후자의 경우에, 웨이퍼(5)는 각각의 라인(a-d)의 각각의 내부에만 이용되고, 외측에서 이용되지 않음을 주목한다.
도7은 제 1 양호한 실시예에서 웨이퍼 전달 메커니즘을 도시한 투시도이다. 웨이퍼 전달 메커니즘(2)으로서, 메인 스트림 라인 카세트(4a)에서 릴레이 웨이퍼 지지물(6)로 웨이퍼(5)를 전달하는데 전달 로봇(11a)이 이용되고, 릴레이 웨이퍼 지지물(6)에서 분리 라인 카세트(4b)로 웨이퍼(5)를 전달하는데 전달 로봇(11b)이 이용된다. 전달 로봇(11a, 11b)에는 아암(arms)(11a' 및 11b')이 각각 제공되고, 좌우 아암(11a' 및 11b')을 이동시켜 웨이퍼(5)를 전달한다. 그들을 위한 조정 방법으로서, 공지된 기술을 이용하여 아암(11a, 11b)을 갖는 전달 로봇(11a, 11b)을 동작시킨다. 여기서, 전달 로봇(11a, 11b)은 메인 스트림 라인(1)과 분리 라인(3) 사이의 전달을 실행하는데, 그들 자신들은 오염을 초래할 수 있다. 이는 그들에 부착된 입자 등에 의해 야기된 오염이 될 수 있다. 이 경우에, 전달 로봇(11a, 11b)을 수시로 크리닝 처리를 해야 한다. 분리 라인(3)에 대한 웨이퍼의 IN 및 OUT는 도7에 도시된 화살표로 나타내었다. 즉, 본 실시예에서, 분리 라인(3)에 들어오는 IN 측은 분리 라인(3)으로부터 나가는 OUT측과 동일한 측면에 위치한다.
도8은 제 2 양호한 실시예에서 웨이퍼 전달 메커니즘을 도시한 투시도이다. 웨이퍼 전달 메커니즘(2)으로서, 전달 로봇(11c, 11d)이 이용된다. 우선, 전달 로봇(11c)을 이용하면, 웨이퍼(5)는 메인 스트림 라인 카세트(4a)에서 분리 라인 카세트(4b)로 전달되고, 분리 라인(3)에서 막-형성 및 크리닝 처리된다. 다음, 전달로봇(11d)을 이용하면, 웨이퍼(5)는 분리 라인 카세트(4b)에서 메인 스트림 라인 카세트(4a)로 전달된다. 분리-라인 카세트(4b)는 생략될 수 있는데, 그 이유는 분리 라인(3)에서 웨이퍼가 크리닝 처리되기 때문이다. 즉, 분리 라인(3)에 들어오는 IN 측은 분리 라인(3)으로부터 나가는 OUT측과 반대 측면에 위치한다.
도9는 제 3 양호한 실시예에서 웨이퍼 전달 메커니즘을 도시한 투시도이다. 본 실시예에서, 도7에서의 제 1 실시예와 마찬가지로, IN 측은 OUT 측과 동일한 측면에 위치한다. 웨이퍼 전달 메커니즘(2)으로서, 단일 전달 로봇(11e)이 이용된다. 전달 로봇(11e)에는 두 개의 아암(11e', 11e'')이 제공된다, 아암(11e')은 분리 라인(3)으로의 IN에 이용되고, 아암(11e'')은 분리 라인(3)으로부터의 OUT에 이용된다. 따라서, IN 측은 OUT 측과 동일한 측면에 위치한다.
도10은 도7의 제 1 실시예에서 릴레이 웨이퍼 지지물(6)을 이용하는 웨이퍼 전달 메커니즘(2)의 상세한 투시도를 도시한다. 도10에서 절차(a·g)를 이용하면, 웨이퍼(5)는 메인 스트림 카세트(4a)에서 분리 라인 카세트(4b)로 전달된다. 우선, 도10의 (a)에서, 웨이퍼(5)는 메인 스트림 라인 카세트(4a)에 장착된다. 도10b에서, 웨이퍼(5)는 웨이퍼 푸시-업(12)에 의해 아래로부터 위로 이동된다. 도10c에 도시된 것 처럼, 위로 이동된 웨이퍼(5)는 웨이퍼 척(wafer chuck)(13)에 의해 맞물리게 되어 도10의 (d)에 도시된 것 처럼 릴레이 웨이퍼 지지물(6)에 장착된다. 그후, 웨이퍼(5)는 도10의 (e)에 도시된 것 처럼 웨이퍼 척(14)에 의해 맞물리게 되고, 도10f에 도시된 것 처럼 분리 라인 카세트(4b)의 웨이퍼 지지물(15)에 놓이게 된다. 상술된 바와 같이 동작하면, 웨이퍼(5)는 분리 라인 카세트(4b)에 장착될 수 있다. 릴레이 웨이퍼 지지물(6)은, 도10에 도시되어 있지 않지만, 웨이퍼(5)를 전달하는데 이용된 전달 로봇으로 야기되는 오염을 방지하기 위하여 제공된다.
도5 내지 도10을 참조하여 설명한 것 처럼, 오염을 방지하기 위한 분리 라인(3)에서, '메인 스트림 라인-분리 라인 웨이퍼 전달 메커니즘'은 분리 라인(3)내의 오염이 메인 스트림 라인(1)에 유도되지 않도록 메인 스트림 라인(1)과 분리 라인(3) 사이에 제공된다. 웨이퍼(5)는 '메인 스트림 라인-분리 라인 웨이퍼 전달 메커니즘'의 장착 측에 설정된 메인 스트림 라인 카세트(4b)에 메인 스트림 라인(1)으로부터 전달되고, 또한, 그로부터 전달 로봇(11)에 의해 분리 라인 카세트(4b)로 전달된다. 이 경우에, 상술한 것 처럼, 전달 릴레이 웨이퍼 지지물(6)은 전달 로봇(11)을 통해 메인 스트림 라인 카세트(4a)를 오염을 방지하기 위해 이용될 수 있다. 분리 라인 카세트(4b)에 전달된 웨이퍼(5)는 분리 라인(3)을 위한 캐리어 메커니즘에 의해 타겟 처리 장치로 이송되고, 분리 라인(3)에서 막-형성 및 처리와 같은 공정을 통해 처리된다. 최종 단의 공정에서 막-커버 또는 크리닝을 실행하는 장치에서, 웨이퍼(5)는 메인 스트림 라인 카세트(4a)에 전달된다. 그 이후에, 장치에 장착된 이후에 이용되는 분리 라인 카세트(4b)는 '메인 스트림 라인-분리 라인 웨이퍼 전달 메커니즘'의 측면상의 분리 라인(3)의 웨이퍼 수신 포트에 복귀된다.
또한, 최종 단의 공정에서 막-형성 또는 크리닝 장치의 웨이퍼 추출 측면은 분리 라인(3)으로부터 완전히 분리되고, 메인 스트림 라인(1)과 같은 낮은 오염 상태가 유지된다. 웨이퍼(5)는, '메인 스트림 라인-분리 라인 웨이퍼 전달 메커니즘'에서, 웨이퍼 송출 측면과 직접 웨이퍼 추출 측면을 메인 스트림 라인(1)에 접속시키거나 메인 스트림 라인(1)의 것과 동일한 깨끗함을 갖는 캐리어를 통해 메인 스트림 라인 카세트(4a)로 복귀될 수 있다. 그후, 웨이퍼(5)가 메인 스트림 라인(1)에 복귀되면, 공정이 진행된다. 반면에, 웨이퍼 전달 공정 중 어떤 한 부분 또는 여러 부분에서, 카세트가 크리닝될 수 있다.
또한, 비록, 메인 스트림 라인(1)과 분리 라인(3) 사이의 위치 관계가 상술한 것 처럼 수평으로 될 수 있기 때문에, 웨이퍼(5)는 웨이퍼를 수직으로 전달하기 위하여 메인 스트림 라인(1) 아래에 분리 라인(3)을 배치할 때 단순한 전달 로봇만을 이용하여 전달될 수 있다.
도11 내지 도16을 참조하여, 분리 라인(3)에서 실행되는 실제의 처리를 아래에 설명한다. 도11 내지 도16에 이용된 숫자는 처리의 순서를 나타낸다.
도11은 CMP 장치가 이용된 예를 도시한다. CMP에 설정된 재료는 층간 유전체 막 이다. 회피하기 위한 오염은 재료 자체와 슬러리와 슬러리 용액에 포함된 금속 오염(K, Na 등)에 의한 오염이다. 도시된 것 처럼, 분리 라인에서, 웨이퍼가 전달된 이후에, CMP 처리 및 이전-크리닝(post-cleaning)[백 페이스 크리닝(cleaning of back face)]이 실행된다. 최종적으로, 웨이퍼는 메인 스트림 라인으로 복귀된다.
도12는 CMP 장치가 이용되는 예를 도시한다. CMP에 결정된 재료는 예를 들어 Cu, Al, W 등과 같은 금속 배선에 이용되는 재료이다. 회피하기 위한 오염은 재료 자체 및 슬러리와, 슬러리 용액에 포함된 금속 오염이다. 웨이퍼가 전달된 이후에, 분리 라인에서, 배선 재료의 막-형성, CMP, CMP이후의 크리닝, 층간 유전체 막의 형성, 레지스트 코팅, 리소그래피, 층간 유전체 막의 건식 에칭, 레지스트 제거, 방해막/층간 유전체 막의 형성과, 백 페이스의 크리닝을 실행한다. 최종적으로, 웨이퍼는 메인 스트림 라인으로 복귀된다. 처리된 웨이퍼는 CMP가 블럭으로 전달된 이후에 크리닝으로부터 복귀될 수 있다.
도13은 실리사이드 배선이 형성되는 예를 도시한다. 이용된 실리사이드 재료는 Co, Ti, Ni 이다. 본 예에서, 분리 라인은 각각의 재료의 개별 라인들을 갖는다. 재료의 상호 작용이 약간 존재한다면, 공정들은 공통 이용으로 될 수 있다. 웨이퍼가 전달된 이후에, 실리사이드막의 형성, 어니일링, 습식 에칭 및, 어니일링을 실행한다. 그후, 층간 유전체 막(백 페이스를 갖는)의 형성 이후에 백 페이스 에칭 및 크리닝과 층간 유전체 막(백 페이스를 갖지 않는)의 형성 이후에 백 페이스 크리닝으로 분리하면, 최종적으로 웨이퍼는 메인 스트림 라인에 함께 복귀된다.
도14는 실리사이드 배선 상의 접촉부가 형성된 예를 도시한다. 이용된 실리사이드 재료는 Co, Ti, Ni 이다. 웨이퍼 전달 이후에, 층간 유전체 막의 건식 에칭, 레지스트 제거 및 크리닝이 실행된다. 그후에, 재료막(백 페이스를 갖는)의 매립 형성 이후에 백 페이스 에칭 및 크리닝과 재료막(백 페이스가 없는)을 매립하는 형성 이후에 백 페이스 크리닝으로 분리하면, 최종적으로 웨이퍼는 메인 스트림 라인에 함께 복귀된다.
도15 및 도16은 캐패시터 형성 공정의 예를 도시한다. 높은 유전율을 갖는 막에 이용되는 용량성 유전체 재료는 Ta, BST(Ba, Sr, Ti)이고, 강유전체 막에 이용되는 용량성 재료는 PZT(Pb, Zr, TI), SBT)(Sr, Bi, Ta) 등이다. 또한, 이용된 전극 재료는 Ru, Pt, Ir, 폴리-Si 등이다.
도15는 캐패시터 형성 공정내의 전극이 비오염 물질(폴리-Si 등)로 구성된 예를 도시한다. 웨이퍼 전송 이후에, 오염 용량성 유전체 막의 형성, 크리닝(장치 1), 어니일링, 방해막 및 비오염 전극 재료 막 형성, 백 페이스의 에칭, 크리닝, 레지스트 코팅, 리소그래픽, 건식 에칭, 레지스트 제거, 크리닝(장치 2) 및, 층간 유전체 막의 형성이 실행된다. 최종적으로, 웨이퍼는 메인 스트림 라인으로 복귀된다.
도16은 캐패시터 형성 공정에서 전극이 오염 재료(Ru, Pt, Ir 등)로 구성된 예를 도시한다. 웨이퍼의 전달이 완료된 이후에, 상부 전극 재료막의 형성, 크리닝(장치 1), 오염 용량성 유전체 막의 형성, 크리닝, 낮은 전극 재료막의 형성, 백 스페이스의 에칭, 크리닝 레지스트 코팅, 리소그래피, 건식 에칭, 레지스트 제거, 크리닝 층간 유전체 막의 형성, 크리닝, 배선 재료막 형성되고, 백 페이스의 크리닝이 실행된다. 최종적으로 웨이퍼가 메인 스트림 라인으로 복귀된다.
비록, 본 발명은 완벽하고 명료한 설명으로 특정 실시예에 대해서 설명하였지만, 첨부된 특허 청구 범위는 그에 한정하지 않고, 설명된 기본적인 범주 내에서 본 기술 분야에 숙련된 사람들에 의해 모든 변경안 및 수정안이 있을 수 있다.
본 발명에서, 오염을 일으키는 재료의 막-형성 및 처리는 분리 라인에서 실행되고, 처리 이후에, 웨이퍼 표면에 나타나는 오염을 일으키는 재료는 막으로 커버되고, 선택적으로 더 크리닝 처리되며, 그후에, 웨이퍼를 메인 스트림 라인에 복귀시킨다. 따라서, 오염을 일으키는 재료는 메인 스트림 라인에서 다른 공정에서 처리된 웨이퍼를 오염시키지 않고, 그로 인해, 오염을 방지한다. 따라서, 반도체 장치를 제조하기 위해 이용되고, 반도체 장치의 다른 부분에 나뿐 영향을 줄 수 있는 재료는 반도체 제조 라인에서 반도체 장치에 오염되는 것을 완벽하게 그리고 단순하게 방지할 수 있다. 그래서, 장치에 대한 과다한 투자 비용을 절감할 수 있다.
또한, 본 발명은 메인 스트림 라인과 분리 라인 사이에 웨이퍼 전달 메커니즘을 제공하여 오염을 일으키는 재료 분리 라인과 반도체 제조 라인에 대해 오염의 전달을 방지할 수 있다. 즉, 오염을 일으키는 재료에 관련된 공정이 분리 라인에서 실행되기 때문에, 최종 단에서 막 커버 및 크리닝의 공정을 제외한 분리 라인은 관련된 오염을 일으키는 재료에 대해 어떤 특정한 고려를 요하지 않는다. 그래서, 캐리어를 통한 오염은 쉽고 단순하게 방지될 수 있다.
Claims (11)
- 반도체 장치를 제조하기 위한 반도체 제조 라인에 있어서,상기 반도체 장치를 제조하는 반도체 제조 공정을 실행하기 위한 메인 스트림 라인과,상기 반도체 제조 라인에서 상기 메인 스트림 라인으로부터 분리 배치된 분리 라인을 포함하고,상기 분리 라인은 상기 반도체 제조 공정 중에서, 상기 메인 스트림 라인의 오염을 일으킬 수 있는, 오염을 일으키는 재료가 웨이퍼의 표면 상에 나타나는 오염을 포함하는 반도체 제조 공정을 위해 제공되고, 상기 분리 라인에서 상기 웨이퍼의 표면으로부터 상기 오염을 일으키는 재료가 제거되도록 처리한 후에, 상기 웨이퍼는 상기 분리 라인으로부터 상기 메인 스트림 라인으로 복귀되는, 반도체 제조 라인.
- 제 1 항에 있어서,상기 분리 라인은 상기 오염을 일으키는 재료를 개별적으로 처리하는 개별 라인과 상기 오염을 일으키는 재료를 한번에 처리하는 공통 라인을 포함하는, 반도체 제조 라인.
- 제 1 항에 있어서,상기 오염을 포함하는 반도체 제조 공정은 막-형성, 처리, 막-커버링 및 크리닝의 공정을 포함하는, 반도체 제조 라인.
- 제 3 항에 있어서,상기 막-형성 및 처리 공정은 상기 개별 라인에서 수행되는, 반도체 제조 라인.
- 제 3 항에 있어서,상기 막-커버링 및 크리닝 공정은 상기 공통 라인에서 수행되는, 반도체 제조 라인.
- 제 1 항에 있어서,상기 메인 스트림 라인은 상기 웨이퍼를 장착하는 메인 스트림 라인 카세트를 이용하고, 상기 분리 라인은 상기 웨이퍼를 장착하는 분리-라인 카세트를 이용하는, 반도체 제조 라인.
- 제 6 항에 있어서,상기 웨이퍼는 아암을 갖는 전달 로봇에 의해 상기 메인 스트림 라인 카세트와 상기 분리-라인 카세트 사이에 전달되는, 반도체 제조 라인.
- 제 6 항에 있어서,상기 웨이퍼를 장착하는 릴레이 웨이퍼 지지물은 상기 전달 로봇을 통해 상기 메인 스트림 라인 카세트를 오염시키지 않기 위해 상기 메인 스트림 라인 카세트와 상기 분리 라인 카세트 사이에 배치되는, 반도체 제조 라인.
- 제 8 항에 있어서,상기 웨이퍼는 아암을 갖는 제 1 전달 로봇에 의해 상기 메인 스트림 라인 카세트와 상기 릴레이 웨이퍼 지지물 사이에 전달되고, 상기 웨이퍼는 아암을 갖는 제 2 전달 로봇에 의해 상기 릴레이 웨이퍼 지지물과 상기 분리 라인 카세트 사이에 전달되는, 반도체 제조 라인.
- 제 1 항에 있어서,상기 분리 라인은 상기 메인 스트림 라인에 수평으로 배치되는, 반도체 제조 라인.
- 제 1 항에 있어서,상기 분리 라인은 상기 메인 스트림 라인에 수직으로 배치되는 반도체 제조 라인.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP98-086199 | 1998-03-31 | ||
| JP08619998A JP3196719B2 (ja) | 1998-03-31 | 1998-03-31 | 汚染防御用隔離ラインを有する半導体製造ライン、ウエハ搬送機構および半導体の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990078434A KR19990078434A (ko) | 1999-10-25 |
| KR100319998B1 true KR100319998B1 (ko) | 2002-01-10 |
Family
ID=13880121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990011155A KR100319998B1 (ko) | 1998-03-31 | 1999-03-31 | 오염 방지 기능을 갖는 반도체 제조 라인 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6322597B1 (ko) |
| EP (1) | EP0948031A3 (ko) |
| JP (1) | JP3196719B2 (ko) |
| KR (1) | KR100319998B1 (ko) |
| TW (1) | TW505970B (ko) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69940074D1 (de) | 1998-09-14 | 2009-01-22 | Panasonic Corp | Verfahren zur herstellung einer halbleitervorrichtung |
| JP4060526B2 (ja) * | 2000-12-13 | 2008-03-12 | 株式会社日立国際電気 | 半導体装置の製造方法 |
| JP2002289671A (ja) | 2001-03-28 | 2002-10-04 | Toshiba Corp | 半導体製造装置及び半導体装置の製造システム |
| JP2003297848A (ja) | 2002-04-01 | 2003-10-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2004103761A (ja) | 2002-09-09 | 2004-04-02 | Renesas Technology Corp | 半導体装置製造ライン |
| TW200525601A (en) * | 2004-01-07 | 2005-08-01 | Trecenti Technologies Inc | Semiconductor manufacturing system, work manufacturing system, and conveyance system |
| US9457442B2 (en) * | 2005-06-18 | 2016-10-04 | Futrfab, Inc. | Method and apparatus to support process tool modules in a cleanspace fabricator |
| US9159592B2 (en) | 2005-06-18 | 2015-10-13 | Futrfab, Inc. | Method and apparatus for an automated tool handling system for a multilevel cleanspace fabricator |
| US9339900B2 (en) | 2005-08-18 | 2016-05-17 | Futrfab, Inc. | Apparatus to support a cleanspace fabricator |
| US7513822B2 (en) | 2005-06-18 | 2009-04-07 | Flitsch Frederick A | Method and apparatus for a cleanspace fabricator |
| US9059227B2 (en) | 2005-06-18 | 2015-06-16 | Futrfab, Inc. | Methods and apparatus for vertically orienting substrate processing tools in a clean space |
| US11024527B2 (en) | 2005-06-18 | 2021-06-01 | Frederick A. Flitsch | Methods and apparatus for novel fabricators with Cleanspace |
| US10627809B2 (en) | 2005-06-18 | 2020-04-21 | Frederick A. Flitsch | Multilevel fabricators |
| US10651063B2 (en) | 2005-06-18 | 2020-05-12 | Frederick A. Flitsch | Methods of prototyping and manufacturing with cleanspace fabricators |
| US7467024B2 (en) * | 2005-08-26 | 2008-12-16 | Flitsch Frederick A | Method and apparatus for an elevator system for a multilevel cleanspace fabricator |
| WO2007035423A2 (en) | 2005-09-18 | 2007-03-29 | Flitsch Frederick A | Method and apparatus for vertically orienting substrate processing tools in a clean space |
| JP2007317944A (ja) * | 2006-05-26 | 2007-12-06 | Toshiba Corp | 局所クリーン化ロボット搬送工場及びロボット搬送式製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970018341A (ko) * | 1995-09-21 | 1997-04-30 | 나까지마 사다키찌 | 반도체용 실리콘 웨이퍼의 전송장치 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2951708A1 (de) | 1979-12-19 | 1981-07-02 | Schering Ag Berlin Und Bergkamen, 1000 Berlin | Verfahren und vorrichtung zur automatischen regelung von teilstromstaerken eines gleichrichters |
| US4433951A (en) | 1981-02-13 | 1984-02-28 | Lam Research Corporation | Modular loadlock |
| US4861222A (en) * | 1984-03-09 | 1989-08-29 | Tegal Corporation | Cassette elevator for use in a modular article processing machine |
| US4722659A (en) * | 1986-05-16 | 1988-02-02 | Thermco Systems, Inc. | Semiconductor wafer carrier transport apparatus |
| JPH01102842A (ja) * | 1987-10-14 | 1989-04-20 | Shimadzu Corp | イオン注入装置用エンドステーション |
| US5161233A (en) | 1988-05-17 | 1992-11-03 | Dai Nippon Printing Co., Ltd. | Method for recording and reproducing information, apparatus therefor and recording medium |
| US5404894A (en) * | 1992-05-20 | 1995-04-11 | Tokyo Electron Kabushiki Kaisha | Conveyor apparatus |
| US5366670A (en) | 1993-05-20 | 1994-11-22 | Giner, Inc. | Method of imparting corrosion resistance to reinforcing steel in concrete structures |
| US6728113B1 (en) | 1993-06-24 | 2004-04-27 | Polychip, Inc. | Method and apparatus for non-conductively interconnecting integrated circuits |
| US5344365A (en) | 1993-09-14 | 1994-09-06 | Sematech, Inc. | Integrated building and conveying structure for manufacturing under ultraclean conditions |
| EP0700980B1 (en) | 1994-03-17 | 1999-11-17 | Hitachi Maxell, Ltd. | PHOSPHOR, PHOSPHOR COMPOSITION and FLUORESCENT MARK CARRIER |
| US5486080A (en) * | 1994-06-30 | 1996-01-23 | Diamond Semiconductor Group, Inc. | High speed movement of workpieces in vacuum processing |
| US5605615A (en) | 1994-12-05 | 1997-02-25 | Motorola, Inc. | Method and apparatus for plating metals |
| JPH0927532A (ja) * | 1995-07-10 | 1997-01-28 | Nikon Corp | 基板の搬送方法 |
| JP3150620B2 (ja) * | 1995-08-05 | 2001-03-26 | 株式会社日立国際電気 | 基板処理装置 |
| US6051286A (en) | 1997-02-12 | 2000-04-18 | Applied Materials, Inc. | High temperature, high deposition rate process and apparatus for depositing titanium layers |
| JP2000051858A (ja) | 1998-08-10 | 2000-02-22 | Osamu Miyake | 電解イオン水生成器 |
-
1998
- 1998-03-31 JP JP08619998A patent/JP3196719B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-30 US US09/281,283 patent/US6322597B1/en not_active Expired - Lifetime
- 1999-03-30 EP EP99106561A patent/EP0948031A3/en not_active Ceased
- 1999-03-31 TW TW088105104A patent/TW505970B/zh not_active IP Right Cessation
- 1999-03-31 KR KR1019990011155A patent/KR100319998B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970018341A (ko) * | 1995-09-21 | 1997-04-30 | 나까지마 사다키찌 | 반도체용 실리콘 웨이퍼의 전송장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0948031A2 (en) | 1999-10-06 |
| US6322597B1 (en) | 2001-11-27 |
| KR19990078434A (ko) | 1999-10-25 |
| JP3196719B2 (ja) | 2001-08-06 |
| EP0948031A3 (en) | 2004-06-09 |
| JPH11283892A (ja) | 1999-10-15 |
| TW505970B (en) | 2002-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100319998B1 (ko) | 오염 방지 기능을 갖는 반도체 제조 라인 | |
| KR101376897B1 (ko) | 액체 메니스커스를 이용한 포스트 에칭 웨이퍼 표면 세정 | |
| JP3686678B2 (ja) | 半導体処理装置 | |
| JPH04108531A (ja) | 真空処理装置及びその運転方法 | |
| KR20020047314A (ko) | 제 1 및 제 2 소재를 초임계 처리하는 장치 및 방법 | |
| JPH04190840A (ja) | 真空処理装置 | |
| US20090139548A1 (en) | Apparatus and method of rinsing and drying semiconductor wafers | |
| EP1192643B1 (en) | Method for validating pre-process adjustments to a wafer cleaning system | |
| US6802935B2 (en) | Semiconductor chamber process apparatus and method | |
| KR20020081730A (ko) | 흄제거를 위한 반도체 제조장치 | |
| US20040002299A1 (en) | Ventilation system and method of using | |
| JPH06132186A (ja) | 半導体製造装置 | |
| JPH09106978A (ja) | 半導体製造装置 | |
| JPH0766265A (ja) | 製造装置 | |
| US6792693B2 (en) | Wafer dryer system for PRS wet bench | |
| KR100859784B1 (ko) | 기판 처리 장치 및 기판 처리 방법 | |
| JPH04186860A (ja) | 搬送機構 | |
| JP3145375B2 (ja) | 真空処理装置および真空処理方法 | |
| JPH07288238A (ja) | マルチチャンバプロセス装置 | |
| WO2024072615A1 (en) | Method and apparatus for processing a substrate in cleaning modules | |
| JP3145359B2 (ja) | 真空処理装置及び基板の真空処理方法 | |
| JP3404391B2 (ja) | 基板の真空処理方法及び真空処理装置 | |
| JP3443421B2 (ja) | 真空処理装置及び真空処理方法 | |
| JP3147230B2 (ja) | 真空処理装置及びそれを用いた基板の真空処理方法 | |
| JPH04263423A (ja) | 連続処理エッチング方法及びその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |