KR19990006079A - 반도체 소자의 소자분리 제조방법 - Google Patents

Abstract

본 발명은 반도체 소자의 소자분리 제조방법에 관한 것으로, 단결정 실리콘의 결정 방향에 따라 실리콘 식각비가 다른 특성을 지닌 KOH 용액을 사용하여 소자분리를 위한 샐로우 트렌치분리 공정과 LOCOS 공정에 적용하여 [100]실리콘 기판 상부에 소자분리용 감광막패턴을 마스크로 건식식각하여 질화막패턴 및 패드산화막패턴을 형성한 다음, 알카린 KOH 용액을 사용, 이방성식각하여 [100]실리콘 기판 하부에 트렌치 형상의 홈을 형성함으로써 건식식각 공정시 발생되는 실리콘 기판의 손상을 방지하고, 재현성 있는 식각 프로파일을 갖도록 하여 반도체 소자의 수율 및 신뢰성을 향상시키는 기술에 관한 것이다.

Description

반도체 소자의 소자분리 제조방법

본 발명은 반도체 소자의 소자분리 제조방법에 관한 것으로, 특히 소자분리를 위한 샐로우 트렌치분리 공정과 LOCOS 공정에 적용하여 단결정 실리콘의 결정방향에 따라 실리콘 식각비가 다른 특성을 지닌 KOH 용액을 사용, [100]실리콘 기판의 하부에 트렌치 형상을 요홈을 형성함으로써 반도체 소자의 수율 및 신뢰성을 향상시키는 기술에 관한 것이다.

일반적으로, 반도체 소자는 트랜지스터나 캐패시터 등과 같은 소자들이 형성되는 활성영역과 상기 소자들의 동작이 서로 방해되지 않도록 활성영역들을 분리하는 소자분리영역으로 구성되어 있다.

최근의 반도체 소자의 고집적화 추세에 따라 반도체 소자에서 많은 면적을 차지하는 소자분리영역의 면적을 감소시키려는 노력이 꾸준히 진행되고 있다.

이러한 소자분리영역의 제조방법으로는 질화막패턴을 마스크로 하여 실리콘 기판을 열산화시키는 로코스(local oxidation of silicon)와 실리콘 기판에 트렌치를 형성한 후 절연물질로 메우는 샐로우트랜치(shallow trench)분리와 별도의 폴리실리콘층을 열산화시키는 세폭스(sefox) 등의 방법이 있으며, 그 중 로코스방법은 공정이 간단하여 널리 사용되고 있다.

한편, 상기 샐로우 트렌치분리 공정시에 단결정 실리콘기판의 경우 [111]실리콘 기판과 [100]실리콘 기판에 따라 알카린 용액으로 습식식각시 결정 방향에 따라 식각 속도와 식각 각도의 변화를 갖는다.

예를 들어, [111]실리콘 기판은 가장 느린 식각비를 갖게 되는데 원자 결합 밀도가 다른 결정면을 갖는 실리콘에 비해서 식각비가 상대적으로 높기 때문에 식각되기 힘들다.

즉,[111]실리콘 기판과 [100]실리콘 기판의 원자 결합밀도가 1 : 1 이고, 식각비가 1 : 100 을 갖기 때문이다.

따라서, [100]실리콘 기판을 습식 식각하지 않고 건식 식각하는 경우 재현성 있는 식각 프로파일을 형성하기가 어렵고, 폴리머성의 식각찌거기가 남기 때문에 습식공정의 세정 공정이 필요하며, 그에 따른 공정이 복잡해진다.

그리고, 건식식각의 경우 플라즈마 소스를 이용하여 식각하기 때문에 실리콘 기판에 손상을 가하게 되며, 라인(line)과 스페이스의 크기에 따라 식각비의 로딩효과(loading effect), 프로파일 로딩효과 등의 문제가 발생되어 소자의 신뢰성이 떨어지는 문제점이 있다.

이에, 본 발명은 상기한 문제점을 해결하기 위한 것으로 [100]실리콘 기판 상부에 소자분리용 감광막패턴을 마스크로 건식식각하여 질화막패턴 및 패드산화막패턴을 형성한 다음, 알카린 KOH 용액을 사용, 이방성식각하여 [100]실리콘 기판 하부에 트렌치 형상의 홈을 형성함으로써 건식식각 공정시 발생되는 실리콘 기판의 손상을 방지하고, 재현성 있는 식각 프로파일을 갖도록 하여 반도체 소자의 수율 및 신뢰성을 향상시키는 반도체 소자의 소자분리 제조방법을 제공하는 데 그 목적이 있다.

도 1a 및 도 1d 는 본 발명의 일실시예에 따른 반도체 소자의 소자분리 제조공정도

도 2a 및 도 2e 는 본 발명의 다른 실시예에 따른 반도체 소자의 소자분리 제조공정도

* 도며의 주요부분에 대한 부호의 설명

* 11 : [100]실리콘 기판, 13 : 패드산화막, 15 : 질화막, 17 : 감광막패턴, 19, 23 : 홈, 21 : 질화막스페이서

상기 목적을 달성하기 위해 본 발명의 일실시예에 따른 반도체 소자의 소자분리 제조방법은

[100]실리콘 기판 상부에 패드산화막과 질화막을 순차적으로 형성하는 공정과,

상기 질화막 상부에 소자분리용 감광막패턴을 형성하는 공정과,

상기 감광막패턴을 마스크로 [100]실리콘 기판이 노출될 때 까지 건식식각하여 질화막패턴 및 패드산화막패턴을 형성하는 공정과,

상기 감광막을 산소 플라즈마로 제거한 다음, 습식용액을 이용하여 세정하는 공정과,

상기 질화막패턴 및 패드산화막패턴을 식각장벽으로 알카린 KOH 용액을 이용하여 이방성식각하되 [100]실리콘 기판 하부에 트렌치 형상의 홈을 형성하는 공정을 특징으로 한다.

또한, 본 발명의 다른 실시예에 따른 반도체 소자의 소자분리 제조방법은 [100]실리콘 기판 상부에 패드산화막과 질화막을 순차적으로 형성하는 공정과,

상기 질화막 상부에 소자분리용 감광막패턴을 형성하는 공정과,

상기 감광막패턴을 마스크로 [100]실리콘 기판이 노출될 때 까지 건식식각하여 질화막패턴 및 패드산화막패턴을 형성하는 공정과,

상기 감광막을 산소 플라즈마로 제거한 다음, 습식용액을 이용하여 세정하는 공정과,

상기 질화막패턴 턴벽에 질화막스페이서를 형성하는 공정과,

상기 질화막스페이서에 의해 노출되어 있는 [100]실리콘 기판을 알카린 KOH 용액을 이용하여 이방성식각하되 [100]실리콘 기판 하부에 트렌치 형태의 홈을 형성하는 공정을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 소자분리 제조 방법에 대하여 상세히 설명을 하기로 한다.

도 1a 내지 도 1d 는 본 발명의 일실시예에 따른 반도체 소자의 소자분리 제조공정도이다.

먼저, [100]실리콘 기판(11) 상부에 열산화막인 패드산화막(13) 및 질화막(15)을 순차적으로 형성한다.(도 1a 참조)

다음, 상기 질화막(15) 상부에 소자분리용 감광막패턴(17)을 형성한다.(도 1b 참조)

그 다음, 상기 감광막패턴(17)을 마스크로 소자분리 영역으로 예정되어 있는 부분상의 질화막(15)과 패드산화막(13)을 순차적으로 제거하여 [100]실리콘 기판(11)이 노출될때 까지 건식식각하여 질화막(15)패턴 및 패드산화막(13)패턴을 형성한 다음, 감광막(17)을 산소 플라즈마로 제거하고 습식용액을 이용하여 세정한다.(도 1c 참조)

다음, 상기 질화막(15)패턴 및 패드산화막(13)패턴을 식각장벽으로 알카린 KOH 용액을 이용하여 이방성식각하되 [100]실리콘 기판(11)의 하부에 트랜치 형상의 홈(19)을 형성한다.

이 때, 상기 [100]실리콘 기판(11)의 결정면에 따라 식각속도의 차이가 남에 따라 습식식각시 특수한 식각비를 갖게 되므로, [111]실리콘 기판에 비해 식각속도가 매우 크기 때문에 두 결정면 사이에는 54.7°를 유지하게 된다.

즉, 상기 알카린 KOH 용액을 이용하여 이방성식각시 [100]실리콘 기판(11)의 면방향에 따른 습식식각 선택비의 차를 이용, 식각하여 재현성이 우수한 소자분리 산화막을 형성한다.(도 1d 참조)

도 2a 내지 도 2b 는 본 발명의 다른 실시예에 따른 반도체 소자의 소자분리 제조공정도이다.

[100]실리콘 기판(11) 상부에 감광막패턴(17)을 마스크로 패드산화막(13)패턴 및 질화막(15)패턴을 형성하는 공정까지는 앞서 설명한 제 1실시예와 동일함으로 생략하기로 한다.

다음, 상기 감광막(17)을 산소 플라즈마로 제거한 다음, 습식용액을 이용하여 세정한다.(도 2c 참조)

그 다음, 상기 질화막(15)패턴 턴벽에 질화막스페이서(21)를 형성한다.(도 2d 참조)

다음, 상기 질화막스페이서(21)에 의해 노출되어 있는 [100]실리콘 기판(11)을 알카린 KOH 용액을 이용하여 이방성식각하되 [100]실리콘 기판(11) 하부에 트랜치 형태의 홈(23)을 형성하여 본 발명에 따른 소자분리 제조공정을 완료한다.

이 때, 상기 알카린 KOH 용액을 이용하여 이방성식각시 [100]실리콘 기판(11)의 면방향에 따른 습식식각 선택비의 차를 이용, 식각하면 재현성이 우수한 소자분리 산화막을 형성한다.(도 2e 참조)

상기한 바와같이 본 발명에 따르면, 단결정 실리콘의 결정면 방향에 따라 실리콘 식각선택비의 다른 알카린 KOH 용액을 사용하여 [100]실리콘 기판 하부에 트렌치 형태의 홈을 형성함으로써 종래의 건식식각시 생성되는 식각찌꺼기를 제거하여 공정 단계를 줄일 수 있으며, 실리콘 기판의 결정학적 특성을 이용하여 식각비의 로딩현상을 방지하고, 플라즈마 소스를 이용하지 않아 실리콘 기판의 손상을 방지하여 반도체 소자의 신뢰성을 향상시키는 효과가 있다.

Claims (4)

1. [100]실리콘 기판 상부에 패드산화막과 질화막을 순차적으로 형성하는 공정과,

   상기 질화막 상부에 소자분리용 감광막패턴을 형성하는 공정과,

   상기 감광막패턴을 마스크로 실리콘 기판이 노출될 때 까지 건식식각하여 질화막패턴 및 패드산화막패턴을 형성하는 공정과,

   상기 감광막을 산소 플라즈마로 제거한 다음, 습식용액을 이용하여 세정하는 공정과,

   상기 질화막패턴 및 패드산화막패턴을 식각장벽으로 알카린 KOH 용액을 이용하여 이방성식각하되 [100]실리콘 기판 하부에 트렌치 형태의 홈을 형성하는 공정을 특징으로 하는 반도체 소자의 소자분리 제조방법.
2. 청구항 1 에 있어서, 상기 알카린 KOH 용액을 이용하여 이방성식각시 실리콘 기판의 면방향에 따른 습식식각 선택비의 차를 이용하는 것을 특징으로 하는 반도체 소자의 소자분리 제조방법.
3. [100]실리콘 기판 상부에 패드산화막과 질화막을 순차적으로 형성하는 공정과,

   상기 질화막 상부에 소자분리용 감광막패턴을 형성하는 공정과,

   상기 감광막패턴을 마스크로 [100]실리콘 기판이 노출될 때 까지 건식식각하여 질화막패턴 및 패드산화막패턴을 형성하는 공정과,

   상기 감광막을 산소 플라즈마로 제거한 다음, 습식용액을 이용하여 세정하는 공정과,

   상기 질화막패턴 턴벽에 질화막스페이서를 형성하는 공정과,

   상기 질화막스페이서에 의해 노출되어 있는 [100]실리콘 기판을 알카린 KOH 용액을 이용하여 이방성식각하되 [100]실리콘 기판 하부에 트렌치 형태의 홈을 형성하는 공정을 특징으로 하는 반도체 소자의 소자분리 제조방법.
4. 청구항 3 에 있어서, 상기 알카린 KOH 용액을 이용하여 이방성식각시 실리콘 기판의 면방향에 따른 습식식각 선택비의 차를 이용하는 것을 특징으로 하는 반도체 소자의 소자분리 제조방법.