KR19990004903A - 반도체 장치의 다층 금속 배선 형성 방법 - Google Patents

반도체 장치의 다층 금속 배선 형성 방법 Download PDF

Info

Publication number
KR19990004903A
KR19990004903A KR1019970029063A KR19970029063A KR19990004903A KR 19990004903 A KR19990004903 A KR 19990004903A KR 1019970029063 A KR1019970029063 A KR 1019970029063A KR 19970029063 A KR19970029063 A KR 19970029063A KR 19990004903 A KR19990004903 A KR 19990004903A
Authority
KR
South Korea
Prior art keywords
film
metal
etching
forming
semiconductor device
Prior art date
Application number
KR1019970029063A
Other languages
English (en)
Other versions
KR100456317B1 (ko
Inventor
이정석
배영헌
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970029063A priority Critical patent/KR100456317B1/ko
Publication of KR19990004903A publication Critical patent/KR19990004903A/ko
Application granted granted Critical
Publication of KR100456317B1 publication Critical patent/KR100456317B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 장치 제조 방법.
2. 발명이 해결하고자 하는 기술적 과제
하부 금속층과 상부 금속층간의 연결을 위한 비아 식각시, 하부 금속층 표면상에 증착된 난반사 방지막의 식각을 방지하여 비아 콘택 특성을 향상시키기 위한 반도체 장치의 다층 금속 배선 방법을 제공하고자 함.
3. 발명의 해결 방법의 요지
금속층간 산화막 식각시 CF계열 가스에 N2가스를 첨가하여 난반사 방지막인 TiN층의 식각을 방지한다.
4. 발명의 중요한 용도
반도체 장치 제조 공정 중 다층 금속 배선 공정에 이용됨.

Description

반도체 장치의 다층 금속 배선 형성 방법
본 발명은 DRAM(Dynamic Random Access Memory)과 같은 반도체 장치의 제조 공정에서, 두 개층의 금속선을 사용하는 DLM(Double Layer Metalization)공정에 관한 것이다.
일반적인 반도체 제조 공정의 마지막 단계에 속하는 금속 공정의 DLM공정은 정보 전달의 원활화와 소자 크기의 감소를 위하여 다층 금속선을 연결하는 공정이다. 비아(Via) 콘택홀 식각은 하부 금속층과 상부 금속층을 연결하기 위하여 금속층간 절연막인 산화막을 선택 식각하는 공정이다.
도 1A 내지 도1D는 종래 기술에 의한 다층 금속 배선 형성 방법을 나타내는 공정 단면도이다.
먼저, 도 1A에 도시된 바와 같이, 하부 절연막(11)상에 장벽금속막으로 예를 들면 Ti, TiN, Ti/TiN막(12) 및 하부 금속층으로 알루미늄막(13)과 사진 식각 공정시 난반사를 방지하기 위한 난반사 방지막(14)을 차례로 적층한다. 여기서 난반사 방지막은 TiN으로 한다. 다음으로 하부 금속선 형성용 마스크(도시되지 않음)를 이용하여 난반사 방지막(14)및 하부 금속층(13), 장벽 금속층(12)을 차례로 식각 하여 하부 금속층 패턴을 형성한다.
다음으로 도 1B에 도시된 바와 같이, 전체 구조 상부에 금속층간 절연막(15)을 증착하고, 비아 콘택홀용 식각 마스크 패턴(19)을 형성한다.
다음으로 도 1C에 도시된 바와 같이, CF계열의 가스 예를 들면, CF4, CHF3, C2F6등의 가스를 이용한 식각 공정으로 비아 콘택홀용 식각 마스크 패턴(19)을 식각 장벽으로 하여 금속층간 절연막(15)을 식각하고, 계속해서 난반사 방지막(14)을 식각 되고, 하부 금속층(13)에 소정 깊이를 갖는 홈을 형성하는 비아 콘택홀을 형성한다.
계속해서, 도 1D에 도시된 바와 같이, 전체 구조 상부에 장벽 금속층(16)으로 예를 들면 Ti, TiN, Ti/TiN막(16)을 형성한다. 불량한 단차피복성을 갖는 장벽 금속층(16)은 비아 콘택홀 바닥에 충분히 형성되지 못하고, 이로 인하여 하부 금속층인 알루미늄(13)막이 노출된다. 그 상부에 상부 금속층(17)으로 텅스텐(17)을 매립 및 증착한다.
이때 텅스텐(17)의 증착은 WF6가스 분위기에서 이루어지며, WF6는 노출된 하부 금속층(13)의 알루미늄(13)과 반응하여 비휘발성 결함인 AlF3(18)를 형성한다. 이러한 AlF3(18)은 하부 금속층과 상부 금속간의 접촉 특성을 열화시키는 요인이 된다.
따라서, 전술한 바와 같이, 하부 금속층과 상부 금속층의 전기적 연결을 위한 비아 콘택홀 형성시 금속층간의 개선된 연결을 위하여 새로운 비아 콘택홀 식각방법을 이용한 다층 금속 배선 형성 방법의 개발이 필요하게 되었다.
전술한 바와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 다층 금속 배선의 비아홀 식각시, 상부 금속층과 하부 금속층간의 전기적 연결을 개선시킨 다층 금속 배선 형성 방법을 제공함을 그 목적으로 한다.
도 1A 내지 도1D는 종래의 다층 금속 배선 형성 방법을 나타내는 공정 단면도,
도 2A 내지 도2D는 본 발명에 의한 다층 금속 배선 형성 방법을 나타내는 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명.
21 : 제1층간절연막
22 : 장벽 금속
23 : 알루미늄
24 : 난반사 방지막
25 : 제2층간절연막
26 : 장벽 금속
27 : 텅스텐
상기와 같은 목적을 달성하기 위하여 본 발명의 반도체 장치의 제조 방법은, 소정의 하부층이 형성된 반도체 기판 상에 제1 금속막 및 TiN막을 차례로 형성하는 단계; 상기 TiN막 및 상기 제1금속막을 차례로 선택적 식각 하여 제1금속 배선을 형성하는 단계; 전체 구조 상부에 소정의 층간절연막을 형성하는 단계; 적어도 N2가스를 포함하는 분위기에서 상기 층간절연막을 선택적 식각 하여 비아홀을 형성하는 단계; 및 전체 구조 상부에 제2 금속막을 형성하고, 상기 비아홀을 통해 상기 제1금속 배선에 콘택 되는 제2 금속 배선을 형성하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
먼저, 도 2A 내지 도 2D는 본 발명의 일실시예에 따른 다층 금속 배선 형성 방법을 나타내는 공정 단면도이다.
먼저, 도 2A에 도시된 바와 같이, 하부층간 절연막(21)상에 장벽금속막으로 예를 들면 Ti, TiN, Ti/TiN막(22)과, 제1 금속층으로 알루미늄막(23)과 사진 식각 공정의 노광시 광원의 난반사를 방지하기 위한 난반사 방지막으로 TiN(24)을 차례로 적층한다. 다음으로 하부 금속선 형성용 식각 마스크를 이용하여 난반사 방지막(24)및 알루미늄막(23), 장벽금속막(22)을 차례로 식각 하여 하부 금속층 패턴을 형성한다.
다음으로 도 2B에 도시된 바와 같이, 전체 구조 상부에 금속층간 절연막(25)으로 산화막을 증착하고, 비아 콘택홀용 식각 마스크 패턴(29)을 형성한다.
다음으로 도 2C에 도시된 바와 같이, 비아 콘택홀용 식각 마스크 패턴(29)을 식각 장벽으로 하여 금속층간 절연막(25)을 식각 하여 비아 콘택홀을 형성한다. 이때, 종래에는 금속층간 절연막(25)의 식각을 CF계열의 가스 예를 들면, CF4,CHF3, C2F6등의 가스를 이용하였으나, 본 발명에서는 종래 사용한 가스에 N2가스 및 NF3가스를 첨가한 식각 공정을 한다.
이에 금속층간 절연막 (25)의 식각율은 상대적으로 향상시키고, 난반사 방지막(24)으로 사용한 TiN의 식각율은 상대적으로 감소시킴으로써 비아 콘택홀 형성시 알루미늄막(23)이 노출되지 않도록 한다.
마지막으로, 도 2D에 도시된 바와 같이, 전체 구조 상부에 장벽 금속(26)을 형성하고, 그 상부에 제2 금속층으로 텅스텐막(27)을 증착하여 비아홀을 매립한다. 이후 텅스텐막(27)을 패터닝하여 상부 금속 배선을 형성한다.
전술한 바와 같은 본 발명은 층간절연막으로 사용하는 산화막의 건식 식각시 N2가스 및 NF3가스를 첨가하여 공정함으로 하여, 알루미늄 금속 상에 형성되어 있는 난반사 방지막의 식각을 방지한다. 이에 식각 공정 후에 증착되는, 제2 장벽 금속층이 제2 장벽 금속층의 불량한 단차피복성으로 비아 콘택홀 바닥에 완전히 형성되지 않는다 하더라도, 알루미늄 금속은 노출되지 않고, 텅스텐 증착시 형성되는 비휘발성 불순물의 형성을 방지할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은, 비아 콘택홀 식각시 기존의 산화막 식각 가스인 불소계가스에 N2및 NF3가스를 첨가함으로서 층간절연막의 식각율은 향상시키고, N2및 NF3가스에 의해 난반사 방지막의 TiN의 반응율을 감소시켜 난반사 방지막의 식각율은 상대적으로 감소시키므로서, 비아 콘택홀 식각시 난반사 방지막을 남겨 장벽 금속의 단차피복성이 나쁘더라도 하부 금속층인 알루미늄이 노출되지 않을 수 있다. 이에 비휘발성 불순물이 생성되지 않고, 하부 금속 및 상부 금속간의 전기적 연결이 원활해 진다.

Claims (5)

  1. 소정의 하부층이 형성된 반도체 기판 상에 제1 금속막 및 TiN막을 차례로 형성하는 단계;
    상기 TiN막 및 상기 제1금속막을 차례로 선택적 식각 하여 제1금속 배선을 형성하는 단계;
    전체 구조 상부에 소정의 층간절연막을 형성하는 단계;
    적어도 N2가스를 포함하는 분위기에서 상기 층간절연막을 선택적 식각 하여 비아홀을 형성하는 단계; 및
    전체 구조 상부에 제2 금속막을 형성하고, 상기 비아홀을 통해 상기 제1금속 배선에 콘택 되는 제2 금속 배선을 형성하는 단계를 포함하여 이루어지는 반도체 장치의 다층 금속 배선 형성 방법.
  2. 제1항에 있어서,
    상기 제1 금속막은 알루미늄인 것을 특징으로 하는 반도체 장치의 다층 금속 배선 형성 방법.
  3. 제1항 또는 2항에 있어서,
    상기 제2금속막은
    텅스텐막인 것을 특징으로 하는 반도체 장치의 다층 금속 배선 형성 방법.
  4. 제1항에 있어서,
    상기 층간절연막은 산화막을 포함하여 이루어지는 반도체 장치의 다층 금속 배선 형성 방법.
  5. 제3항에 있어서,
    상기 층간절연막의 식각은
    CF계열 가스에 NF3가스를 더 포함하는 가스 분위기에서 이루어지는 반도체 장치의 다층 금속 배선 형성 방법.
KR1019970029063A 1997-06-30 1997-06-30 반도체장치의다층금속배선형성방법 KR100456317B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970029063A KR100456317B1 (ko) 1997-06-30 1997-06-30 반도체장치의다층금속배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970029063A KR100456317B1 (ko) 1997-06-30 1997-06-30 반도체장치의다층금속배선형성방법

Publications (2)

Publication Number Publication Date
KR19990004903A true KR19990004903A (ko) 1999-01-25
KR100456317B1 KR100456317B1 (ko) 2005-01-13

Family

ID=37372345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970029063A KR100456317B1 (ko) 1997-06-30 1997-06-30 반도체장치의다층금속배선형성방법

Country Status (1)

Country Link
KR (1) KR100456317B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100412145B1 (ko) * 2002-01-18 2003-12-31 주식회사 하이닉스반도체 반도체 소자의 비아홀 형성방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0712041B2 (ja) * 1985-05-14 1995-02-08 日本電気株式会社 多層配線の製造方法
JPH0521608A (ja) * 1991-07-11 1993-01-29 Mitsubishi Electric Corp 半導体装置の製造方法
KR930005148A (ko) * 1991-08-23 1993-03-23 김광호 반도체 장치의 제조방법
KR960012630B1 (ko) * 1993-08-23 1996-09-23 현대전자산업 주식회사 반도체소자의 미세패턴 형성방법
JP2708019B2 (ja) * 1995-06-26 1998-02-04 松下電器産業株式会社 コンタクトホール形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100412145B1 (ko) * 2002-01-18 2003-12-31 주식회사 하이닉스반도체 반도체 소자의 비아홀 형성방법

Also Published As

Publication number Publication date
KR100456317B1 (ko) 2005-01-13

Similar Documents

Publication Publication Date Title
US7271087B2 (en) Dual damascene interconnection in semiconductor device and method for forming the same
KR100460771B1 (ko) 듀얼다마신 공정에 의한 다층 배선의 형성 방법
US6831007B2 (en) Method for forming metal line of Al/Cu structure
JP2001185614A (ja) 半導体装置およびその製造方法
KR100456317B1 (ko) 반도체장치의다층금속배선형성방법
KR20090037103A (ko) 반도체 소자의 제조방법
KR20070008118A (ko) 반도체소자의 금속 콘택 형성방법
KR20030058523A (ko) 듀얼 다마신공정에 의한 다층 금속배선의 형성 방법
KR100323719B1 (ko) 반도체소자의 금속배선 및 그 제조방법
KR100284302B1 (ko) 반도체소자의금속배선형성방법
KR101005738B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100941629B1 (ko) 듀얼 다마신 공정을 이용한 반도체소자 제조방법
KR100458078B1 (ko) 반도체장치의금속배선형성방법
KR100271402B1 (ko) 반도체소자의접촉구형성방법
KR100410810B1 (ko) 반도체장치의다층금속배선형성방법
KR100452315B1 (ko) 반도체 소자 제조방법
KR0161194B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100204411B1 (ko) 반도체 소자의 다층 금속 배선 형성 방법
KR100440267B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20040001459A (ko) 하드마스크를 이용한 비아홀 형성방법
KR20080002515A (ko) 리페어식각과 패드식각을 동시에 진행하는 반도체 소자의제조방법
KR20050009798A (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 금속 배선 형성방법
KR20050033212A (ko) 반도체 소자 제조 방법
KR20040002152A (ko) 다층금속배선 형성방법
KR20060000890A (ko) 반도체 소자의 다층 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee