KR19990004404A - 반도체 소자의 게이트 전극 형성 방법 - Google Patents

반도체 소자의 게이트 전극 형성 방법 Download PDF

Info

Publication number
KR19990004404A
KR19990004404A KR1019970028495A KR19970028495A KR19990004404A KR 19990004404 A KR19990004404 A KR 19990004404A KR 1019970028495 A KR1019970028495 A KR 1019970028495A KR 19970028495 A KR19970028495 A KR 19970028495A KR 19990004404 A KR19990004404 A KR 19990004404A
Authority
KR
South Korea
Prior art keywords
film
gate electrode
forming
polysilicon film
psg film
Prior art date
Application number
KR1019970028495A
Other languages
English (en)
Other versions
KR100255166B1 (ko
Inventor
변호민
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970028495A priority Critical patent/KR100255166B1/ko
Publication of KR19990004404A publication Critical patent/KR19990004404A/ko
Application granted granted Critical
Publication of KR100255166B1 publication Critical patent/KR100255166B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 게이트 전극 형성 방법에 관한 것임.
2. 발명이 해결하고자 하는 기술적 과제
POCl3가스와 산소를 주입하여 열적 반응에 의해 인을 폴리실리콘막 내로 침투시키는 도핑 방법을 사용하는 경우 균일한 저항을 제어하기 어렵고 소자의 신뢰성이 저하되는 문제의 해결 및 산소와 POCl3가스의 부반응의 결과로 발생하는 불필요한 산화막으로 인한 폴리실리콘막의 손실 문제를 해결하기 위함.
3. 발명의 해결 방법의 요지
상기한 문제의 해결을 위해 폴리실리콘막 상부에 PSG막을 형성한 후 불순물을 주입하고 세정 과정을 통해 PSG막을 제거하므로써 균일한 저항 값을 갖는 게이트 전극을 형성할 수 있다.

Description

반도체 소자의 게이트 전극 형성 방법.
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 소자의 게이트 전극 형성 방법에 관한 것이다.
종래에는 게이트 전극을 형성하기 위해 폴리실리콘막의 도핑 방식으로 POCl3가스와 산소를 주입하고, 이들의 열적 반응에 의해 불순물인 인을 폴리실리콘막 내로 침투시키는 방식을 사용하였다. 이 경우 확산로에서 반응가스 등의 반응에 의하여 도핑이 이루어지게 되므로써 웨이퍼 전반에 걸쳐 균일한 저항을 제어하기가 어렵고 약간의 확산로 분위기가 변하거나 장비 결함이 발생되면 한 웨이퍼 내에서 저항 값들이 많은 차이를 보여 소자의 신뢰성을 저하시켰다. 또한 이 경우 산소와 POCl3가스의 부반응에 의해 폴리실리콘 상부에 불필요한 산화막이 성장하였다. 이에 대한 화학식은 다음과 같다.
4POCl3+ 3O2→ 2P2O2+ 6Cl2
2P2O5+ 5Si → 4P + 5SiO2
여기에서 결과적으로 발생되는 P는 불순물이며 SiO2는 불필요한 산화막을 나타낸다. 이러한 불필요한 산화막으로 인해 폴리실리콘막이 손실되며 결국 실제 막의 저항 값이 높아지게 되어 소자의 신뢰성이 저하되었다.
따라서, 본 발명은 게이트 전극으로 사용되는 폴리실리콘막을 성장시킨 후 그 상부에 인이 함유된 PSG 막을 성장시켜 후속 불순물 주입시 폴리실리콘막에 가해지는 손상 등을 방지하고 후속 어닐 공정시 인이 하부 폴리실리콘막에서 고루 확산될 수 있도록 하는 반도체 소자의 게이트 전극 형성 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 게이트 전극 형성 방법은 기판 상부에 게이트 산화막 및 폴리실리콘막을 순차적으로 형성하는 단계와, 상기 폴리실리콘막 상부에 PSG막을 형성하는 단계와, 상기 PSG막을 형성한 후 전체 구조 상부에 불순물을 주입하는 단계와, 상기 불순물의 주입 후 어닐링 공정을 실시하는 단계와, 상기 어닐링 공정을 실시한 후 세정공정으로 PSG막을 제거하는 단계와, 상기 PSG막의 제거 후 마스크 및 식각 공정을 통해 게이트 전극을 패터닝하는 단계로 이루어진 것을 특징으로것을 특징으로 한다.
도 1은 종래의 게이트 전극 형성을 위한 POCl3가스와 산소에 의해 불순물 주입 후 폴리실리콘 막의 두께 변화를 도시한 소자의 단면도.
도 2(a) 내지 2(c)는 본 발명에 따른 게이트 전극 형성 방법을 순서적으로 도시한 소자의 단면도.
도면의 주요 부분에 대한 부호의 설명
1 : 기판 2 : 게이트 산화막
3 : 폴리실리콘막 4 : SiO2막
5 : PSG막
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1은 종래의 게이트 전극 형성을 위한 POCl3가스와 산소에 의해 불순물 주입 후 폴리실리콘 막의 두께 변화를 도시한 소자의 단면도로서 산소와 POCl3가스의 부반응에 의해 원하지 않는 산화막이 폴리실리콘 상부에 성장되어 폴리실리콘막이 손실됨을 보여준다. 종래의 게이트 전극을 형성하기 위한 공정은 다음과 같다.
먼저 기판(1) 상부에 게이트 산화막(2)을 형성시키고 그 상부에 폴리실리콘막(3)을 형성시킨다. 이후 게이트 전극을 형성하기 위해 POCl3가스와 산소를 폴리실리콘막 내로 주입한다. 이때 POCl3가스와 산소의 열적 반응에 의해 불순물인 인을 폴리실리콘막(3) 내로 침투시키면 POCl3가스와 산소의 부반응으로 인한 불필요한 SiO2막(4)이 성장하게 된다. 이러한 불필요한 산화막인 SiO2막(4)으로 인해 초기에 h의 두께를 갖는 폴리실리콘막(3)이 도핑 공정 후 h'의 두께를 갖게 되어 결국 약 200∼300Å의 두께 손실이 발생하게 된다. 이로 인해 실제 막의 저항 값이 높아져 신뢰성이 낮아지게 된다.
도 2(a) 내지 2(c)는 본 발명에 따른 게이트 전극 형성 방법을 순서적으로 도시한 소자의 단면도이다.
도 2(a)에 도시된 바와 같이 먼저 기판(1) 상부에 게이트 산화막(2)을 형성시키고 그 상부에 폴리실리콘막을 형성시킨다. 이후 인이 함유된 PSG막을 증착시킨 후 불순물을 주입하고 불활성 가스 분위기에서 20분간 어닐링을 한다. 이 경우 폴리실리콘 막의 두께는 3000Å 정도로 하며 PSG막의 두께는 500Å 정도로 한다. 또한 불순물로는 60KeV로 4×1015/cm2양의 인을 주입하고 어닐링 시에는 29±2Ω/의 저항이 유지되도록 하는 것에 유의해야 한다.
도 2(b)는 황산 세정, 불산 세정, 염산 세정의 3 단계의 세정 과정을 통해 PSG 막(5)을 제거시킨 후의 소자의 단면도이다.
도 2(c)는 PSG막을 제거한 후 마스크와 식각 공정을 통해 게이트 전극을 패터닝한 후의 소자의 단면도이다.
상술한 바와 같이 본 발명에 의하면 기존의 도핑 방식보다 균일한 저항을 원활하게 제어할 수 있으며 확산로 분위기가 변하거나 장비결함이 발생하더라도 균일한 저항을 갖는 게이트 전극을 형성할 수 있고 도핑시 발생되는 부반응에 의한 폴리실리콘막의 산화로 인한 폴리실리콘막의 손실을 해결하므로써 소자의 신뢰성을 향상시킬 수 있는 탁월한 효과가 있다.

Claims (5)

  1. 기판 상부에 게이트 산화막 및 폴리실리콘막을 순차적으로 형성하는 단계와, 상기 폴리실리콘막 상부에 PSG막을 형성하는 단계와, 상기 PSG막을 형성한 후 전체 구조 상부에 불순물을 주입하는 단계와, 상기 불순물의 주입 후 어닐링 공정을 실시하는 단계와, 상기 어닐링 공정을 실시한 후 세정공정으로 PSG막을 제거하는 단계와, 상기 PSG막의 제거 후 마스크 및 식각 공정을 통해 게이트 전극을 패터닝하는 단계로 이루어진 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.
  2. 제 1 항에 있어서, 상기 PSG막은 저압 증착기를 이용하여 500Å 정도의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.
  3. 제 1 항에 있어서, 상기 불순물은 60KeV로 4×1015/cm2의 양의 인을 주입하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.
  4. 제 1 항에 있어서, 상기 어닐링 공정은 불활성 가스 분위기에서 20분간 실시되는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.
  5. 제 1 항에 있어서, 상기 세정 과정은 황산세정, 불산세정 및 염산세정의 3단계로 실시되는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.
KR1019970028495A 1997-06-27 1997-06-27 반도체 소자의 게이트 전극 형성 방법 KR100255166B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970028495A KR100255166B1 (ko) 1997-06-27 1997-06-27 반도체 소자의 게이트 전극 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970028495A KR100255166B1 (ko) 1997-06-27 1997-06-27 반도체 소자의 게이트 전극 형성 방법

Publications (2)

Publication Number Publication Date
KR19990004404A true KR19990004404A (ko) 1999-01-15
KR100255166B1 KR100255166B1 (ko) 2000-05-01

Family

ID=19511911

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970028495A KR100255166B1 (ko) 1997-06-27 1997-06-27 반도체 소자의 게이트 전극 형성 방법

Country Status (1)

Country Link
KR (1) KR100255166B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100370126B1 (ko) * 1999-12-28 2003-01-30 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100370126B1 (ko) * 1999-12-28 2003-01-30 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법

Also Published As

Publication number Publication date
KR100255166B1 (ko) 2000-05-01

Similar Documents

Publication Publication Date Title
KR940008728B1 (ko) 반도체 장치 및 그 제조방법
KR930003144B1 (ko) 반도체장치의 제조방법
US4717687A (en) Method for providing buried layer delineation
JP3131436B2 (ja) 半導体装置の製造方法
KR19990004404A (ko) 반도체 소자의 게이트 전극 형성 방법
JPS6133253B2 (ko)
US4251300A (en) Method for forming shaped buried layers in semiconductor devices utilizing etching, epitaxial deposition and oxide formation
JP4870873B2 (ja) 半導体装置の製造方法
KR100770499B1 (ko) 게이트 산화막 제조 방법
KR20000057747A (ko) 실리콘 집적 회로의 제조 방법
KR0118878B1 (ko) 캐패시터의 유전체막 형성방법
KR100256246B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR20000004742A (ko) 반도체소자의 제조방법
KR0171936B1 (ko) 반도체 소자의 트랜지스터 제조방법
JPS6376377A (ja) 半導体集積回路装置の製造方法
KR100406590B1 (ko) 반도체 소자의 게이트 전극 형성방법
JPH02308532A (ja) 半導体装置の製法
KR100451768B1 (ko) 반도체 소자의 게이트 절연막 형성 방법
JPH04142777A (ja) ゲート電極又は配線の形成方法
KR100337930B1 (ko) 캐패시터의 제조 방법
KR100607793B1 (ko) 폴리 실리콘 게이트 전극의 이온 주입 방법
KR100295667B1 (ko) 반도체소자의제조방법
JP4940514B2 (ja) 半導体装置の製造方法
KR100214250B1 (ko) 반도체장치 제조방법
JPS62241376A (ja) Ｍｏｓ型半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee