KR19990003045A - 반도체소자의 커패시터 형성방법 - Google Patents
반도체소자의 커패시터 형성방법Info
- Publication number
- KR19990003045A KR19990003045A KR1019970026836A KR19970026836A KR19990003045A KR 19990003045 A KR19990003045 A KR 19990003045A KR 1019970026836 A KR1019970026836 A KR 1019970026836A KR 19970026836 A KR19970026836 A KR 19970026836A KR 19990003045 A KR19990003045 A KR 19990003045A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- charge storage
- film
- semiconductor device
- capacitor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 239000003990 capacitor Substances 0.000 title claims abstract description 25
- 230000015572 biosynthetic process Effects 0.000 title claims description 4
- 238000009792 diffusion process Methods 0.000 claims abstract description 22
- 230000004888 barrier function Effects 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 16
- 238000004544 sputter deposition Methods 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 230000008021 deposition Effects 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 37
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 239000011229 interlayer Substances 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 239000010408 film Substances 0.000 description 32
- 239000000463 material Substances 0.000 description 6
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체소자의 커패시터 형성방법에 관한 것으로, 식각하기 어려운 도전층을 사용하는 커패시터의 전하저장전극에서, 인접하는 전하저장전극들을 서로 요철관계로 형성한 다음, 확산방지막 및 도전층을 스퍼터방법을 통하여 증착함으로써 전하저장전극의 표면적을 증가시켜 정전용량을 증가시키고, 전하저장전극을 형성하기 위한 식각공정을 생략하여 공정을 단순하게 하고 그에 따른 반도체소자의 수율 및 신뢰성을 향상시키는 기술이다.
Description
본 발명은 반도체소자의 커패시터 형성방법에 관한 것으로서, 특히 전하저장 전극을 층간절연막으로부터 형성시켜 식각이 어려운 고유전상수를 갖는 도전층의 패터닝없이 전하저장전극을 형성하여 공정을 용이하게 하고, 인접하는 전하저장전극을 서로 요철관계로 형성하여 전하저장전극의 표면적을 두배 이상 증가시킴으로써 커패시터의 정전용량을 증가시켜 반도체소자의 수율 및 신뢰성을 향상시키는 기술에 관한 것이다.
일반적으로, 반도체소자의 고집적화가 1G DRAM급 이상으로 증가됨에 따라 커패시터의 고정전용량이 요구되고 있다. 이를 해결하기 위해 커패시터의 유전상수가 높은 물질을 사용하거나 유전체막의 두께를 얇게 하거나 하부전하저장전극의 표면적을 증대시키는 방법 등이 대두되고 있다. 이를 해결하기 위한 방안 중의 하나로서 높은 유전상수를 갗는 물질을 적용하려는 시도가 이루어지고 있다.
그래서, 상기와 같이 유전상수가 높은 물질을 유전체막으로 사용하는데, 종래에는 산화규소막과 질화규소막의 적층구조 또는 Ta2O5등을 사용하였으나 상기의 물질들로도 요구되는 정전용량에 대응할 수 없게 되어서, (Ba1-xSrx)TiO3(이하 BST라 함) 또는 Pb(ZrxTi1-x)O3(PZT) 등과 같은 고유전상수롤 지니는 물질의 박막이 적용되었다.
이하, 첨부된 도면을 참고로 하여 상세히 설명하기로 한다.
도 1 은 종래기술에 따른 반도체소자의 커패시터 형성방법을 살펴보면 다음과 같다.
먼저, 반도체기판 상에 소자분리 산화막과 게이트산화막을 형성하고, 게이트 전극과 소오스/드레인전극으로 구성되는 모스 전계효과 트랜지스터를 형성하고 전체 표면을 평탄화시킨 후, 상기 구조의 전표면에 층간절연막을 형성한다.
그 다음, 상기 소오스/드레인전극 중 전하저장전극 컨택으로 예정되어 있는 부분 상측의 층간절연막을, 제거하여 전하저장전극 컨택홀을 형성하고, 상기 컨택홀을 통하여 상기 소오스/드레인전극과 접속되는 컨택 플러그를 형성한 후, 상기 컨택 플러그의 표면에 확산방지막과 도전층의 적층구조로 저장전극을 형성하고, 저장전극 상부에 유전체막을 형성한 다음, 원하는 고유전체 특성을 얻기 위해 열처리공정을 실시하고, 전체표면 상부에 플레이트 전극을 형성하여 커패시터를 완성한다. (도 1)
상기와 같은 종래기술에 따른 반도체소자의 커패시터에서 고유전율을 갖는 물질을 유전체막으로 사용한 전하저장전극이 우수한 특성을 나타내기 위해서는 상기 전하저장전극의 패터닝이 정교하게 이루어져야 하나 전하저장전극을 구성하는 Pt, RuO2, IrO2/Ir등과 같은 물질들은 식각이 용이하지 않아서 상기 전하저장전극을 정교하게 패터닝하는 데에는 많은 어려움이 있으며, 전하저장전극의 표면적을 늘리는 데에도 한계가 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 인접하는 전하저장 전극들이 서로 요철관계를 이루도록 형성하며, 확산방지막 및 도전층의 증착을 스퍼터방법을 사용하여 전하저장전극을 패터닝하는 식각공정없이 형성하여 공정을 용이하게 하고 그에 따른 반도체소자의 수율을 향상시키는 반도체소자의 커패시터 형성방법을 제공하는 데 그 목적이 있다.
도 1 은 종래기술에 따른 반도체소자의 커패시터 형성방법을 도시한 단면도.
도 2 내지 도 14는 본 발명의 실시예에 따른 반도체소자의 커패시터 형성방법을 도시한 단면도.
* 도면의 주요부분에 대한 부호 설명
11 : 반도체기판, 13 : 층간절연막, 15 : 제1감광막 패턴, 17 : 제2감광막 패턴, 19 : 콘택홀, 21 : 다결정실리콘막, 23 : 다결정실리콘 콘택 플러그, 25 : 확산방지막, 27 : 도전층, 29 : 고유전체막, 31 : 플레이트 전극
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 커패시터 형성방법은,
층간절연막이 형성된 반도체기판 상부에 전하저장전극 패턴을 형성하기 위한 제1감광막 패턴을 형성하는 공정과,
상기 제1감광막 패턴을 식각마스크로 하여 전하저장전극들이 서로 요철관계를 갖도록 식각하는 공정과,
상기 층간절연막 상부에 전하저장전극 콘택형성을 위한 제2감광막 패턴을 형성하는 공정과,
상기 제2감광막 패턴을 식각마스크로 사용하여 콘택홀을 형성하는 공정과,
상기 콘택홀에 다결정실리콘을 매립하여 콘택플러그를 형성하는 공정과,
상기 콘택플러그와 접속되는 확산방지막을 형성하는 공정과,
상기 전하저장전극의 단차부분에 증착된 확산방지막을 제거하는 공정과,
상기 확산방지막 상부에 도전층을 형성하는 공정과,
상기 전하저장전극의 단차부분에 증착된 도전층을 제거하는 공정과,
상기 도전층 표면에 유전체막을 형성하는 공정과,
상기 유전체막 상부에 플레이트 전극을 형성하는 공정을 포함하는 것을 특징으로 한다.
한편, 이상의 목적을 달성하기 위한 본 발명의 원리는, 반도체기판 상부에 전하저장전극이 서로 요철관계를 갖도록 형성하여 전하저장전극의 표면적을 증가시켜 커패시터의 정전용량을 증가시키고, 후속 공정으로 확산방지막 및 도전층을 스퍼터 방법으로 증착함으로써 식각공정이 어려운 상기 도전층을 별도의 식각공정없이 전하저장전극을 형성할 수 있는 것이다.
이하, 첨부된 도면을 참고로 하여 상세히 설명하기로 한다.
도 2 내지 도 14은 본 발명의 실시예에 따른 반도체소자의 커패시터 형성방법을 도시한 단면도이다.
먼저, 반도체기판(11)에 소자분리 절연막(도시안됨), 게이트산화막(도시안됨), 게이트전극(도시안됨) 및 비트라인(도시안됨) 등의 하부구조물을 형성한다.
그리고, 상기 반도체기판(11) 상부에 층간절연막(13)을 형성한다. (도 2)
다음, 상기 층간절연막(13) 상부에 전하저장전극을 형성하기 위해 제1감광막 패턴(15)을 형성한다. (도 3)
그 다음, 상기 감광막 패턴(15)을 식각마스크로 사용하여 상기 층간절연막 (13)을 식각한다. 이때, 상기 식각공정은 건식 비등방성 식각공정을 실시함으로써 서로 절연될 정도로 요철관계를 갖는 전하저장전극 패턴을 형성한다. (도 4)
그 후, 상기 전하저장전극 패턴 상부에 전하저장전극 콘택을 형성하기 위한 제2감광막 패턴(17)을 형성한다. (도 5)
다음, 상기 제2감광막 패턴(17)을 식각마스크로 사용하여 컨택부분으로 예정되는 부분을 식각하여 컨택홀(19)을 형성한다. 이때, 상기 식각공정은 건식식각방법으로 실시한다. (도 6)
그 다음, 전체표면 상부에 붕소(boron)가 도핑된 다결정실리콘막(21)을 화학기상증착(chemical vapor deposition, 이하 CVD 라 함)방법으로 증착한다. (도 7)
그리고, 상기 콘택홀(19) 내부에만 상기 다결정실리콘막(21)이 남도록 화학용액으로 습식식각방식으로 전면식각을 실시하여 다결정실리콘 콘택 플러그(23)를 형성한다. (도 8)
그 후, 상기 다결정실리콘 콘택 플러그(23)와 후속 공정으로 형성될 도천층과 의 상호확산을 방지하여 열안정성을 높이기 위한 확산방지막(25)을 증착시킨다. 이때, 상기 확산방지막(25)은 전체기판 상부에 Ti 막과 TiN 막을 스퍼터방법을 사용하여 연속적으로 증착한다. 여기서, 상기 Ti 막은 100 ∼ 500 Å 정도의 두께로 증착하고, TiN 막은 200 ∼ 1000 Å 정도의 두께로 증착한다. 상기와 같이 스퍼터방법으로 증착된 확산방지막(25)은 각 전하저장전극의 단차부분에서 약간의 층덮힘현상을 보인다. 상기와 같은 층덮힘현상은 요철관계에 있는 각 전하저장전극들을 서로 전기적으로 통하게 한다. (도 9)
따라서, 상기 요철관계에 있는 각 전하저장전극들을 전기적으로 절연시키기 위해서 과산화수소수(H2O2)에 5초 내지 20초간 담구어 단차부분에 증착된 확산방지막(25)을 제거한다. 이때, 상기 다결정실리콘 콘택 플러그(23)와 접속되는 확산방지막(25)이 제거되지 않게 세밀히 제어한다. (도 10)
그 다음, 상기 확산방지막(25) 상부에 도전층(27)인 Pt 막을 상기 Ti 또는 TiN 막과 같은 스퍼터방법으로 증착한다.
또한, 상기 도전층(27)도 상기 확산방지막(25)과 같이 각 전하저장전극들 사이의 단차부분에 약간 증착이 된다. (도 11)
따라서, 각 전하저장전극 사이를 절연시키기 위해 염산(HC1)용액에 5 초 내지 20 초간 기판을 담구어 상기 전하저장전극들 사이의 단차부분에 증착된 도전층(27)을 제거한다.
상기와 같은 공정을 거치면 전하저장전극 형성올 위한 별도의 패터닝 공정없이 전하저장전극을 형성할 수 있다. (도 12)
그리고, 전체표면 상부에 고유전율을 갖는 유전체막(29)을 증착한다. 이때, 상기 유전체막(29)은 (Ba0.5Sr0.5)TiO3막을 스퍼터방법으로 100 ∼ 500 Å 정도의 두께 증착한다. (도 13)
그 후, 상기 유전체막(29) 상부에 플레이트 전극(31)으로 Pt 막을 금속유기화학기상증착방법으로 증착하여 반도체소자의 커패시터을 완성한다. (도 14)
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 커패시터 형성방법 식각하기 어려운 도전층을 사용하는 커패시터의 전하저장전극에서, 인접하는 전하저장전극들을 서로 요철관계로 형성한 다음, 확산방지막 및 도전층을 스퍼터방법을 통하여 증착함으로써 전하저장전극의 표면적을 증가시켜 정전용량을 중가시키고, 전하저장전극을 형성하기 위한 식각공정을 생략하여 공정을 단순하게 하고 그에 따른 반도체소자의 수율 및 신뢰성을 향상시키는 이점이 있다.
Claims (9)
- 층간절연막이 형성된 반도체기판 상부에 전하저장전극 패턴을 형성하기 위한 제1감광막 패턴을 형성하는 공정과,상기 제1감광막 패턴을 식각마스크로 하여 전하저장전극들이 서로 요철관계를 갖도록 식각하는 공정과,상기 층간절연막 상부에 전하저장전극 콘택형성을 위한 제2감광막 패턴을 형성하는 공정과,상기 제2감광막 패턴을 식각마스크로 사용하여 콘택홀을 형성하는 공정과,상기 콘택홀에 다결정실리콘을 매립하여 콘택플러그를 형성하는 공정과,상기 콘택플러그와 접속되는 확산방지막을 형성하는 공정과,상기 전하저장전극의 단차부분에 증착된 확산방지막을 제거하는 공정과,상기 확산방지막 상부에 도전층을 형성하는 공정과,상기 전하저장전극의 단차부분에 증착된 도전층을 제거하는 공정과,상기 도전층 표면에 유전체막을 형성하는 공정과,상기 유전체막 상부에 플레이트 전극을 형성하는 공정을 포함하는 반도체소자의 커패시터 형성방법.
- 청구항 1 에 있어서,상기 다결정실리콘 콘택 플러그는 CVD 방법으로 증착된 다결정실리콘막을 화학용액을 사용하여 습식방법으로 전면식각하여 형성하는 것을 특징으로 하는 반도체소자의 커패시터 형성방법.
- 청구항 1 에 있어서,상기 확산방지막은 Ti / TiN 의 적층구조로 형성하는 것을 특징으로 하는 반도체소자의 커패시터 형성방법.
- 청구항 1 또는 청구항 3 에 있어서,상기 확산방지막은 스퍼터방법으로 증착하는 것을 특징으로 하는 반도체소자의 커패시터 형성방법.
- 청구항 1 에 있어서,상기 도전층은 Pt 로 증착하는 것을 특징으로 하는 반도체소자의 커패시터 형성방법.
- 청구항 1 또는 청구항 5 에 있어서,상기 Pt 막은 스퍼터방법으로 증착하는 것을 특징으로 하는 반도체소자의 커패시터 형성방법.
- 청구항 1 에 있어서,상기 유전체막은 고유전율을 갖는 (Ba0.5Sr0.5)TiO3막을 100 ∼ 500 Å 정도의 두께로 증착하는 것을 특징으로 하는 반도체소자의 커패시터 형성방법.
- 청구항 1 또는 청구항 7 에 있어서,상기 유전체막은 스퍼터방법으로 증착하는 것을 특징으로 하는 반도체소자의 커패시터 형성방법.
- 청구항 1 에 있어서,상기 플레이트전극은 Pt 막으로 금속유기화학기상증착방법으로 증착하는 것을 특징으로 하는 반도체소자의 커패시터 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970026836A KR19990003045A (ko) | 1997-06-24 | 1997-06-24 | 반도체소자의 커패시터 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970026836A KR19990003045A (ko) | 1997-06-24 | 1997-06-24 | 반도체소자의 커패시터 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990003045A true KR19990003045A (ko) | 1999-01-15 |
Family
ID=65986580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970026836A KR19990003045A (ko) | 1997-06-24 | 1997-06-24 | 반도체소자의 커패시터 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990003045A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040050630A (ko) * | 2002-12-10 | 2004-06-16 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
-
1997
- 1997-06-24 KR KR1019970026836A patent/KR19990003045A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040050630A (ko) * | 2002-12-10 | 2004-06-16 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3384599B2 (ja) | 半導体装置及びその製造方法 | |
| KR100418573B1 (ko) | 반도체소자의 제조 방법 | |
| JP3636846B2 (ja) | 高誘電体キャパシタの製造方法 | |
| KR100597093B1 (ko) | 캐패시터 제조방법 | |
| KR100273689B1 (ko) | 반도체메모리장치및그제조방법 | |
| KR100246989B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| US6835976B2 (en) | Semiconductor device and its manufacture | |
| KR100355777B1 (ko) | 집적회로 구조물 및 그 제조방법 | |
| KR100846383B1 (ko) | 캐패시터 제조 방법 | |
| KR100475024B1 (ko) | 반도체소자의캐패시터형성방법 | |
| KR19990003045A (ko) | 반도체소자의 커패시터 형성방법 | |
| KR20010004369A (ko) | 강유전체 메모리 소자의 캐패시터 및 그 제조 방법 | |
| KR100464938B1 (ko) | 폴리실리콘 플러그 구조를 사용한 반도체 소자의 캐패시터형성방법 | |
| KR19990057942A (ko) | 반도체 장치의 강유전체 캐패시터 제조방법 | |
| KR100369868B1 (ko) | 반도체소자의 저장전극 형성방법 | |
| KR100390940B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100393965B1 (ko) | 반도체 소자의 캐패시터 및 그의 제조 방법 | |
| KR100624926B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR970054005A (ko) | 반도체소자 캐패시터 형성방법 | |
| KR0168339B1 (ko) | 다마신 공정을 이용한 커패시터 제조방법 | |
| KR100334529B1 (ko) | 반도체소자의캐패시터형성방법 | |
| KR100476380B1 (ko) | 반도체 장치의 실린더형 캐패시터 제조방법 | |
| KR100448235B1 (ko) | 강유전체 캐패시터의 제조방법 | |
| KR100843940B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR20010057385A (ko) | 캐패시터 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |