KR19990001763A - Simox를 이용한 반도체 장치의 소자 격리 영역 형성 방법 - Google Patents

Abstract

본 발명은 트렌치 아이솔레이션의 절연막 충전 및 후속 평탄화 공정을 단순화할 수 있는 SIMOX를 이용한 반도체 장치의 소자 격리 영역 형성 방법에 관한 것으로, 반도체 기판 상에 완충 산화막 및 식각 저지층, 그리고 포토레지스트 패턴을 순차적으로 형성하는 공정과, 상기 포토레지스트 패턴을 마스크로 사용하여 상기 완충 산화막의 상부 표면이 노출되도록 상기 식각 저지층을 식각하는 공정과, 상기 포토레지스트 패턴을 마스크로 사용하고, 상기 반도체 기판에 O₂를 주입하여 상기 반도체 기판 내에 O₂불순물 영역을 형성하는 공정과, 상기 포토레지스트 패턴을 마스크로 사용하고, 상기 O₂불순물 영역이 노출되도록 상기 반도체 기판을 식각하여 트렌치를 형성하는 공정과, 상기 포토레지스트 패턴을 제거한 후, 상기 트렌치를 포함하여 상기 식각 저지층 상에 SiO₂막을 형성하는 공정과, 상기 식각 저지층의 상부 표면이 노출되도록 상기 SiO₂막을 식각하는 공정과, 상기 SiO₂막을 포함하여 상기 반도체 기판을 열처리하는 공정을 포함한다. 이와 같은 SIMOX를 이용한 반도체 장치의 소자 격리 영역 형성 방법에 의해서, 트렌치 아이솔레이션의 절연막 충전 및 후속 평탄화 공정을 단순화할 수 있다.

Description

SIMOX를 이용한 반도체 장치의 소자 격리 영역 형성 방법

본 발명은 반도체 장치에 관한 것으로, 좀 더 구체적으로는, 트렌치 아이솔레이션(trench isolation)의 절연막 충전(filling) 및 후속 평탄화 공정을 단순화하는 SIMOX(Separation by IMplanted Oxygen)를 이용한 반도체 장치의 소자 격리 영역 형성 방법에 관한 것이다.

근래에는 반도체 소자의 크기가 작아지고 소자들의 집적 밀도가 높아지면서 소자와 소자 사이를 전기적으로 절연시키기 위한 소자 격리(isolation)기법이 매우 중요한 해결 과제로 대두되고 있다.

종래, 반도체 소자의 제조에 있어서, 소자와 소자 사이의 거리가 비교적 큰 경우에는 알려진 바와 같이 LOCOS(LOCal Oxidation of Silicon)법을 이용하여 아이솔레이션을 형성하는 것이 일반적이었다.

그러나, 반도체 소자의 고집적화와 함께 소자들 사이의 거리가 점차 짧아짐에 따라 LOCOS법으로 소자 격리 영역을 형성하는데 많은 어려움이 따랐고, 이를 대체하는 새로운 아이솔레이션 방법으로서 STI(Shallow Trench Isolation)방법이 제기되어 제품에 적용되고 있다.

그러나, STI의 경우는 실리콘 기판을 직접 식각하여 트렌치를 형성하고, 이 트렌치에 CVD 산화막(Chemical Vapor Deposition oxide)을 채워넣는 방법을 이용하기 때문에 산화막의 충전(filling)에 관한 여러 가지 문제점이 발생된다.

다시 말하면, 트렌치의 깊이가 얼마 깊지 않은 경우에는 CVD 산화막을 채워 넣어도 그 충전에 아무런 문제가 없으나, SRAM과 같이 완전(full) CMOS 기술을 적용하는 소자에 트렌치 아이솔레이션을 적용하면 CMOS 특유의 문제점 때문에 그 적용에 제약을 받는다.

즉, CMOS는 래치 업(latch up)과 같은 특별한 전기적 현상 때문에 깊이가 깊은 트렌치를 형성해야 하는데, 이 경우 CVD 산화막을 트렌치에 충전시키는 것이 매우 어렵다. 또한, 트렌치의 깊이가 깊으면 트렌치의 충전후, 산화막의 단차가 크기 때문에 뒤이어 수행되는 평탄화 공정을 실현하는데 있어서도 많은 어려움이 따른다.

상술한 문제점을 해결하기 위해 제안된 본 발명은, 트렌치 아이솔레이션의 절연막 충전 및 후속 평탄화 공정을 단순화할 수 있는 SIMOX를 이용한 반도체 장치의 소자 격리 영역 형성 방법을 제공하는 데 그 목적이 있다.

도 1A 내지 도 1F는 본 발명의 실시예에 따른 SIMOX를 이용한 반도체 장치의 소자 격리 영역 형성 방법을 순차적으로 보이는 공정도.

* 도면의 주요 부분에 대한 부호 설명

10 : 반도체 기판 12 : 완충 산화막

14 : 식각 저지층 16 : 포토레지스트 패턴

18 : 불순물 이온 20 : 불순물 영역

22 : 트렌치 24 : 절연막

(구성)

상술한 바와 같은 목적을 달성하기 위한 본 발명에 의하면, SIMOX를 이용한 반도체 장치의 소자 격리 영역 형성 방법은, 반도체 기판 상에 제 1 절연막 및 제 2 절연막, 그리고 포토레지스트 패턴을 순차적으로 형성하는 공정과; 상기 포토레지스트 패턴을 마스크로 사용하여 상기 제 1 절연막의 상부 표면이 노출되도록 상기 제 2 절연막을 식각하는 공정과; 상기 포토레지스트 패턴을 마스크로 사용하고, 상기 반도체 기판에 불순물 이온을 주입하여 상기 반도체 기판 내에 불순물 영역을 형성하는 공정과; 상기 포토레지스트 패턴을 마스크로 사용하고, 상기 불순물 영역이 노출되도록 상기 반도체 기판을 식각하여 트렌치를 형성하는 공정과; 상기 포토레지스트 패턴을 제거하는 공정과; 상기 트렌치를 포함하여 상기 제 2 절연막 상에 제 3 절연막을 형성하는 공정과; 상기 제 2 절연막의 상부 표면이 노출되도록 상기 제 3 절연막을 식각하는 공정과; 상기 제 3 절연막을 포함하여 상기 반도체 기판을 열처리하는 공정을 포함한다.

이 방법의 바람직한 실시예에 있어서, 상기 제 1 절연막은 상기 반도체 기판의 손상을 방지하기 위한 완충 산화막이다.

이 방법의 바람직한 실시예에 있어서, 상기 제 2 절연막은 상기 제 3 절연막의 식각시, 식각 저지층의 역할을 수행한다.

이 방법의 바람직한 실시예에 있어서, 상기 불순물 이온은 O₂이다.

이 방법의 바람직한 실시예에 있어서, 상기 제 3 절연막은 SiO₂로 형성된다.

이 방법의 바람직한 실시예에 있어서, 상기 열처리 공정은 적어도 1100℃에서 수행된다.

(작용)

이와 같은 SIMOX를 이용한 반도체 장치의 소자 격리 영역 형성 방법에 의해서, 트렌치 아이솔레이션의 절연막 충전 및 후속 평탄화 공정을 단순화할 수 있다.

(실시예)

이하, 본 발명의 바람직한 실시예를 첨부 도면 도 1A 내지 도 1F에 의거해서 상세히 설명한다.

도 1A 내지 도 1F에는 본 발명의 실시예에 따른 SIMOX를 이용한 반도체 장치의 소자 격리 영역 형성 방법이 상세하게 도시되어 있다.

먼저, 도 1A를 참조하면, 반도체 기판(10)상에 산화막(12) 및 질화막(14)을 순차적으로 형성한다. 이때, 상기 산화막(12)은 상기 질화막(14)의 형성할 때 상기 반도체 기판(10)이 손상되는 것을 방지하기 위한 스트레스 완충막(stress buffer layer)이고, 상기 질화막(14)은 뒷단에서 수행되는 CMP(Chemical Mechanical Polishing) 또는 에치 백(etch back) 공정에서 식각 저지층(etch stopper)의 역할을 수행한다.

다음, 도 1B에 있어서, 상기 질화막(14)상에 상기 반도체 기판(10)의 트렌치가 형성될 영역을 정의하여 포토레지스트 패턴(16)을 형성한다. 이어서, 상기 포토레지스트 패턴(16)을 마스크 사용하여 상기 산화막(12)의 상부 표면이 노출되도록 상기 질화막(14)을 식각한다.

그리고, 상기 포토레지스트 패턴(16)을 마스크로 사용하고, 상기 반도체 기판(10)내에 O₂불순물 이온(18)을 주입하여 상기 반도체 기판(10)내에 불순물 영역(20)을 형성한다.

이어서, 상기 포토레지스트 패턴(16)을 마스크로 사용하고, 상기 반도체 기판(10)내에 형성된 불순물 영역(20)이 노출되도록 상기 반도체 기판(10)을 식각하면, 도 1C에 도시된 바와 같이 트렌치(22)가 형성된다.

도 1D를 참조하면, 상기 포토레지스트 패턴(16)을 제거하고, 상기 트렌치(22)를 포함하여 상기 질화막(14)상에 CVD 공정을 이용하여 실리콘 산화막(SiO₂;24)을 형성한다.

그리고, 도 1E에 있어서, 상기 질화막(14)의 상부 표면이 노출되도록 상기 실리콘 산화막(24)을 CMP 또는 에치 백 공정으로 식각한다. 이때, 상기 질화막(14)은 상기 CMP 또는 에치 백 공정의 식각 저지층으로서의 역할을 수행한다.

마지막으로, 도 1F에 있어서, 상기 불순물 영역(20)이 형성된 상기 반도체 기판(10) 및 상기 실리콘 질화막(24)을 약 1100℃ 보다 상대적으로 높은 온도에서 열처리 공정을 수행한다.

이 열처리 공정에 의해서, 상기 O₂불순물 이온이 주입되어 형성된 불순물 영역(20)의 O₂성분과 상기 실리콘 산화막(24)의 Si 성분이 상호 반응하게 되고, 따라서, 상기 불순물 영역(20)이 실리콘 산화막(SiO₂)으로 형성되어 도 1F에 도시된 바와 같이, 소자간 전기적 절연을 위한 트렌치 아이솔레이션(24a)이 형성된다.

상술한 바와 같은 SIMOX를 이용한 반도체 장치의 소자 격리 영역 형성 방법에 의해서, 트렌치 아이솔레이션의 절연막 충전 및 후속 평탄화 공정을 단순화할 수 있다.

Claims (6)

1. 반도체 기판(10)상에 제 1 절연막(12) 및 제 2 절연막(14), 그리고 포토레지스트 패턴(16)을 순차적으로 형성하는 공정과;

   상기 포토레지스트 패턴(16)을 마스크로 사용하여 상기 제 1 절연막(12)의 상부 표면이 노출되도록 상기 제 2 절연막(14)을 식각하는 공정과;

   상기 포토레지스트 패턴(16)을 마스크로 사용하고, 상기 반도체 기판(10)에 불순물 이온(18)을 주입하여 상기 반도체 기판(10)내에 불순물 영역(20)을 형성하는 공정과;

   상기 포토레지스트 패턴(16)을 마스크로 사용하고, 상기 불순물 영역(20)이 노출되도록 상기 반도체 기판(10)을 식각하여 트렌치(22)를 형성하는 공정과;

   상기 포토레지스트 패턴(16)을 제거하는 공정과;

   상기 트렌치(22)를 포함하여 상기 제 2 절연막(14)상에 제 3 절연막(24)을 형성하는 공정과;

   상기 제 2 절연막(14)의 상부 표면이 노출되도록 상기 제 3 절연막(24)을 식각하는 공정과;

   상기 제 3 절연막(24)을 포함하여 상기 반도체 기판(10)을 열처리하는 공정을 포함하는 SIMOX를 이용한 반도체 장치의 소자 격리 영역 형성 방법.
2. 제 1 항에 있어서,

   상기 제 1 절연막(12)은 상기 반도체 기판(10)의 손상을 방지하기 위한 완충 산화막인 SIMOX를 이용한 반도체 장치의 소자 격리 영역 형성 방법.
3. 제 1 항에 있어서,

   상기 제 2 절연막(14)은 상기 제 3 절연막(24)의 식각시, 식각 저지층의 역할을 수행하는 SIMOX를 이용한 반도체 장치의 소자 격리 영역 형성 방법.
4. 제 1 항에 있어서,

   상기 불순물 이온(18)은 O₂인 SIMOX를 이용한 반도체 장치의 소자 격리 영역 형성 방법.
5. 제 1 항에 있어서,

   상기 제 3 절연막(24)은 SiO₂로 형성되는 SIMOX를 이용한 반도체 장치의 소자 격리 영역 형성 방법.
6. 제 1 항에 있어서,

   상기 열처리 공정은 적어도 1100℃에서 수행되는 SIMOX를 이용한 반도체 장치의 소자 격리 영역 형성 방법.