KR19990000338A - 씨씨디(ccd) 영상소자의 제조방법 - Google Patents
씨씨디(ccd) 영상소자의 제조방법 Download PDFInfo
- Publication number
- KR19990000338A KR19990000338A KR1019970023176A KR19970023176A KR19990000338A KR 19990000338 A KR19990000338 A KR 19990000338A KR 1019970023176 A KR1019970023176 A KR 1019970023176A KR 19970023176 A KR19970023176 A KR 19970023176A KR 19990000338 A KR19990000338 A KR 19990000338A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- forming
- bccd
- floating diffusion
- diffusion region
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000009792 diffusion process Methods 0.000 claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 19
- 150000004767 nitrides Chemical class 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 2
- 239000007788 liquid Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/951—Lift-off
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 CCD 영상소자의 제조방법에 관한 것으로 반도체 기판의 표면내에 p형 웰을 형성하는 단계와, 상기 p형 웰의 표면에 BCCD를 형성하는 단계와, 상기 BCCD상에 일정한 간격을 갖도록 오프셋 게이트와 리셋 게이트를 형성하는 단계와, 상기 오프셋 게이트 및 리셋 게이트 사이의 BCCD내에 플로우팅 디퓨전 영역을 형성하는 단계, 상기 플로우팅 디퓨전 영역에 콘택홀을 갖도록 상기 반도체 기판의 전면에 마스크층을 형성하는 단계와, 상기 콘택홀을 포함한 반도체 기판의 전면에 금속층을 형성하는 단계와, 상기 마스크층상의 금속층을 마스크층과 함께 선택적으로 제거하여 상기 콘택홀에 플로우팅 게이트를 형성하는 단계를 포함하여 형성함을 특징으로 한다.
Description
본 발명은 전하 결합 소자(Charge Coupled Device : 이하, CCD라 칭함)에 관한 것으로 특히, CCD 영상소자의 제조방법에 관한 것이다.
일반적으로 고체 촬상 소자는 일정간격을 갖고 매트릭스(Matrix) 형태로 배열되어 빛의 신호를 전기적인 신호로 변환하여 영상 전하를 생성하는 복수개의 광전 변환 영역과, 광전 변환 영역의 사이에 수직방향으로 각각 형성되어 상기 광전 변환 영역에서 생성된 영상 전하를 수직방향으로 전송하는 복수개의 수직 전하 전송 영역과, 상기 수직 방향으로 전송된 영상 전하를 수평 방향으로 전송하기 위한 수평 전하 전송 영역과, 상기 수평 방향으로 전송된 영상 전하를 센싱하여 주변회로부로 출력하는 플로우팅 디퓨전 영역으로 크게 구성된다.
도 1a는 일반적인 플로우팅 디퓨전의 평면도이고, 도 1b는 도 1a의 Ⅱ - Ⅱ 선에 따른 플로우팅 디퓨전을 나타낸 단면도이다.
플로우팅 디퓨전(FD)은 수평 전하 전송 영역의 최종단에 구성되는 것으로 그 구조는 다음과 같다.
먼저, N-기판(11)의 표면내에 형성되는 P-웰(Well)(12)과, 상기 P-웰(12)의 표면에 형성되는 BCCD(13)과, 상기 BCCD(13)의 최종단의 상측에 구성되어 BCCD(13)의 최종단으로 이동되어진 전하를 트랜스퍼시키는 오프셋 게이트(OG)(14)와, 상기 BCCD(13)의 최종단에 구성되어 상기 오프셋 게이트(14)를 통해 전송되어진 전하량을 센싱하는 플로우팅 디퓨전 영역(15)과, 상기 플로팅 디퓨전 영역(15)의 일측면에 구성되어 센싱이 끝난 전하를 리셋시키는 리셋 드레인 영역(16)과, 상기 플로우팅 디퓨전 영역(15)과 리셋 드레인 영역(16)사이의 상측에 구성되어 센싱이 끝난 전하를 상기 리셋 드레인 영역(16)으로 이동시키는 리셋 게이트(17)와, 상기 플로우팅 디퓨전 영역(15)의 플로우팅 게이트(18)에 연결되어 전하를 센싱하는 트랜지스터들로 이루어진 전하 검출부(도면에 도시하지 않음)를 포함하여 구성된다.
상기와 같이 구성된 종래의 플로우팅 디퓨전의 동작은 리셋 게이트(17) 및 리셋 드레인 영역(16)에 바이어스를 인가하게 되면 플로우팅 디퓨전 영역(15)에서 리셋 드레인 영역(16) 쪽으로 전류가 흐르게 된다.
이하, 첨부된 도면을 참고하여 종래의 CCD 영상소자의 제조방법을 설명하면 다음과 같다.
도 2a 내지 도 2f는 종래의 CCD 영상소자의 제조방법을 나타낸 공정단면도이다.
먼저, 도 2a에 도시한 바와같이 n형 반도체 기판(21)의 표면내에 p-웰(Well)(22)을 형성하고, 이어, 상기 p-웰(22)의 소정영역에 이온을 주입하여 수평전하 전송채널로 이용되는 BCCD(Barried CCD)(23)를 형성한다.
그리고 상기 BCCD(23)를 포함한 n형 반도체 기판(21)의 전면에 게이트 절연을 위한 게이트 산화막(24) 및 질화막(25)을 차례로 형성하고, 상기 질화막(25)상에 폴리 실리콘(26)을 형성하며, 상기 폴리 실리콘(26)상에 제 1 포토레지스트(27)를 도포한 후, 노광 및 현상공정으로 제 1 포토레지스트(27)를 패터닝(Patterning)한다.
도 2b에 도시한 바와같이 상기 패터닝된 제 1 포토레지스트(27)를 마스크로이용하여 상기 폴리 실리콘(26)을 선택적으로 제거함으로써 오프셋 게이트(26a)와 리셋 게이트(26b)를 형성한다.
이어, 상기 오프셋 게이트(26a) 및 리셋 게이트(26b)를 포함한 n형 반도체 기판(21)의 전면에 산화막(Oxide)(28)을 형성하고, 상기 산화막(28)이 상기 오프셋 게이트(26a) 및 리셋 게이트(26b)의 상측 및 측면에만 남도록 선택적으로 제거한다.
도 2c에 도시한 바와같이 상기 산화막(28)을 포함한 n형 반도체 기판(21)의 전면에 제 2 포토레지스트(29)를 도포한 후, 노광 및 현상공정으로 제 2 포토레지스트(29)를 패터닝한다.
이어, 상기 패터닝된 제 2 포토레지스트(29)를 마스크로 이용하여 상기 게이트 산화막(24)의 표면이 소정부분 노출되도록 상기 질화막(25)을 선택적으로 제거한다.
다음에 상기 패터닝된 제 2 포토레지스트(29)를 마스크로 이용하여 전면에 불순물 이온주입 공정을 실시하여 상기 BCCD(23)의 소정영역에 오믹 콘택(Ohmic Contact)용 플로우팅 디퓨전 영역(30)을 형성한다.
도 2d에 도시한 바와같이 상기 제 2 포토레지스트(29)를 제거하고, 상기 n형 반도체 기판(21)의 전면에 제 3 포토레지스트(31)를 도포한 후, 노광 및 현상공정으로 제 3 포토레지스트(31)를 패터닝한다.
이어, 상기 패터닝된 제 3 포토레지스트(31)를 마스크로 이용하여 상기 플로우팅 디퓨전 영역(30)의 표면이 소정부분 노출되도록 상기 게이트 산화막(24)을 선택적으로 제거하여 콘택홀(Contact Hole)(32)을 형성한다.
도 2e에 도시한 바와같이 상기 제 3 포토레지스트(31)를 제거하고, 상기 콘택홀(32)을 포함한 n형 반도체 기판(21)의 전면에 금속층(33)을 형성하며, 상기 금속층(33)상에 제 4 포토레지스트(34)를 도포한 후, 노광 및 현상공정으로 제 4 포토레지스트(34)를 패터닝한다.
도 2f에 도시한 바와같이 상기 패터닝된 제 4 포토레지스트(34)를 마스크로 이용하여 상기 금속층(33)이 상기 플로우팅 디퓨전 영역(30)에 오믹 콘택되도록 패터닝함으로써 상기 콘택홀(32) 내부 및 그에 인접한 질화막(25) 상측에 영상 전하를 주변회로(도면에 도시하지 않음)로 출력하는 플로우팅 게이트(33a)를 형성한다.
일반적으로 빛에 의해 생성된 총전하량 Qsig = Cin * Vout이다.
여기서 Cin는 플로우팅 디퓨전 영역에 센싱 앰프로 가해지는 총 커패시턴스의 양이고, Vout는 플로우팅 디퓨전 영역에서 감지될 수 있는 전압이다.
상기와 같은 식에 의해 Vout = Qsig / Cin 으로 주어지므로 Cin이 클수록 플로우팅 디퓨전의 센싱 전압은 떨어진다.
그러나 이와 같은 종래의 CCD 영상소자의 제조방법에 있어서 다음과 같은 문제점이 있었다.
즉, 플로우팅 디퓨전 영역에서 플로우팅 디퓨전 영역과 오믹 콘택을 형성하기 위해 사용되어진 플로우팅 게이트의 미스얼라인(Misalign)을 고려해서 콘택홀을 포함한 그와 인접한 부분까지 플로우팅 게이트를 형성하기 때문에 플로우팅 디퓨전 영역이 넓어져 고려된 만큼의 기생 커패시턴스가 존재하여 플로우팅 디퓨전의 센싱 전압을 높이는데 그 한계가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 플로우팅 디퓨전 영역을 최소로하여 센싱 전압을 극대화 시키도록 한 CCD 영상소자의 제조방법을 제공하는데 그 목적이 있다.
도 1a는 일반적인 플로우팅 디퓨전의 평면도
도 1b는 도 1a의 Ⅱ - Ⅱ 선에 따른 플로우팅 디퓨전을 나타낸 단면도
도 2a 내지 도 2f는 종래의 CCD 영상소자의 제조방법을 나타낸 공정단면도
도 3a 내지 도 3f는 본 발명에 의한 CCD 영상소자의 제조방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
51 : n형 반도체 기판 52 : p-웰
53 : BCCD 54 : 게이트 산화막
55 : 질화막 56 : 폴리 실리콘
57 : 제 1 포토레지스트 58 : 산화막
59 : 제 2 포토레지스트 60 : 플로우팅 디퓨전 영역
61 : 마스크층 62 : 콘택홀
63 : 금속층 63a : 플로우팅 게이트
상기와 같은 목적을 달성하기 위한 본 발명에 의한 CCD 영상소자의 제조방법은 반도체 기판의 표면내에 p형 웰을 형성하는 단계와, 상기 p형 웰의 표면에 BCCD를 형성하는 단계와, 상기 BCCD상에 일정한 간격을 갖도록 오프셋 게이트와 리셋 게이트를 형성하는 단계와, 상기 오프셋 게이트 및 리셋 게이트 사이의 BCCD내에 플로우팅 디퓨전 영역을 형성하는 단계와, 상기 플로우팅 디퓨전 영역에 콘택홀을 갖도록 상기 반도체 기판의 전면에 마스크층을 형성하는 단계와, 상기 콘택홀을 포함한 반도체 기판의 전면에 금속층을 형성하는 단계와, 상기 마스크층상의 금속층을 마스크층과 함께 선택적으로 제거하여 상기 콘택홀에 플로우팅 게이트를 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 CCD 영상소자의 제조방법을 상세히 설명하면 다음과 같다.
도 3a 내지 도 3f는 본 발명에 의한 CCD 영상소자의 제조방법을 나타낸 공정단면도이다.
먼저, 도 3a에 도시한 바와같이 n형 반도체 기판(51)의 표면내에 p-웰(Well)(52)을 형성하고, 상기 p-웰(52)의 소정영역에 이온을 주입하여 수평전하 전송채널로 이용되는 BCCD(53)를 형성한다.
그리고 상기 BCCD(53)를 포함한 n형 반도체 기판(51)의 전면에 게이트 절연을 위한 게이트 산화막(54) 및 질화막(55)을 차례로 형성하고, 상기 질화막(55)상에 폴리 실리콘(56)을 형성한다.
이어, 상기 폴리 실리콘(56)상에 제 1 포토레지스트(57)를 도포한 후, 노광 및 현상공정으로 제 1 포토레지스트(57)를 패터닝(Patterning)한다.
도 3b에 도시한 바와같이 상기 패터닝된 제 1 포토레지스트(57)를 마스크로 이용하여 상기 폴리 실리콘(56)을 패터닝하므로써 일정한 간격을 갖도록 오프셋 게이트(56a) 및 리셋 게이트(56b)를 형성한다.
이어, 상기 오프셋 게이트(56a) 및 리셋 게이트(56b)를 포함한 n형 반도체 기판(51)의 전면에 절연막(58)으로 IPO(Inter Poly Oxide)를 형성하고, 상기 절연막(58)이 상기 오프셋 게이트(56a) 및 리셋 게이트(56b)의 상측 및 측면에만 남도록 선택적으로 제거한다.
도 3c에 도시한 바와같이 상기 절연막(58)을 포함한 n형 반도체 기판(51)의 전면에 제 2 포토레지스트(59)를 도포한 후, 노광 및 현상공정으로 제 2 포토레지스트(59)를 패터닝한다.
이어, 상기 패터닝된 제 2 포토레지스트(59)를 마스크로 이용하여 상기 게이트 산화막(54)의 표면이 소정부분 노출되도록 상기 질화막(55)을 선택적으로 제거한다.
다음에 상기 패터닝된 제 2 포토레지스트(59)를 마스크로 이용하여 전면에 불순물 이온주입 공정을 실시하여 상기 BCCD(53)의 소정영역에 오믹 콘택(Ohmic Contact)용 플로우팅 디퓨전 영역(60)을 형성한다.
도 3d에 도시한 바와같이 상기 제 2 포토레지스트(59)를 제거하고, 상기 n형 반도체 기판(51)의 전면에 마스크층(61)으로 제 3 포토레지스트를 도포한 후, 노광 및 현상공정으로 제 3 포토레지스트를 패터닝한다.
이어, 상기 패터닝된 제 3 포토레지스트를 마스크로하여 상기 플로우팅 디퓨전 영역(60)의 표면이 소정부분 노출되도록 상기 게이트 산화막(54)을 선택적으로 제거하여 콘택홀(Contact Hole)(62)을 형성한다.
도 3e에 도시한 바와같이 상기 콘택홀(62)을 포함한 n형 반도체 기판(51)의 전면에 금속층(63)을 형성한다.
도 3f에 도시한 바와같이 리프트 오프(Lift Off) 공정을 실시하여 마스크층(61)인 제 3 포토레지스트를 제거하므로서 상기 플로우팅 디퓨전 영역(60)에 오믹 콘택되는 영상전하를 주변회로(도면에 도시하지 않음)부로 출력하는 플로우팅 게이트(63a)를 형성한다.
여기서 상기 리프트 오프 방법은 주로 화합물 반도체 제조공정에 사용되는 방법으로서 상기 마스크층(61)인 제 3 포토레지스트층위에 금속층(63) 등이 있을 경우 아세톤등과 같은 세정액체속에서 초음파(Ultrasonic)를 가해주면 유기물질인 제 3 포토레지스트가 분리되어 나오면서 위쪽의 상기 금속층(63)도 함께 제거하는 방법이다.
상기와 같은 리프트 오프 방법에 의해서 상기 마스크층(61)인 제 3 포토레지스트의 상측에 형성된 금속층(63)은 제 3 포토레지스트가 제거될 때 동시에 제거가 됨으로써 하부에 제 3 포토레지스트가 없는 플로우팅 디퓨전 영역의 금속층(63)이 최소한으로 플로우팅 디퓨전 영역(60)과 오믹 콘택되는 플로우팅 게이트(63a)를 형성한다.
이상에서 설명한 바와같이 본 발명에 의한 CCD 영상소자의 제조방법에 있어서 플로우팅 디퓨전 영역에서 플로우팅 게이트가 플로우팅 디퓨전 영역에 콘택되는 부분이 최소로 형성함으로써 접합(Junction) 커패시턴스를 제외한 모든 기생 커패시턴스를 제거하기 때문에 플로팅 디퓨전 영역의 센싱 전압을 극대화시키는 효과가 있다.
Claims (4)
- 반도체 기판의 표면내에 p형 웰을 형성하는 단계;상기 p형 웰의 표면에 BCCD를 형성하는 단계;상기 BCCD상에 일정한 간격을 갖도록 오프셋 게이트와 리셋 게이트를 형성하는 단계;상기 오프셋 게이트 및 리셋 게이트 사이의 BCCD내에 플로우팅 디퓨전 영역을 형성하는 단계;상기 플로우팅 디퓨전 영역에 콘택홀을 갖도록 반도체 기판의 전면에 마스크층을 형성하는 단계;상기 콘택홀을 포함한 반도체 기판의 전면에 금속층을 형성하는 단계;상기 마스크층상의 금속층을 마스크층과 함께 선택적으로 제거하여 상기 콘택홀에 플로우팅 게이트를 형성하는 단계를 포함하여 형성함을 특징으로 하는 CCD 영상소자의 제조방법.
- 제 1 항에 있어서,상기 BCCD와 오프셋 게이트 및 리셋 게이트 사이에 게이트 절연막을 형성하고 상기 게이트 절연막과 오프셋 게이트 및 리셋 게이트 사이에 질화막을 더 형성하는 것을 특징으로 하는 CCD 영상소자의 제조방법.
- 제 1 항에 있어서,상기 오프셋 게이트 및 리셋 게이트 사이의 BCCD 내에 플로우팅 디퓨전 영역을 형성하는 단계는 포토레지스트를 마스크로 이용하여 상기 오프셋 게이트 및 리셋 게이트 사이의 질화막을 선택적으로 제거하고, 전면에 불순물 이온을 주입하여 형성하는 것을 특징으로 하는 CCD 영상소자의 제조방법.
- 제 1 항에 있어서,상기 마스크층상의 금속층을 마스크층과 함께 선택적으로 제거하여 상기 콘택홀에 플로우팅 게이트를 형성하는 단계에서 상기 마스크층과 금속층을 세정액속에서 초음파를 가해 제거하여 형성함을 특징으로 하는 CCD 영상소자의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970023176A KR100223826B1 (ko) | 1997-06-04 | 1997-06-04 | 씨씨디(ccd) 영상소자의 제조방법 |
| US08/934,769 US5981309A (en) | 1997-06-04 | 1997-09-22 | Method for fabricating charge coupled device image sensor |
| DE19804004A DE19804004B4 (de) | 1997-06-04 | 1998-02-02 | Verfahren zum Herstellen eines CCD-Bildsensors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970023176A KR100223826B1 (ko) | 1997-06-04 | 1997-06-04 | 씨씨디(ccd) 영상소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990000338A true KR19990000338A (ko) | 1999-01-15 |
| KR100223826B1 KR100223826B1 (ko) | 1999-10-15 |
Family
ID=19508645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970023176A KR100223826B1 (ko) | 1997-06-04 | 1997-06-04 | 씨씨디(ccd) 영상소자의 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5981309A (ko) |
| KR (1) | KR100223826B1 (ko) |
| DE (1) | DE19804004B4 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100728471B1 (ko) * | 2001-04-30 | 2007-06-13 | 매그나칩 반도체 유한회사 | 전위 구배를 갖는 매몰 씨씨디를 구비하는 전하결합소자및 그 제조 방법 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3011137B2 (ja) * | 1997-06-27 | 2000-02-21 | 日本電気株式会社 | 電荷転送装置およびその製造方法 |
| KR100359767B1 (ko) * | 1998-07-11 | 2002-11-07 | 주식회사 하이닉스반도체 | 고체촬상소자의 제조 방법 |
| JP4407785B2 (ja) * | 2000-10-24 | 2010-02-03 | ソニー株式会社 | 半導体装置及びその検査方法 |
| KR100630679B1 (ko) * | 2003-12-17 | 2006-10-02 | 삼성전자주식회사 | 포토 다이오드 및 이의 제조 방법 |
| FR2867308B1 (fr) * | 2004-03-02 | 2006-05-19 | Atmel Grenoble Sa | Circuit integre avec diode de lecture de tres petites dimensions |
| JP4739706B2 (ja) * | 2004-07-23 | 2011-08-03 | 富士フイルム株式会社 | 固体撮像素子及びその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4149307A (en) * | 1977-12-28 | 1979-04-17 | Hughes Aircraft Company | Process for fabricating insulated-gate field-effect transistors with self-aligned contacts |
| US4268951A (en) * | 1978-11-13 | 1981-05-26 | Rockwell International Corporation | Submicron semiconductor devices |
| US4594604A (en) * | 1983-10-21 | 1986-06-10 | Westinghouse Electric Corp. | Charge coupled device with structures for forward scuppering to reduce noise |
| JPS60229368A (ja) * | 1984-04-27 | 1985-11-14 | Olympus Optical Co Ltd | 固体撮像装置 |
| US5192990A (en) * | 1986-09-18 | 1993-03-09 | Eastman Kodak Company | Output circuit for image sensor |
| US4912545A (en) * | 1987-09-16 | 1990-03-27 | Irvine Sensors Corporation | Bonding of aligned conductive bumps on adjacent surfaces |
| KR960002100B1 (ko) * | 1993-03-27 | 1996-02-10 | 삼성전자주식회사 | 전하결합소자형 이미지센서 |
| US5387536A (en) * | 1994-01-26 | 1995-02-07 | Eastman Kodak Company | Method of making a low capacitance floating diffusion structure for a solid state image sensor |
-
1997
- 1997-06-04 KR KR1019970023176A patent/KR100223826B1/ko not_active IP Right Cessation
- 1997-09-22 US US08/934,769 patent/US5981309A/en not_active Expired - Fee Related
-
1998
- 1998-02-02 DE DE19804004A patent/DE19804004B4/de not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100728471B1 (ko) * | 2001-04-30 | 2007-06-13 | 매그나칩 반도체 유한회사 | 전위 구배를 갖는 매몰 씨씨디를 구비하는 전하결합소자및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100223826B1 (ko) | 1999-10-15 |
| DE19804004B4 (de) | 2004-05-06 |
| DE19804004A1 (de) | 1998-12-10 |
| US5981309A (en) | 1999-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518115B2 (en) | CMOS image sensor and method for fabricating the same | |
| US7678643B2 (en) | Method for manufacturing a CMOS image sensor | |
| US6452243B1 (en) | Solid state image sensor and method for fabricating the same | |
| KR100223826B1 (ko) | 씨씨디(ccd) 영상소자의 제조방법 | |
| JP3936955B2 (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| KR100720505B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100748323B1 (ko) | 이미지센서 제조 방법 | |
| JP2003124451A (ja) | 電荷結合素子におけるブルーミング防止構造の生成方法 | |
| JP6161454B2 (ja) | 光電変換装置、その製造方法及びカメラ | |
| KR100359767B1 (ko) | 고체촬상소자의 제조 방법 | |
| KR100215882B1 (ko) | 고체촬상소자 제조방법 | |
| KR20010083154A (ko) | 고체촬상장치 및 그의 제조방법 | |
| JPH03259570A (ja) | 電荷転送素子およびその製造方法 | |
| KR100259084B1 (ko) | 고체촬상소자및이의제조방법 | |
| KR100748317B1 (ko) | 이미지센서의 제조 방법 | |
| KR100956193B1 (ko) | 이송효율이 개선된 씨모스 이미지 센서 및 그 제조 방법 | |
| KR100671140B1 (ko) | 고체 촬상 소자의 제조방법 | |
| KR100223931B1 (ko) | 고체 촬상 소자 및 그 제조방법 | |
| KR100364792B1 (ko) | 고체촬상소자 | |
| KR100263479B1 (ko) | 고체 촬상 소자의 제조 방법 | |
| KR100379538B1 (ko) | 수평전하결합소자및그의제조방법 | |
| KR100790213B1 (ko) | 이미지센서의 제조 방법 | |
| KR100304977B1 (ko) | 고체촬상소자의제조방법 | |
| JP3076415B2 (ja) | 固体撮像装置の製造方法 | |
| KR100683397B1 (ko) | 시모스 이미지센서의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050620 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |