JP3936955B2 - Ｃｍｏｓイメージセンサの製造方法 - Google Patents
Ｃｍｏｓイメージセンサの製造方法 Download PDFInfo
- Publication number
- JP3936955B2 JP3936955B2 JP2004369144A JP2004369144A JP3936955B2 JP 3936955 B2 JP3936955 B2 JP 3936955B2 JP 2004369144 A JP2004369144 A JP 2004369144A JP 2004369144 A JP2004369144 A JP 2004369144A JP 3936955 B2 JP3936955 B2 JP 3936955B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- image sensor
- cmos image
- type impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000012535 impurity Substances 0.000 claims description 65
- 150000002500 ions Chemical class 0.000 claims description 51
- 238000002955 isolation Methods 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 229910015900 BF3 Inorganic materials 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 238000000638 solvent extraction Methods 0.000 claims description 3
- -1 boron fluoride ions Chemical class 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 description 23
- 230000007547 defect Effects 0.000 description 7
- 108091006149 Electron carriers Proteins 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
本発明はＣＭＯＳイメージセンサ及びその製造方法に関し、特にＣＭＯＳイメージセンサを構成するトランジスタのゲート電極下のアクティブ領域と素子分離膜間との界面で不純物イオン注入による欠陥発生を最小化できるＣＭＯＳイメージセンサ及びその製造方法に関する。
イメージセンサは光学映像を電気信号に変換させる半導体素子で、大別して電荷結合素子(ＣＣＤ)とＣＭＯＳイメージセンサに区分される。電荷結合素子は、各々のＭＯＳキャパシタが互いに非常に近接した状態で電荷キャリアをキャパシタに格納し、移送する素子であり、一方、ＣＭＯＳイメージセンサは、制御回路及び信号処理回路を周辺回路として使用するＣＭＯＳ技術を用いて画素数だけのＭＯＳトランジスタを作り、これを用いて出力を検出するスイッチング方式を採用する素子である。
電荷結合素子は駆動方式が複雑で電力消耗が高く、マスク工程のステップ数が多いために信号処理回路をＣＣＤチップ内に設けることができないという短所があるので、最近このような短所を克服するためにサブミクロンＣＭＯＳ製造技術を用いたＣＭＯＳイメージセンサの開発が盛んに研究されている。
ＣＭＯＳイメージセンサは単位画素内にフォトダイオードとＭＯＳトランジスタとを形成させてスイッチング方式で信号を検出することによりイメージを得ている。、これはＣＭＯＳ製造技術を用いて製造され、電力消耗が低く、マスクの数も２０個程度であり、３０〜４０個のマスクが必要なＣＣＤ工程に比べて工程が非常に単純である。このため、信号処理回路を単一チップ内に集積することができ、製品の小型化を通して様々な応用が可能である。
ＣＭＯＳイメージセンサの構成を説明すれば次の通りである。図１及び図２は従来技術に係るＣＭＯＳイメージセンサの単位画素構造を概略的に示した回路図及びレイアウトである。参考として、ＣＭＯＳイメージセンサを構成するトランジスタの個数は３つ以上任意であるが、説明の便宜上３つのトランジスタで構成されるＣＭＯＳイメージセンサを中心に記述する。
図１及び図２に図示したように、ＣＭＯＳイメージセンサの単位画素１００は光感知手段であるフォトダイオード１１０と３つのＮＭＯＳトランジスタとで構成される。３つのトランジスタのうち、リセットトランジスタ(Ｒｘ)１２０はフォトダイオード１１０から生成された光電荷を搬送する役割と、信号検出のために電荷を排出する役割を果たし、ドライバートランジスタ(Ｄｘ)１３０はソースフォロワーとしての役割を果たし、セレクトトランジスタ(Ｓｘ)１４０はスイッチング及びアドレッシングのためのものである。
一方、単位画素のイメージセンサにおいて、電荷の移動を円滑にするためにフォトダイオード１１０がリセットトランジスタ(Ｒｘ)１２０のソースの役割を行っており、このために単位画素のイメージセンサの製造過程において、図２に示したように、フォトダイオード１１０の一部分を含む領域に低濃度、または高濃度の不純物イオンを注入する工程を適用している。図２のＡ−Ａ’線による断面に対する製造工程を詳しくみると次の通りである。参考として、図２の太い実線はアクティブ領域１６０を示す。
まず、図３ａに示したように、ＳＴＩ(Shallow Trench Isolation)工程などを用いて素子分離膜１２１の形成が完了したｐ型半導体基板(p++sub)１０１上にゲート絶縁膜１２２及びゲート電極１２３を順次形成する。ここで、ｐ型基板内にｐ型エピ層(p--epi)を形成させることができる。続いて、基板の全面上に感光膜を塗布してから、フォトリソグラフィ工程を用いてゲート電極１２３の一方側のドレイン領域にＬＤＤ構造のため、低濃度の不純物領域を区画する感光膜パターン１２４を形成する。この時、感光膜パターン１２４はゲート電極を露出させない。
このような状態で、基板の全面上に低濃度の不純物イオン、例えばｎ型の不純物イオンを注入して基板の内部にＬＤＤ構造のための低濃度の不純物領域(ＬＤＤ ｎ-)を形成する。
このような状態で、基板の全面上に低濃度の不純物イオン、例えばｎ型の不純物イオンを注入して基板の内部にＬＤＤ構造のための低濃度の不純物領域(ＬＤＤ ｎ-)を形成する。
続いて、図３ｂに示したように、低濃度の不純物領域(ＬＤＤ ｎ-)を露出させない他の感光膜パターン１２５を形成し、これをイオン注入マスクとして用いてフォトダイオードのための低濃度の不純物領域(ｎ-)を形成する。
その後、図３ｃに示したように、ゲート電極１２３の側壁にスペーサ１２６を形成し、ｎ型不純物領域(ｎ-)上にｐ型不純物領域(ｐ0)を形成してフォトダイオード形成工程を完了する。フォトダイオードが完成された状態で、高濃度の不純物イオンを選択的に注入してゲート電極１２３のドレイン領域に高濃度の不純物領域(ｎ+)を形成すれば図２のＡ-Ａ’線による工程は完了する。
従来のＣＭＯＳイメージセンサの製造方法において、フォトダイオード及び拡散領域を形成するために、図２の実線部分に該当するアクティブ領域には数回の不純物イオンが注入される。このような複数の不純物イオン注入工程を図２のＢ-Ｂ’線による断面を参考すると、図４に示したように、素子分離膜によりアクティブ領域が区画された半導体基板上に素子分離膜及びアクティブ領域上にゲート絶縁膜及びゲート電極を形成させた状態で、不純物イオン注入のためのイオン注入マスクがゲート電極を含む基板上に形成されている。イオン注入マスクはアクティブ領域を露出させる。この時の不純物イオン注入はＬＤＤ構造のための低濃度の不純物イオン注入(図３ａ参照)、ソース/ドレイン形成のための高濃度の不純物イオン注入(図３ｃ参照)、フォトダイオード形成のための不純物イオン注入(図３ｂ参照)などに該当する。
このようにイオン注入マスクがアクティブ領域を決めてそのアクティブ領域に不純物イオンを注入するが、この時アクティブ領域と接する素子分離膜間の境界(Ａ)に不純物イオン注入による欠陥が発生する。このようなイオン注入による欠陥はＣＭＯＳイメージセンサの単位画素を構成するあらゆるトランジスタのゲート電極に共通に発生する。このイオン注入による欠陥は電子または正孔キャリアの発生を引き起こし、電子と正孔の再結合場所を提供する。したがって、漏洩電流を増加させることになる。
本発明は上記の問題点を解決するためのもので、その目的はＣＭＯＳイメージセンサを構成するトランジスタのゲート電極下部のアクティブ領域と素子分離膜間の界面で不純物イオン注入による欠陥発生を最小化できるＣＭＯＳイメージセンサ及びその製造方法を提供することにある。
上記目的を達成するために、本発明に係るＣＭＯＳイメージセンサは、複数のトランジスタを具備する第１導電型の半導体基板と、前記トランジスタのゲート電極とオーバーラップするアクティブ領域と、前記アクティブ領域と隣接する素子分離膜と、前記アクティブ領域と素子分離膜間に形成される高濃度の第１導電型の不純物イオン領域とを含んでいることを特徴とする。
本発明に係るＣＭＯＳイメージセンサの製造方法は、第１導電型の半導体基板上にアクティブ領域を区画する素子分離膜を形成する段階と、前記素子分離膜の所定部位と前記アクティブ領域の所定部位を露出させる第１感光膜パターンを形成する段階と、前記基板の全面上に高濃度の第１導電型の不純物イオンを注入して露出した基板の内部に高濃度の第１導電型の不純物イオン領域を形成する段階とを含んでいることを特徴とする。
また、前記高濃度の第１導電型の不純物イオン領域を形成した後、前記アクティブ領域と素子分離膜上にゲート絶縁膜及びゲート電極を順次に形成する段階と、前記素子分離膜及び高濃度の第１導電型の不純物イオン領域が形成された部位を露出させないように第２感光膜パターンを形成する段階とをさらに含むことができる。
また、前記高濃度の第１導電型の不純物イオン領域は２００〜４００Åの幅で形成することができる。
また、前記高濃度の第１導電型の不純物イオン領域は２００〜４００Åの幅で形成することができる。
また、前記高濃度の第１導電型の不純物イオン領域は１Ｅ１２〜１Ｅ１５ions/cm2の濃度で注入して形成することができる。
また、前記第１導電型の不純物イオンはホウ素またはフッ化ホウ素イオンのうち、何れか一つのイオンでよい。
また、前記第１感光膜パターンで露出する素子分離膜の幅は５０〜２５００Åでよい。
また、前記第２感光膜パターンにより露出する領域はＬＤＤ構造のための拡散領域、ソース/ドレイン領域またはフローティング拡散領域のうち、何れか一つの領域を形成するために第２導電型の不純物イオンが注入される領域である。
本発明のＣＭＯＳイメージセンサ及びその製造方法には次のような効果がある。
ＣＭＯＳイメージセンサを構成する複数のゲート電極とオーバーラップするアクティブ領域において、各々のゲート電極下部のアクティブ領域と、アクティブ領域と隣接する素子分離膜間の境界に高濃度の第１導電型の不純物イオン領域(ｐ＋)を形成することにより、後続の工程によるアクティブ領域に第２導電型の不純物イオン注入によりアクティブ領域と素子分離膜間の境界面で誘発される電子キャリア発生の問題点を解決できる。
ＣＭＯＳイメージセンサを構成する複数のゲート電極とオーバーラップするアクティブ領域において、各々のゲート電極下部のアクティブ領域と、アクティブ領域と隣接する素子分離膜間の境界に高濃度の第１導電型の不純物イオン領域(ｐ＋)を形成することにより、後続の工程によるアクティブ領域に第２導電型の不純物イオン注入によりアクティブ領域と素子分離膜間の境界面で誘発される電子キャリア発生の問題点を解決できる。
以下、本発明実施形態に係るＣＭＯＳイメージセンサの製造方法の好適な実施の形態について、添付の図面に基づいて詳細に説明する。
図５は本発明に係るＣＭＯＳイメージセンサの単位画素を示したレイアウトであり、図６は図５のＣ−Ｃ’線による断面構造図であり、図７ａ乃至７ｃは図４のＣ−Ｃ’線による工程断面図である。
図５は本発明に係るＣＭＯＳイメージセンサの単位画素を示したレイアウトであり、図６は図５のＣ−Ｃ’線による断面構造図であり、図７ａ乃至７ｃは図４のＣ−Ｃ’線による工程断面図である。
まず、本実施形態に係るＣＭＯＳイメージセンサのレイアウトをみると、図５に示したように、単位画素の第１導電型半導体基板はフィールド領域によりアクティブ領域が区画される。アクティブ領域は太い実線の内側領域に該当する。フィールド領域は素子分離膜(図示せず)が形成された領域を意味し、アクティブ領域の外側の領域に該当する。また、アクティブ領域の所定部位とオーバーラップするようにリセットトランジスタ(Ｒｘ)１２０のゲート電極、ドライバートランジスタ(Ｄｘ)１３０のゲート電極、セレクトトランジスタ(Ｓｘ)１４０のゲート電極が配置される。そして、アクティブ領域の一方の側に素子分離膜により取り囲まれているフォトダイオード(ＰＤ)が形成されている。
複数のゲート電極とオーバーラップするアクティブ領域において、各々のゲート電極下部のアクティブ領域と、そのアクティブ領域に隣接する素子分離膜との間の境界に高濃度の第１導電型の不純物イオン領域(ｐ＋)６０４が形成されている。
複数のゲート電極とオーバーラップするアクティブ領域とそれに隣接するアクティブ領域は通常のＣＭＯＳイメージセンサ製造工程によりＬＤＤ構造のための拡散領域、ソース/ドレイン領域またはフローティング拡散領域などを形成するための第２導電型の不純物イオンが注入される領域である。
複数のゲート電極とオーバーラップするアクティブ領域とそれに隣接するアクティブ領域は通常のＣＭＯＳイメージセンサ製造工程によりＬＤＤ構造のための拡散領域、ソース/ドレイン領域またはフローティング拡散領域などを形成するための第２導電型の不純物イオンが注入される領域である。
図５のＣ−Ｃ’線によるＣＭＯＳイメージセンサの断面構造を図６を参照にして詳しくみると次の通りである。ここで、図５のＣ−Ｃ’線はリセットトランジスタのゲート電極が形成された部位の断面を示しているが、リセットトランジスタのゲート電極以外の３Ｔ型ＣＭＯＳイメージセンサを構成するドライブトランジスタのゲート電極とセレクトトランジスタのゲート電極の断面構造もリセットトランジスタのゲート電極の断面構造と同じであるため、図５のＣ−Ｃ’線による断面構造を中心に説明する。
図６に示したように、第１導電型の半導体基板６０１は、例えばｐ++型単結晶シリコン基板６０１上のｐ-型エピ層(p--epi)が形成されている。半導体基板６０１のアクティブ領域を区画するために基板６０１のフィールド領域に素子分離膜６０２が形成されている。素子分離膜６０２はＳＴＩ工程またはＬＯＣＯＳ工程などにより形成される。また、素子分離膜６０２とアクティブ領域の間の境界面には高濃度の第１導電型の不純物イオン領域(p+)６０４が形成されている。この高濃度の第１導電型の不純物イオン領域(p+)６０４の幅は２００〜４００Å程度である。
一方、前述したように、素子分離膜６０２により区画されるアクティブ領域はＬＤＤ構造のための拡散領域、ソース/ドレイン領域またはフローティング拡散領域などを形成するための第２導電型の不純物イオンが注入される領域に該当するが、素子分離膜６０２とアクティブ領域間の境界面に介在した高濃度の第１導電型の不純物イオン領域６０４の役割は、アクティブ領域への第２導電型の不純物イオン注入時の素子分離膜６０２とアクティブ領域との間の境界面のイオン注入による損傷、すなわち欠陥の発生によって誘発される電子キャリアを捕集するとともに、電子キャリアと高濃度の第１導電型の不純物イオン領域に存在する正孔キャリアとの再結合場所を提供する役割を行うものである。
このような構造を有する本発明のＣＭＯＳイメージセンサの製造方法を詳細に説明する。まず、図７ａに示したように、半導体基板６０１、例えばｐ型単結晶シリコン基板６０１(p++-sub)を用意する。ここで、基板６０１内にｐ-型エピ層(p--epi)を予め形成することができる。ｐ-型エピ層はフォトダイオードでの空乏領域を大きく、かつ深く形成させることにより光電荷を集めるための低電圧フォトダイオードの能力を増加させ、さらに光感度を改善させる役割を行う。
続いて、ＳＴＩ工程またはＬＯＣＯＳ工程などを用いて半導体基板６０１のフィールド領域に素子分離膜６０２を形成することにより、半導体基板６０１のアクティブ領域を区画する。素子分離膜６０２の形成は前記工程以外にＰＢＬ(Poly Buffer LOCOS)、Ｒ−ＬＯＣＯＳ(Recessed LOCOS)などの工程を用いることができる。
素子分離膜６０２が形成された状態で、図７ｂに示したように、基板６０１の全面上に感光膜を塗布する。その後、フォトリソグラフィ工程を用いて感光膜を選択的にパターニングすることによりアクティブ領域及び素子分離膜６０２の所定部位を露出させる感光膜パターン６０３を形成する。この時、感光膜パターン６０３によりアクティブ領域と素子分離膜６０２とが接する両端の所定部位が露出させるが、その一端を詳しくみると感光膜パターン６０３により露出するアクティブ領域での幅は２００〜４００Åで、素子分離膜６０２での幅は５０〜２５００Å程度である。このような数値は現在通常、フォトリソグラフィ工程の露光工程に用いられる光源を考慮した数値である。
これについてより詳細に説明すれば、感光膜パターンを形成するフォトリソグラフィ工程は感光膜の塗布、露光、現像、剥離などの工程からなるが、感光膜の微細プロファイルの生成に重要な因子は露光工程である。露光工程は露光源として紫外線(ＵＶ)または遠紫外線(ＤＵＶ)を用いて感光膜の特定部位に光を照射する工程であるが、最近の半導体素子の高集積化ににともなって露光源の波長が次第に小さくなってきている。現在、露光源として広範囲に用いられるＩ-ｌｉｎｅの場合、波長が３６５nmである。
前記のように露光源としてＩ-ｌｉｎｅを用いて感光膜をパターニングする場合に波長の幅などの影響により、最初に設定されたプロファイルと形成された感光膜パターンにおいて約０.１５μｍ程度の差が発生する。このような技術的根拠に基づき、感光膜パターンにより露出するアクティブ領域及び素子分離膜６０２の幅は前記のようなＩ-ｌｉｎｅの使用時の露光における差を考慮して設定した数値である。
感光膜パターンが形成された状態で、基板６０１の全面上に高濃度の第１導電型の不純物イオンを注入する。この時、第１導電型の不純物イオンはホウ素(Ｂ)またはフッ化ホウ素(ＢＦ２)イオンなどを用いることができ、注入時の濃度は１Ｅ１２〜１Ｅ１５ions/cm2にすることが望ましい。イオン注入により素子分離膜６０２と接するアクティブ領域の基板６０１の内部には高濃度の第１導電型の不純物イオン領域が形成される。
この高濃度の第１導電型の不純物イオン注入工程はアクティブ領域にＬＤＤ構造のための拡散領域、ソース/ドレイン領域またはフローティング拡散領域などを形成するための第２導電型の不純物イオンが注入される前に実施されることが望ましい。
高濃度の第１導電型の不純物イオン領域が形成された状態で、図７ｃに示したように、後続の工程によってアクティブ領域と素子分離膜６０２上にかけてゲート絶縁膜６０５及びゲート電極６０６が順次に形成される。その後、基板６０１の全面上に第２導電型の不純物イオンが注入される。この時、第２導電型の不純物イオンの注入工程に用いられるイオン注入マスク、例えば感光膜パターン６０７は素子分離膜６０２か、あるいは素子分離膜６０２と高濃度の第１導電型の不純物イオン領域をマスキングする。
第１導電型の不純物イオンの注入によりアクティブ領域にはＬＤＤ構造のための拡散領域、ソース/ドレイン領域またはフローティング拡散領域などが形成される。この時、アクティブ領域と素子分離膜６０２との間の境界面に高濃度の第１導電型の不純物イオン領域が形成されているので、第２導電型の不純物イオンの注入工程時誘発される素子分離膜６０２とアクティブ領域の間の欠陥により誘発される電子キャリアなどの問題が、高濃度の第１導電型の不純物イオン領域が正孔キャリアを供給して電子と正孔の再結合を誘導することにより解決できる。
以上のように本発明のＣＭＯＳイメージセンサの製造方法は前述したように図４のＣ-Ｃ’線による断面を基準に説明したが、ＣＭＯＳイメージセンサを構成するあらゆるトランジスタのゲート電極の断面構造に同一に適用される。
また、本発明の実施例は３Ｔ型ＣＭＯＳイメージセンサを中心に説明したが、アクティブ領域と素子分離膜の境界面でのイオン注入による基板損傷の防止という技術的思想を反映することにおいて、３Ｔ型以上のあらゆるＣＭＯＳイメージセンサに同一に適用できることは勿論である。
また、本発明の実施例は３Ｔ型ＣＭＯＳイメージセンサを中心に説明したが、アクティブ領域と素子分離膜の境界面でのイオン注入による基板損傷の防止という技術的思想を反映することにおいて、３Ｔ型以上のあらゆるＣＭＯＳイメージセンサに同一に適用できることは勿論である。
６０１ 半導体基板
６０２ 素子分離膜
６０４ 高濃度の第１導電型の不純物イオン領域
６０５ ゲート絶縁膜
６０６ ゲート電極
６０２ 素子分離膜
６０４ 高濃度の第１導電型の不純物イオン領域
６０５ ゲート絶縁膜
６０６ ゲート電極
Claims (7)
- 第１導電型の半導体基板上にアクティブ領域を区画する素子分離膜を形成する段階と、
トランジスタのゲート電極が形成される基板上の部分で、アクティブ領域の前記素子分離膜に接する所定部位と前記素子分離膜の前記アクティブ領域と接する所定部位とを露出させる第１感光膜パターンを形成する段階と、
前記アクティブ領域に第２導電型の不純物イオンを注入する前に、前記基板の全面上に高濃度の第１導電型の不純物イオンを注入して、前記露出させたアクティブ領域の部位に高濃度の第１導電型の不純物イオン領域を形成する段階とを含んでいることを特徴とするＣＭＯＳイメージセンサの製造方法。 - 前記高濃度の第１導電型の不純物イオン領域を形成した後、
前記アクティブ領域と素子分離膜上にゲート絶縁膜及びゲート電極を順次形成する段階と、
前記素子分離膜及び高濃度の第１導電型の不純物イオン領域が形成された部位を露出させないように第２感光膜パターンを形成する段階とをさらに含んでいることを特徴とする請求項１に記載のＣＭＯＳイメージセンサの製造方法。 - 前記高濃度の第１導電型の不純物イオン領域は２００〜４００Åの幅で形成することを特徴とする請求項１に記載のＣＭＯＳイメージセンサの製造方法。
- 前記高濃度の第１導電型の不純物イオン領域は１Ｅ１２〜１Ｅ１５ions/cm2の濃度に注入して形成することを特徴とする請求項１に記載のＣＭＯＳイメージセンサの製造方法。
- 前記第１導電型の不純物イオンはホウ素またはフッ化ホウ素イオンのうち、何れか一つのイオンであることを特徴とする請求項１に記載のＣＭＯＳイメージセンサの製造方法。
- 前記第１感光膜パターンで露出する素子分離膜の幅は５０〜２５００Åであることを特徴とする請求項１に記載のＣＭＯＳイメージセンサの製造方法。
- 前記第２感光膜パターンにより露出する領域はＬＤＤ構造のための拡散領域、ソース/ドレイン領域またはフローティング拡散領域のうち、何れか一つの領域を形成するために第２導電型の不純物イオンが注入される領域であることを特徴とする請求項２に記載のＣＭＯＳイメージセンサの製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101552A KR100603247B1 (ko) | 2003-12-31 | 2003-12-31 | 시모스 이미지 센서 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005197681A JP2005197681A (ja) | 2005-07-21 |
| JP3936955B2 true JP3936955B2 (ja) | 2007-06-27 |
Family
ID=34698885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004369144A Expired - Fee Related JP3936955B2 (ja) | 2003-12-31 | 2004-12-21 | Ｃｍｏｓイメージセンサの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20050139878A1 (ja) |
| JP (1) | JP3936955B2 (ja) |
| KR (1) | KR100603247B1 (ja) |
| CN (1) | CN1641884A (ja) |
| DE (1) | DE102004062970A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101158955B1 (ko) * | 2005-01-24 | 2012-06-21 | 모멘티브 파포만스 마테리아루즈 쟈판 고도가이샤 | 발광 소자 밀봉용 실리콘 조성물과 발광 장치 |
| JP5320659B2 (ja) | 2005-12-05 | 2013-10-23 | ソニー株式会社 | 固体撮像装置 |
| KR100685889B1 (ko) * | 2005-12-29 | 2007-02-26 | 동부일렉트로닉스 주식회사 | 씨모스 이미지센서의 제조방법 |
| US7521742B2 (en) | 2006-06-05 | 2009-04-21 | Samsung Electronics Co., Ltd. | Complementary metal oxide semiconductor (CMOS) image sensor |
| KR100825803B1 (ko) | 2007-02-13 | 2008-04-29 | 삼성전자주식회사 | 커플링 방지용 전극 배선층을 구비한 트랜지스터 및 그제조방법과 상기 트랜지스터를 구비한 이미지 센서 |
| JP4420039B2 (ja) * | 2007-02-16 | 2010-02-24 | ソニー株式会社 | 固体撮像装置 |
| CN101271909B (zh) * | 2007-03-22 | 2010-10-27 | 力晶半导体股份有限公司 | 图像传感器及其制作方法 |
| US8072015B2 (en) * | 2007-06-04 | 2011-12-06 | Sony Corporation | Solid-state imaging device and manufacturing method thereof |
| JP5558859B2 (ja) * | 2010-02-18 | 2014-07-23 | キヤノン株式会社 | 固体撮像装置および固体撮像装置の製造方法 |
| US9184191B2 (en) * | 2013-10-17 | 2015-11-10 | Micron Technology, Inc. | Method providing an epitaxial photonic device having a reduction in defects and resulting structure |
| JP6279332B2 (ja) * | 2014-01-21 | 2018-02-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR102274182B1 (ko) | 2014-08-01 | 2021-07-06 | 삼성전자주식회사 | 반도체 장치와 이를 위한 제조 방법 |
| KR102301778B1 (ko) | 2014-08-28 | 2021-09-13 | 삼성전자주식회사 | 이미지 센서, 및 상기 이미지 센서의 픽셀 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE462665B (sv) * | 1988-12-22 | 1990-08-06 | Saab Scania Ab | Givare till en klimatanlaeggning foer fordon |
| JPH06123654A (ja) * | 1992-08-25 | 1994-05-06 | Nippondenso Co Ltd | 日射センサ |
| NL1011381C2 (nl) * | 1998-02-28 | 2000-02-15 | Hyundai Electronics Ind | Fotodiode voor een CMOS beeldsensor en werkwijze voor het vervaardigen daarvan. |
| US6084228A (en) * | 1998-11-09 | 2000-07-04 | Control Devices, Inc. | Dual zone solar sensor |
| US6294809B1 (en) * | 1998-12-28 | 2001-09-25 | Vantis Corporation | Avalanche programmed floating gate memory cell structure with program element in polysilicon |
| US6333205B1 (en) * | 1999-08-16 | 2001-12-25 | Micron Technology, Inc. | CMOS imager with selectively silicided gates |
| US20020072169A1 (en) * | 2000-11-29 | 2002-06-13 | Shigeki Onodera | CMOS device and method of manufacturing the same |
| EP1233453A3 (en) * | 2001-02-19 | 2005-03-23 | Kawasaki Microelectronics, Inc. | Semiconductor integrated circuit having anti-fuse, method of fabricating, and method of writing data in the same |
| TW548835B (en) * | 2001-08-30 | 2003-08-21 | Sony Corp | Semiconductor device and production method thereof |
| KR100494030B1 (ko) * | 2002-01-10 | 2005-06-10 | 매그나칩 반도체 유한회사 | 이미지센서 및 그 제조 방법 |
| JP2004014861A (ja) * | 2002-06-07 | 2004-01-15 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
| US6974715B2 (en) * | 2002-12-27 | 2005-12-13 | Hynix Semiconductor Inc. | Method for manufacturing CMOS image sensor using spacer etching barrier film |
| US7087944B2 (en) * | 2003-01-16 | 2006-08-08 | Micron Technology, Inc. | Image sensor having a charge storage region provided within an implant region |
| US7164161B2 (en) * | 2003-11-18 | 2007-01-16 | Micron Technology, Inc. | Method of formation of dual gate structure for imagers |
-
2003
- 2003-12-31 KR KR1020030101552A patent/KR100603247B1/ko not_active IP Right Cessation
-
2004
- 2004-12-21 JP JP2004369144A patent/JP3936955B2/ja not_active Expired - Fee Related
- 2004-12-27 CN CNA2004101026895A patent/CN1641884A/zh active Pending
- 2004-12-28 US US11/022,886 patent/US20050139878A1/en not_active Abandoned
- 2004-12-28 DE DE102004062970A patent/DE102004062970A1/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| CN1641884A (zh) | 2005-07-20 |
| KR20050069443A (ko) | 2005-07-05 |
| US20050139878A1 (en) | 2005-06-30 |
| KR100603247B1 (ko) | 2006-07-20 |
| JP2005197681A (ja) | 2005-07-21 |
| DE102004062970A1 (de) | 2005-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7537999B2 (en) | Method for manufacturing a CMOS image sensor | |
| KR100494030B1 (ko) | 이미지센서 및 그 제조 방법 | |
| US20100155868A1 (en) | Image sensor and manufacturing method thereof | |
| US20060138493A1 (en) | CMOS image sensor and method for fabricating the same | |
| JP2001308303A (ja) | 活性領域ダイオード及びソース／ドレイン拡散領域のリーク電流を低減するための方法及び構造 | |
| JP3936955B2 (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| US6982186B2 (en) | CMOS image sensor and method for manufacturing the same | |
| US7678643B2 (en) | Method for manufacturing a CMOS image sensor | |
| US20060138492A1 (en) | CMOS image sensor and method for fabricating the same | |
| KR100570819B1 (ko) | 전송 게이트 전극들에 중첩하면서 자기정렬된 포토다이오드들을 갖는 이미지 센서의 화소들을 제조하는방법들 및 그에 의해 제조된 이미지 센서의 화소들 | |
| US8679884B2 (en) | Methods for manufacturing semiconductor apparatus and CMOS image sensor | |
| JP2006191054A (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| JP2006216616A (ja) | 半導体装置とその製造方法、並びに固体撮像素子とその製造方法 | |
| US20070069259A1 (en) | CMOS image sensor and method of manufacturing the same | |
| KR100748323B1 (ko) | 이미지센서 제조 방법 | |
| US20070145423A1 (en) | CMOS Image Sensor and Manufacturing Method Thereof | |
| KR100535911B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| CN101794731A (zh) | 制造cmos图像传感器的方法 | |
| KR100731120B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100359767B1 (ko) | 고체촬상소자의 제조 방법 | |
| KR100748317B1 (ko) | 이미지센서의 제조 방법 | |
| KR100535920B1 (ko) | 시모스 이미지 센서의 제조방법 | |
| KR100550910B1 (ko) | 시모스 이미지 센서의 제조방법 | |
| KR100790213B1 (ko) | 이미지센서의 제조 방법 | |
| KR100792343B1 (ko) | 씨모스 이미지 센서의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041221 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20050113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070326 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |