KR19980086928A - 내부 및 외부 메모리 사용 - Google Patents

내부 및 외부 메모리 사용 Download PDF

Info

Publication number
KR19980086928A
KR19980086928A KR1019980016771A KR19980016771A KR19980086928A KR 19980086928 A KR19980086928 A KR 19980086928A KR 1019980016771 A KR1019980016771 A KR 1019980016771A KR 19980016771 A KR19980016771 A KR 19980016771A KR 19980086928 A KR19980086928 A KR 19980086928A
Authority
KR
South Korea
Prior art keywords
microcontroller
memory
reset
signal
circuit
Prior art date
Application number
KR1019980016771A
Other languages
English (en)
Other versions
KR100488630B1 (ko
Inventor
크레이그 팔머 부쉬
데이비드 브라이언 레인져
Original Assignee
맥아들 존제이
렉스마크 인터네셔널 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 맥아들 존제이, 렉스마크 인터네셔널 인코포레이티드 filed Critical 맥아들 존제이
Publication of KR19980086928A publication Critical patent/KR19980086928A/ko
Application granted granted Critical
Publication of KR100488630B1 publication Critical patent/KR100488630B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7814—Specially adapted for real time processing, e.g. comprising hardware timers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Microcomputers (AREA)
  • Stored Programmes (AREA)
  • Memory System (AREA)
  • Control By Computers (AREA)

Abstract

본 발명은 마이크로컨트롤러로부터 명령어에 응답하여 마이크로컨트롤러에 의해 액세스 될 베이스 메모리를 선택하기 위한 회로에 관한 것 이다. 한 입력단은 마이크로컨트롤러로부터 명령어를 수신한다. 명령어는 회로로 하여금 마이크로컨트롤러를 리셋트하고, 그 마이크로컨트롤러에게 베이스 메모리로서 내부 메모리를 액세스하라는 신호를 보내라고 선택적으로 지시한다. 또한, 명령어는 회로로 하여금 마이크로컨트롤러를 리셋트하고, 그 마이크로컨트롤러에게 베이스 메모리로서 외부 메모리를 액세스하라는 신호를 보내라고 선택적으로 지시한다. 리셋트 출력단은 상기 리셋트 신호를 상기 마이크로컨트롤러에게 송신하는 데 사용되며, 메모리 선택 출력단은 상기 마이크로컨트롤러에게 메모리 선택 신호를 송신하는데 사용된다. 논리 회로는 마이크로컨트롤러로부터 수신된 명령어를 처리하고, 상기 마이크로컨트롤러로부터 수신된 명령어에 응답하여 상기 리셋트 신호가 마이크로컨트롤러에 의해 처리되고 있을 때 상기 메모리 선택 출력단의 내부 베이스 메모리 선택 신호를 선택적으로 송신하고, 상기 마이크로컨트롤러로부터 수신된 명령어에 응답하여 상기 리셋트 신호가 마이크로컨트롤러에 의해 처리되고 있을 때 상기 메모리 선택 출력단의 내부 베이스 메모리 선택 신호를 선택적으로 송신한다.

Description

내부 및 외부 메모리 사용
본 발명은 마이크로컨트롤러 분야에 관한 것이다. 더욱 상세하게는, 본 발명은 마이크로컨트롤러에서 이용할 수 있는 사용 가능 메모리의 양을 증가시키는 것에 관한 것이다.
마이크로컨트롤러들은 광대한 컴퓨팅(computing)전력을 요구하지 않고 비싼 소자들을 구비할 수 없는 응용들에 대하여 비용과 성능간의 유익한 평형을 제공한다. 마이크로컨트롤러는 전형적으로 집적 장치로서, 중앙처리장치(CPU)와, 롬(ROM)과, 램(RAM)을 포함한다. 그 롬은 중앙 처리 장치를 위한 명령어 코드를 보유하고 있으며, 그 램은 중앙 처리 장치가 롬으로부터 읽은 명령어들을 완료할 때 중앙 처리 장치에 의해 요구되는, 통용되는 다양한 정보를 보유하고 있다.
때때로, 마이크로컨트롤러는 외부 롬과, 마이크로컨트롤러의 일부로서 제공된 내부 롬을 액세스할 수 있다. 전형적으로, 그 외부 롬은 내부 롬보다 더 큰 용량으로 되어 있을 수 있다. 예를 들자면, 내부 롬은 32 킬로 바이트의 용량을 갖고 있는데도, 여전히 마이크로컨트롤러는 64 킬로 바이트의 용량을 갖는 외부 롬을 액세스 할 수도 있다.
마이크로컨트롤러는 언제나 마이크로컨트롤러의 입력 핀 중 하나에서의 입력 레벨에 따라, 베이스 메모리로서의 내부 롬 또는 외부 롬을 액세스한다. 상기 입력 핀은 전형적으로 외부 액세스 핀, 또는 EA 핀이라고 언급된다. 예를 들자면, 만약 상기 EA 핀에서의 신호 레벨이 로우(Low)이면, 마이크로컨트롤러는 베이스 메모리로서 외부 메모리를 엑세스해야 한다는 것을 인식하고, 만약 EA 핀에서의 신호 레벨이 하이(High)이면, 마이크로컨트롤러는 베이스 메모리로서 내부 메모리를 엑세스해야 한다는 것을 인식하게 된다.
만약 내부 메모리가 베이스 메모리로서 설계되어 있다면, 내부 메모리 범위내에서의 한 어드레스에서의 모든 값들은 내부 메모리로부터 페치(fetchs)들에 의해 액세스된다. 그러나, 내부 메모리의 범위를 넘는 어드레스가 리퀘스트(request)되면, 그 값은 외부 메모리로부터 페치에 의해 액세스된다. 따라서, 베이스 메모리로서 설계된 내무 메모리에 의해서, 내부 메모리의 모든 메모리 주소들이 액세스될 수 있고, 내부 메모리의 가장 높은 주소를 넘는 외부 메모리의 메모리 주소들은 또한 액세스될 수 있다. 그리하여, 이러한 방식에 있어서, 내부 메모리의 주소들에 해당하는, 외부 메모리의 주소들보다 낮은 주소들은, 액세스할 수 없다. 만약 외부 메모리가 베이스 메모리로서 설계되었다면, 외부 메모리의 범위 내에 있는 한 주소에서의 모든 값들은 외부 메모리로부터 페치들에 의해 액세스된다. 이러한 방식에 있어서, 내부 메모리의 주소들은 전혀 액세스되지 않는다.
내부 메모리와 외부 메모리에서 가능한 모든 메모리들을 액세스하는 것이 단순한 일처럼 보이지만, 이렇게 액세스하는 것을 마이크로컨트롤러의 제어 하에 두는 일은 어려운 일이다. 이러한 것을 하기 위한 한가지 가능한 방법은 마이크로컨트롤러의 한 개의 출력단을 EA 핀으로 연결하는 것이다. 따라서, 마이크로컨트롤러는 베이스 메모리로서의 다른 메모리를 액세스하기 위한 언제라도 EA 핀 상의 신호 레벨을 바꿀 수 있다. 불행하게도, 이러한 방법으로 마이크로컨트롤러가 동작하는 것은 일반적으로 불안정한 동작의 결과를 맺는다. 따라서, 대부분의 마이크로컨트롤러 제조자들은, EA 핀에서의 레벨이 리셋트한 후에는 안정(stable)상태로 남아 있게 하는 것을 권하며, 다른 상황하에서 마이크로컨트롤러의 동작을 보증하지 않는다.
이러한 제약의 영향은, 외부 메모리가 베이스 메모리일 때 내부 메모리의 용량과 동일한 메모리 공간의 양이 허비되는데, 내부 메모리가 이러한 방식에서는 액세스될 수 없기 때문이다. 양자택일로, 내부 메모리가 베이스 메모리일 때에, 내부 메모리의 가장 높은 주소보다 하위에 있는 외부 메모리의 용량에 동일한 메모리 공간의 양이 허비되는데, 외부 메모리의 이러한 부분이 이러한 방식에서는 액세스될 수 없기 때문이다. 물론, 더 큰 메모리가 요구된다면, 더 큰 메모리 주소 공간을 액세스 할 수 있는 마이크로컨트롤러를 구입할 수 있다. 그러나, 이러한 마이크로컨트롤러들은 더욱 비싸고, 값이 저렴한 마이크로컨트롤러를 이용한 경비-절감의 장점을 상쇄한다.
따라서, 필요한 것은, 마이크로컨트롤러로 하여금 자신이 이용할 수 있는 모든 내부 메모리와 외부 메모리를 선택하고 액세스하는 것을 저렴하고 신뢰할 수 있게 허용하는 방법이다.
상술한 필요성 및 다른 필요성들은 마이크로컨트롤러로부터의 명령어에 응답하여 마이크로컨트롤러에 의해 액세스 될 베이스 메모리를 선택하기 위한 회로에 의해 충족된다. 한 입력단은 마이크로컨트롤러로부터의 명령어를 수신한다. 그 명령어는 그 회로로 하여금, 마이크로컨트롤러를 리셋트하고, 마이크로컨트롤러에게 베이스 메모리로서 내부 메모리를 액세스하라는 신호를 보내도록 선택적으로 지시한다. 또한, 그 명령어는 그 회로로 하여금, 마이크로컨트롤러를 리셋트하고, 마이크로컨트롤러에게 베이스 메모리로서 외부 메모리를 액세스하라는 신호를 보내도록 선택적으로 지시한다. 리셋트 출력단은 리셋트 신호를 마이크로컨트롤러에게 송신하는데 사용되며, 메모리 선택 출력단은 메모리 선택 신호를 마이크로컨트롤러에게 송신하는데 사용된다.
바람직한 실시예에서, 마이크로컨트롤러로부터의 명령어는 회로로 하여금 상술한 두 개의 다른 과정들중 한번에 단지 한 개만을 수행하도록 선택적으로 지시한다. 상기 두 개의 과정들간의 선택은 명령어의 내용(content)에 기초하여 되며, 명령어의 내용은 때때로 달라질 수 있다. 만약 명령어의 내용은, 내부 메모리가 베이스 메모리가 될 것이라고 표시하면, 그러면 그 회로는 그 명령어에 응답하여 마이크로컨트롤러를 리셋트하고 마이크로컨트롤러에게 베이스 메모리로서 내부 메모리를 액세스하라는 신호를 보내라고 지시를 받는다. 유사하게, 만약 그 명령어의 내용은, 외부 메모리가 베이스 메모리라고 표시하면, 그러면 그 회로는 그 명령어에 응답하여 마이크로컨트롤러를 리셋트하고 마이크로컨트롤러에게 베이스 메모리로서 외부 메모리를 액세스하라는 신호를 보내라고 지시를 받는다.
논리 회로는 마이크로컨트롤러로부터 수신된 명령어를 처리하며, 그 리셋트 신호가 마이크로컨트롤러에 의해 처리되고 있는 동안에 마이크로컨트롤러로부터 수신된 명령어에 응답하여 메모리 선택 출력단에서 내부 베이스 메모리 선택 신호를 선택적으로 송신하며, 리셋트 신호가 마이크로컨트롤러에 의해 처리되고 있는 동안에 마이크로컨트롤러로부터 수신된 명령어에 응답하여 메모리 선택 출력단에서 외부 베이스 메모리 선택 신호를 선택적으로 송신한다.
여기에 상술한 바와 같이, 마이크로컨트롤러는 논리 회로에게 명령어를 송신하며, 그 논리 회로는 응답하여 신호들을 마이크로컨트롤러에게 송신한다. 명령어들과 신호들이 동일한 형태와 동일한 통신 방식으로 이루어진 것은 인식될 수 있을 것이다. 이 두 개의 워드(words)는, 즉 명령어와, 신호는, 설명에서 명확하게 하기 위하여 별개로 취급되어 있는데, 그 결과 마이크로컨트롤러와 논리 회로간의 통신은 더욱 쉽게 이해될 수 있다. 따라서, 마이크로컨트롤러로부터 논리 회로로의 통신은 주로 명령어라고 불려질 것이며, 논리 회로로부터 마이크로컨트롤러로의 통신은 주로 신호라고 불려지게 될 것이다.
그 회로는 마이크로컨트롤러의 제어하에 있기 때문에, 마이크로컨트롤러는 언제 베이스 메모리로서의 외부 메모리를 액세스해야 하는지와 언제 베이스 메모리로서의 내부 메모리를 액세스해야 하는지를 선택할 수 있다. 그 회로에 의해 개시된 리셋트 시퀀스 동안에, 베이스 메모리 선택 신호는 마이크로컨트롤러에게 송신되기 때문에, 마이크로컨트롤러의 지시하에 EA 핀에서의 레벨은 마이크로컨트롤러가 리셋트동작을 완료한 후에 변하지 않게 되어, 따라서 마이크로컨트롤러는 제조자들에 의해 추천된 바와 같이 안정된 방식으로 동작하게 된다.
본 발명의 바람직한 실시예에서, 마이크로컨트롤러는 8-비트 마이크로컨트롤러이며, 외부 메모리는 프로그램 가능한 플레쉬 메모리(flash memory)이며, 외부 메모리의 용량은 내부 메모리의 용량보다 크며, 외부 메모리는 프린터 제어 코드를 구비하며, 내부 메모리는 플레쉬 프로그래밍 코드를 구비하며, 그 회로는 그 리셋트 신호가 전원-온 리셋트(power-on reset)에 응답하여 리셋트 출력단에서 송신되고 있는 동안에 메모리 선택 출력단에서 내부 베이스 메모리 선택 신호를 송신한다.
본 발명에 따라, 마이크로컨트롤로에 의해 액세스될 베이스 메모리를 선택하기 위한 방법에 있어서, 명령어는 마이크로컨트롤러로부터 회로로 송신된다. 명령어는 마이크로컨트롤러를 리셋트 하고, 마이크로컨트롤러에게 베이스 메모리로서 내부 메모리를 액세스하라는 신호를 송신하라고 회로를 선택적으로 지시한다. 명령어는 또한 선택적으로 그 회로로 하여금 마이크로컨트롤러를 리셋트하게 하고 마이크로컨트롤러에게 베이스 메모리로서의 외부 메모리를 액세스하라는 신호를 보내라고 지시한다.
명령어는 회로의 입력단에서 수신되며, 마이크로컨트롤러로부터 그 회로의 입력단에서 수신된 명령어는 논리 회로로 처리된다. 그 처리는 선택적으로 내부 베이스 메모리 선택 신호를 생성하는 것과 외부 베이스 메모리 선택 신호를 선택적으로 생성하는 것을 포함한다.
리셋트 신호는 그 회로의 리셋트 출력단에서 그 회로에 의해 마이크로컨트롤러로 송신되며, 그 리셋트 신호는 마이크로컨트롤러의 리셋트 입력단에서 수신된다. 마이크로컨트롤러는 리셋트 입력단에서 수신된 리셋트 신호에 응답하여 리셋트 과정으로 진입한다. 메모리 선택 신호는 선택적으로 그 회로의 메모리 선택 출력단으로 송신되며, 거기서 그 메모리 선택 신호는 내부 메모리 선택 신호와 외부 메모리 선택 신호 중의 하나이다. 메모리 선택 신호는 리셋트 과정중에 마이크로컨트롤러의 메모리 선택 입력단에서 수신된다.
그 회로로부터 수신된 메모리 선택 신호가 외부 베이스 메모리 선택 신호일 때, 마이크로컨트롤러가 리셋트 과정에서 빠져 나갈 때에, 마이크로컨트롤러는 베이스 메모리로서 외부 메모리를 액세스한다. 그 회로로부터 수신된 메모리 선택 신호가 내부 베이스 메모리 선택 신호일 때, 마이크로컨트롤러가 리셋트 과정에서 빠져 나갈 때에, 마이크로컨트롤러는 베이스 메모리로서 내부 메모리를 액세스한다.
본 발명의 다른 장점들은 첨부된 도면에 결합하여 고려 할 때에 바람직한 실시예의 상세한 설명에 대한 설명으로 명백하게 될 것이며, 첨부된 도면들은 동일한 참조 번호들이 여러 가지의 도면에서 동일한 소자들을 표시하며 상세하게 더 잘 나타내기 위하여 일정한 비율로 나타나지 않았다.
도 1은 마이크로컨트롤러와 외부 메모리와 ASIC를 도시하는 기능 도면;
도 2는 ASIC에 의해 수신되고 송신되는 신호들의 제 1 실시예를 도시한 도면;
도 3은 ASIC에 의해 수신되고 송신되는 신호들의 제 2 실시예를 도시한 도면.
도면 주요 부분에 대한 부호의 설명
12 : 중앙 처리 장치 14 : 롬
18 : 외부 메모리 30 : ASIC
지금부터 도면에 참조하자면, 도 1에서는 토시바(Toshiba)에 의해 제조된 TMP90CM38같은 마이크로컨트롤러(10)가 도시되어 있다. 마이크로컨트롤러(10)는 중앙처리장치(12)와, 여기에서 내부 메모리라고도 불리 우는 롬(14)을 포함한다. 중앙처리장치(12)와 내부 메모리(14)는 버스(16)에 의해 전기적으로 연결되어 있다. 마이크로컨트롤러(10)는 또한 버스(16)에 의해 외부 메모리에 전기적으로 연결되어 있다.
상술한 바와 같이, 내부 메모리(14) 또는 외부 메모리(18)는 마이크로컨트롤러(10)에 의해 베이스 메모리로서 액세스될 수 있다. 다시, 내부 메모리(14)가 베이스 메모리로서 액세스 될 수 있을 때에, 내부 메모리(14)의 어드레스 공간에 해당되는 외부 메모리(18)의 해당 부분은 마이크로컨트롤러(10)에 의해 액세스 될 수 없다. 더 나아가서, 외부 메모리(18)가 베이스 메모리로서 액세스될 수 있을 때, 내부 메모리(14)의 그 어느 부분도 마이크로컨트롤러(10)에 의해 액세스 될 수 있다.
베이스 메모리는 내부 메모리(14)와 외부 메모리(18)간에서 EA 핀(22)에서 제공된 신호의 레벨에 의해 선택될 수 있다. 예를 들자면, 만약 EA 핀(22)에서의 레벨이 로우이면, 외부 메모리(18)는 베이스 메모리로 선택될 수 있고, 만약 EA(22)에서의 레벨이 하이이면, 내부 메모리(18)는 베이스 메모리로 선택될 수 있다. EA 핀(22)에서의 레벨과 베이스 메모리로서 선택된 메모리간의 관련성은, 다른 마이크로컨트롤러들(10)에 대하여 다를 수 있다는 것은 인식할 수 있다. 게다가, 마이크로컨트롤러(10)는 일련의 입력단들(도시 안됨)을 갖고 있는데, 이 입력단들에 의해 베이스 메모리가 내부 메모리(14)와 한 개 또는 그 이상의 외부 메모리들(18)들간에 선택될 수 있다. 이러한 모든 구성과 적용은 본 발명의 사상내에 있으며, 상응할 만 하다.
상술한 바와 같이, 리셋트 과정이 완료된 후에 EA 핀(22)에서의 레벨을 스위칭하는 것은, 마이크로컨트롤러(10)의 동작을 불안정하게 만들어서, 바람직한 동작의 형태가 아니다. 리셋트 과정중에 마이크로컨트롤러(10)의 리셋트 핀(RESET) (26)에서 신호를 제공함으로서 개시되는, EA 핀(22)에서의 레벨을 스위칭하는 것은 바람직하다. 마이크로컨트롤러(10)는 자신의 적응으로 이러한 일련의 단계들을 처리할 수 없다.
예를 들자면, 만약 마이크로컨트롤러(10)가 자신의 출력단중 하나로부터 한 개의 신호를 RESET(26)로 송신함으로써 리셋트 과정을 개시하려고 한다면, 심지어 만약 마이크로컨트롤러가 EA 핀(22)으로 구속된 출력단을 갖고 있다면, 리셋트 과정중에 EA 핀(22)에서의 레벨을 스위칭할 수 없다. 이렇게 되는 이유는 리셋트 과정중에 마이크로컨트롤러(10)가 리셋트 과정에 의해 특별히 한정되는 신호들 말고는 다른 신호들을 처리할 수 있는 능력이 없기 때문이다.
따라서, 본 발명의 한 실시예에 따라, 응용 주문용 집적 회로(ASIC)와 같은, 회로(30)는 마이크로컨트롤로(10)에 전기적으로 연결되어 있다. 그 회로(30)는 논리 회로를 포함하는데, 이 논리 회로는 마이크로컨트롤러(10)의 지시하에, 마이크로컨트롤러(10)가 스스로 완료할 수 없는 베이스 메모리 선택 과정에서의 원하는 몇몇 단계들을 완료할 수 있다.
그 회로(30)는 라인(24)에 의해 마이크로컨트롤러(10)의 EA 핀(22)에 전기적으로 연결되어 있는 메모리 선택 출력단(32)을 구비하고 있다. 입력단(48)은 버스(16)에 의해 마이크로컨트롤러(10)의 출력단(42)으로 전기적으로 연결되며, 리셋트 출력단(34)은 라인(28)에 의해 마이크로컨트롤러(10)의 리셋트 핀(26)으로 전기적으로 연결된다.
마이크로컨트롤러(10)가 예를 들어 자신의 베이스 메모리를 내부 메모리(14)로부터 외부 메모리(18)로 스위칭하는 것을 원한다면, 마이크로컨트롤러는 버스(16)상으로 출력단(42)으로부터 명령어를 송신하는데, 이 명령어는 회로(30)의 입력단(48)에 의해 수신된다. 도 2는 회로(30)에 의해 수신되고 송신되는 신호들중 몇 개의 타이밍 도를 도시한다. 선(36)은 버스(16)상의 1 바이트(20)의 전송을 나타내며, 1 바이트는 마이크로컨트롤러(10)로부터 회로(30)로 송신된 명령어 신호이다.
다른 실시예에 있어서, 명령어는 버스(16)대신에 두 개의 신호 라인들을 사용하여 송신될 수 있다. 이러한 실시예에서, 한 개의 신호 라인은, 어느 베이스 메모리가 선택될지를 표시해주며, 다른 신호 라인은 회로(30)로 하여금 마이크로컨트롤러(10)의 리셋트를 개시하게끔 토글링(toggle)된다. 또 다른 실시예에서는, 단지 한 개의 신호 라인만이 버스(16)대신에 사용될 수 있다. 이러한 단일의 신호 라인에서, 초기의 인액티브(inactive)상태에서 액티브(active)상태로의 레벨 변환은 리셋트 동작을 위하여 회로(30)를 준비(arm)시킬 것이며, 그 후 그 신호 라인은 그 초기의 인액티브 상태로 복귀한다. 선택되어 지는 베이스 메모리 선택, 즉 내부 메모리(14) 또는 외부 메모리(18)는, 마이크로컨트롤러(10)가 액티브 상태에서 라인상에 신호를 유지하고 있는 시간만큼 회로(30)측으로 통신된다. 예를 들어, 상대적으로 긴 액티브 신호는, 내부 메모리(14)가 베이스 메모리이어야 한다는 것을 표시할 수 있으며, 상대적으로 짧은 액티브 신호는, 외부 메모리(18)가 베이스 메모리이어야 한다는 것을 표시할 수 있다.
마이크로컨트롤러(10)로부터의 명령어는 버스(16)로 회로(30)에 의해 수신되며, 이 명령어는 회로(30)내의 논리 회로에 의해 처리된다. 논리 회로는 회로(30)로 하여금 라인(28)으로 마이크로컨트롤로(10)의 리셋트(26)측으로 리셋트 출력단(34)에서의 리셋트 신호를 송신하게끔 촉구한다. 이것은 도 2에서 도시되어 있는데, 도 2에서 선(38)은 지정된 다수개의 클록 펄스들에 대하여 로우가 된다. 마이크로컨트롤러(10)가 리셋트(26)에서 신호를 수신할 때, 마이크로컨트롤러는 리셋트 과정으로 진입한다.
마이크로컨트롤러(10)가 리셋트 과정에 있는 동안에, 회로(30)는 메모리 선택 출력단(32)의 신호를 라인(24)상으로 EA 핀(22)측으로 송신한다. 이것은 도 2에서 선(40)이 로우 레벨로 강하하는 것으로 도시되고 있는데, 이것은 이 예에서 외부 베이스 메모리 선택 신호를 나타낸다. 선(38)의 레벨이 다시 한번 하이(high)로 되는 것으로 표시되는, 마이크로컨트롤러(10)가 리셋트 과정을 빠져 나갈때, 마이크로컨트롤러(10)는 외부 메모리(18)가 베이스 메모리로서 선택되는 모드에 있게 된다. 바람직한 실시예에서, 리셋트(26)로 공급된 신호는 시스템에서 아무 일도 하지 않고 마이크로컨트롤러(10)를 단지 리셋트시킨다. 따라서, 마이크로컨트롤러(10)가 리셋트 과정을 빠져 나갈 때, 리셋트 전의 시스템 상태를 판단하기 위하여 시스템에 있는 다른 구성요소들에게 신호를 보낸다.
도 3은 마이크로컨트롤러(10)가 이미 베이스 메모리로서의 외부 메모리(18)를 액세스 하고 있는 경우에서의, 신호들의 타이밍도를 도시한다. 따라서, 이러한 예에서, 회로(30)는, 선(40)이 로우상태에서 하이상태로 스위칭되는 것으로 도시된 바와 같이, 리셋트 과정중에 라인(24)의 레벨을 하이로 올림으로써 내부 베이스 메모리 선택 신호를 생성한다.
바람직한 실시예에서, 두 개의 다른 명령어들은 마이크로컨트롤러(10)로부터 버스(16)를 경유하여 회로(30)로 송신될 수 있다. 한 명령어는 회로(30)로 하여금 리셋트 과정을 개시하고 베이스 메모리로서 외부 메모리(18)를 선택하게끔 지시한다. 다른 명령어는 회로(30)로 하여금 리셋트 과정을 개시하고 베이스 메모리로서 내부 메모리(14)를 선택하게끔 지시한다. 따라서, 바람직한 실시예에서, 마이크로컨트롤러(10)는 리셋트 하기 전에 둘 중의 어느 메모리가 베이스 메모리로서 활동하고 있었는지에 관계 없이 베이스 메모리로서 내부 메모리(14) 또는 외부 메모리(18)를 선택할 수 있다. 따라서, 바람직한 실시예는 베이스 메모리로서의 내부 메모리(14) 또는 외부 메모리(18)간에 단지 토글링하는 것 만으로 한정되지는 않는다.
다른 실시예에서, 단일의 명령어는, 만약 베이스 메모리가 현재 내부 메모리(14)라면, 회로(30)로 하여금 외부 메모리(18)를 선택하게끔 지시한다. 유사하게, 한 명령어는, 만약 베이스 메모리가 현재 외부 메모리(18)라면 회로(30)로 하여금 내부 메모리(14)를 선택하게끔 지시한다. 이러한 단일-명령어의 다른 실시예는 회로(30)가 베이스 메모리로서 내부 메모리(14) 또는 외부 메모리(18)의 선택사이에서의 토글링만을 할 수 있도록, 회로(30)의 동작을 제한하는 경향이 있다.
본 발명은 프린터와 같은 폭넓은 응용을 갖고 있다. 이러한 응용에서, 외부 메모리(18)는 바람직하게 플레쉬 메모리일 수 있고, 내부 메모리(14)보다 큰 용량을 갖을 수 있다. 내부 메모리(14)는 플레쉬 프로그래밍 코드를 보유할 수 있는데, 이 코드는 플레쉬 외부 메모리(18)가 프로그램 될 수 있도록 인에이블(inable)시킨다. 따라서, 제조할 때, 내용이 빈, 또는 내용이 조밀하지 않은, 플레쉬 외부 메모리(18)가 프린터 조립체에 있을 수 있으며, 마이크로컨트롤러(10)의 내부 메모리(14)가 이미 외부 메모리(18)를 프로그램하는 데 필요한 명령어들을 보유하고 있다. 이것에 결부해서, 전워-온 리셋트 후에, 회로(30)는 마이크로컨트롤러(10)에게 내부 베이스 메모리 선택 신호를 발행(issue)하여, 그 결과 내부 메모리(14)에서의 플레쉬 프로그래밍 루틴은 유효하게 되며, 마이크로컨트롤러(10)는 외부 메모리(18)가 프로그램될 수 있는 모드에 있게 된다.
프린터 제어 코드가 일반적으로 플레쉬 프로그래밍 루틴이 요구하는 것보다는 더 큰 메모리 공간을 요구하기 때문에, 프린터 제어 코드는 바람직하게 외부 메모리(18)에 있게 된다. 내부 메모리(14)와 외부 메모리(18)의 이러한 사용은 특히 바람직한데, 왜냐하면 내부 메모리(14)에 있는 더 작은 플레쉬 프로그래밍 코드가 일반적으로 플레쉬 외부 메모리(18)에 있는 프린터 제어 코드보다 적은 갱신(updating)을 요구하기 때문이다, 즉 쉽게 갱신될 수 있기 때문이다. 더 나아가서, 마이크로컨트롤러(10)가 모든 코드들을 액세스하기 위하여 리셋트될 필요가 있게끔, 내부 메모리(14)와 외부 메모리(18) 둘 다에 걸쳐 있는 프린터 제어 코드를 나누는 것은 편리하지 않는데, 왜냐하면 이것은 프린팅 루틴을 방해하여, 결과적으로 최소한 프린팅 효율의 악화를 초래한다. 그러나, 플레쉬 외부 메모리(18)를 다시 프로그래밍하기 전에 내부 메모리(14)에 있는 플레쉬 프로그래밍 루틴을 사용하여 리셋팅하는 것은, 일반적으로 문제점이 되지 않으며, 전원-온 리셋트가 된 후에 시스템을 위한 편리한 디폴트 모드(default mode)이다.
본 발명의 특정 실시예들이 위에서 꼼꼼하게 설명되었지만, 본 발명이 당 업자들에게 잘 공지된 다른 적용들에게도 동일하게 적용킬 수 있다는 것은 인식할 수 있을 것이다.

Claims (21)

  1. 마이크로컨트롤러로부터의 명령어에 응답하여 마이크로컨트롤러에 의해 액세스되어질 베이스 메모리를 선택하기 위한 회로에 있어서,
    상기 마이크로컨트롤러로부터의 상기 명령어를 수신하기 위한 입력단으로서, 상기 명령어는, 상기 회로로 하여금 상기 마이크로컨트롤러를 리셋트하고, 상기 마이크로컨트롤러에게 상기 베이스 메모리로서 내부 메모리를 액세스 하라는 신호를 송신하라고 선택적으로 지시하며, 상기 회로로 하여금 상기 마이크로컨트롤러를 리셋트하고, 상기 마이크로컨트롤러에게 상기 베이스 메모리로서의 외부 메모리를 액세스 하라는 신호를 송신하라고 선택적으로 지시하는데;
    리셋트 신호를 상기 마이크로컨트롤러에게 송신하기 위한 리셋트 출력단과;
    메모리 선택 신호를 상기 마이크로컨트롤러에게 송신하기 위한 메모리 선택 출력단과;
    상기 마이크로컨트롤러로부터 수신된 상기 명령어를 처리하고, 상기 리셋트 신호가 상기 마이크로컨트롤러에 의해 처리되는 동안에 상기 마이크로컨트롤러로부터 수신된 상기 명령어에 응답하여 상기 메모리 선택 출력단의 내부 베이스 메모리 선택 신호를 선택적으로 송신하고, 상기 리셋트 신호가 상기 마이크로컨트롤러에 의해 처리되는 동안에 상기 마이크로컨트롤러로부터 수신된 상기 명령어에 응답하여 상기 메모리 선택 출력단의 외부 베이스 메모리 선택 신호를 선택적으로 송신하기 위한 논리 회로를 포함하는 것을 특징으로 하는 베이스 메모리를 선택하기 위한 회로.
  2. 제 1항에 있어서, 상기 마이크로컨트롤러는 더 나아가 8-비트의 마이크로컨트롤러로 이루어지는 것을 특징으로 하는 베이스 메모리를 선택하기 위한 회로.
  3. 제 1항에 있어서, 상기 외부 메모리는 더 나아가 플레쉬 프로그래밍가능 메모리로 이루어지는 것을 특징으로 하는 베이스 메모리를 선택하기 위한 회로.
  4. 제 1항에 있어서, 상기 외부 메모리는 상기 내부 메모리보다 더 큰 용량을 갖는 것을 특징으로 하는 베이스 메모리를 선택하기 위한 회로.
  5. 제 1항에 있어서, 상기 회로는, 상기 리셋트 신호가 전원-온 리셋트에 응답하여 상기 리셋트 출력단에서 송신되고 있는 동안에, 상기 내부 베이스 메모리 선택 신호를 상기 메모리 선택 출력단에서 송신하는 것을 특징으로 하는 베이스 메모리를 선택하기 위한 회로.
  6. 제 1항에 있어서, 상기 외부 메모리는 프린터 제어 코드를 더 포함하는 것을 특징으로 하는 베이스 메모리를 선택하기 위한 회로.
  7. 제 1항에 있어서, 상기 내부 메모리는 플레쉬 프로그래밍 코드를 더 포함하는 것을 특징으로 하는 베이스 메모리를 선택하기 위한 회로.
  8. 마이크로컨트롤러와 외부 메모리를 구비하는 형태의 프린터 제어기로서, 상기 진보는 상기 마이크로컨트롤러로부터의 명령어에 응답하여 상기 마이크로컨트롤러에 의해 액세스 되어질 베이스 메모리를 선택하기 위한 회로를 포함하는, 마이크로컨트롤러와 외부 메모리를 구비하는 형태의 프린터 제어기에 있어서,
    상기 마이크로컨트롤러로부터의 명령어를 수신하기 위한 입력단으로서, 상기 명령어는, 상기 회로로 하여금 상기 마이크로컨트롤러를 리셋트하고 상기 마이크로컨트롤러에게 상기 베이스 메모리로서 내부 메모리를 액세스하게 신호를 보내라고 선택적으로 지시하며, 상기 회로로 하여금 상기 마이크로컨트롤러를 리셋트하고 상기 마이크로컨트롤러에게 상기 베이스 메모리로서 외부 메모리를 액세스하게 신호를 보내라고 선택적으로 지시하는데;
    상기 마이크로컨트롤러에게 리셋트 신호를 송신하기 위한 리셋트 출력단과;
    상기 마이크로컨트롤러에게 메모리 선택 신호를 송신하기 위한 메모리 선택 출력단과;
    상기 마이크로컨트롤러로부터 수신된 명령어를 처리하고, 상기 리셋트 신호가 상기 마이크로컨트롤러에 의해 처리되는 동안에 상기 마이크로컨트롤러로부터 수신된 상기 명령어에 응답하여 상기 메모리 선택 출력단의 내부 베이스 메모리 선택 신호를 선택적으로 송신하고, 상기 리셋트 신호가 상기 마이크로컨트롤러에 의해 처리되는 동안에 상기 마이크로컨트롤러로부터 수신된 상기 명령어에 응답하여 상기 메모리 선택 출력단의 외부 베이스 메모리 선택 신호를 선택적으로 송신하기 위한 논리 회로를 포함하는 것을 특징으로 하는 마이크로컨트롤러와 외부 메모리를 구비하는 형태의 프린터 제어기.
  9. 제 8항에 있어서, 상기 마이크로컨트롤러는 더 나아가 8-비트의 마이크로컨트롤러로 이루어지는 것을 특징으로 하는 마이크로컨트롤러와 외부 메모리를 구비하는 형태의 프린터 제어기.
  10. 제 8항에 있어서, 상기 외부 메모리는 더 나아가 플레쉬 프로그램가능 메모리로 이루어지는 것을 특징으로 하는 마이크로컨트롤러와 외부 메모리를 구비하는 형태의 프린터 제어기.
  11. 제 8항에 있어서, 상기 외부 메모리는 상기 내부 메모리보다 더 큰 용량을 갖는 것을 특징으로 하는 마이크로컨트롤러와 외부 메모리를 구비하는 형태의 프린터 제어기.
  12. 제 8항에 있어서, 상기 회로는, 상기 리셋트 신호가 전원-온 리셋트에 응답하여 상기 리셋트 출력단에서 송신되고 있는 동안에, 상기 내부 베이스 메모리 선택 신호를 상기 메모리 선택 출력단에서 송신하는 것을 특징으로 하는 마이크로컨트롤러와 외부 메모리를 구비하는 형태의 프린터 제어기.
  13. 제 8항에 있어서, 상기 외부 메모리는 프린터 제어 코드를 더 포함하는 것을 특징으로 하는 마이크로컨트롤러와 외부 메모리를 구비하는 형태의 프린터 제어기.
  14. 제 8항에 있어서, 상기 내부 메모리는 플레쉬 프로그래밍 코드를 더 포함하는 것을 특징으로 하는 마이크로컨트롤러와 외부 메모리를 구비하는 형태의 프린터 제어기.
  15. 마이크로컨트롤러에 의해 액세스될 베이스 메모리를 선택하기 위한 방법에 있어서,
    상기 마이크로컨트롤러로부터 회로에게 명령어를 송신하는 단계로서, 상기 명령어는, 상기 회로로 하여금, 상기 마이크로컨트롤러를 리셋트하고 상기 마이크로컨트롤러에게 상기 베이스 메모리로서 내부 메모리를 액세스하게 신호를 보내라고 선택적으로 지시하며, 상기 회로로 하여금, 상기 마이크로컨트롤러를 리셋트하고 상기 마이크로컨트롤러에게 상기 베이스 메모리로서 외부 메모리를 액세스하게 신호를 보내라고 선택적으로 지시하는데;
    상기 회로의 한 입력단에서 상기 명령어를 수신하는 단계와;
    상기 마이크로컨트롤러로부터 논리 회로에 있어서 상기 회로의 상기 입력단으로 수신된 상기 명령어을 처리하는 단계로서, 상기 처리 단계는 내부 베이스 메모리 선택 신호를 선택적으로 생성하는 단계와 외부 베이스 메모리 선택 신호를 선택적으로 생성하는 단계를 포함하며;
    상기 회로에 의해 상기 회로의 리셋트 출력단에서 리셋트 신호를 상기 마이크로컨트롤러에게 송신하는 단계와;
    상기 마이크로컨트롤러의 리셋트 입력단에서 상기 리셋트 신호를 수신하는 단계와;
    상기 마이크로컨트롤러가 상기 리셋트 입력단에서 수신된 상기 리셋트 신호에 응답하여 리셋트 과정으로 진입하는 단계와;
    상기 회로의 메모리 선택 출력단에서 메모리 선택 신호를 선택적으로 송신하는 단계로서, 상기 메모리 선택 신호는 내부 메모리 선택 신호와 외부 메모리 선택 신호중의 하나이며;
    상기 마이크로컨트롤러의 메모리 선택 입력단에서 상기 메모리 선택 신호를 수신하는 단계로서, 상기 마이크로컨트롤러가 상기 리셋트 과정동안 상기 메모리 선택 입력단에서 상기 메모리 선택 신호를 수신하는데;
    상기 회로로부터 수신된 상기 메모리 선택 신호가 상기 외부 베이스 메모리 선택 신호일 때, 상기 마이크로컨트롤러가 상기 리셋트 과정을 빠져 나간 후에, 상기 마이크로컨트롤러에 의해 상기 베이스 메모리로서 상기 외부 메모리를 액세스하는 단계와;
    상기 회로로부터 수신된 상기 메모리 선택 신호가 상기 내부 베이스 메모리 선택 신호일 때, 상기 마이크로컨트롤러가 상기 리셋트 과정을 빠져 나간 후에, 상기 마이크로컨트롤러에 의해 상기 베이스 메모리로서 상기 내부 메모리를 액세스하는 단계를 더 포함하는 것을 특징으로 하는 마이크로컨트롤러에 의해 액세스될 베이스 메모리를 선택하기 위한 방법.
  16. 제 15항에 있어서, 상기 마이크로컨트롤러는 더 나아가 8-비트의 마이크로컨트롤러로 이루어지는 것을 특징으로 하는 마이크로컨트롤러에 의해 액세스될 베이스 메모리를 선택하기 위한 방법.
  17. 제 15항에 있어서, 상기 외부 메모리는 더 나아가 플레쉬 프로그램가능 메모리로 이루어지는 것을 특징으로 하는 마이크로컨트롤러에 의해 액세스될 베이스 메모리를 선택하기 위한 방법.
  18. 제 15항에 있어서, 상기 회로는 상기 내부 베이스 메모리 선택 신호를 전원-온 리셋트에 응답하여 상기 메모리 선택 출력단에서 상기 내부 베이스 메모리 선택 신호를 송신하는 것을 특징으로 하는 마이크로컨트롤러에 의해 액세스될 베이스 메모리를 선택하기 위한 방법.
  19. 제 15항에 있어서, 상기 외부 메모리는 프린터 제어 코드를 더 포함하는 것을 특징으로 하는 마이크로컨트롤러에 의해 액세스될 베이스 메모리를 선택하기 위한 방법.
  20. 제 15항에 있어서, 상기 내부 메모리는 플레쉬 프로그래밍 코드를 더 포함하는 것을 특징으로 하는 마이크로컨트롤러에 의해 액세스될 베이스 메모리를 선택하기 위한 방법.
  21. 내부 메모리와 외부 메모리중의 하나를 베이스 메모리로서 선택하고 액세스하기 위한 장치에 있어서,
    베이스 메모리 선택 명령어를 송신하기 위한 출력단과, 리셋트 신호를 수신하기 위한 리셋트 입력단과, 베이스 메모리 선택 신호를 수신하기 위한 베이스 메모리 선택 입력단을 구비하는 마이크로컨트롤러와;
    상기 마이크로컨트롤러로부터 상기 베이스 메모리 선택 명령어을 수신하기 위한 입력단과 상기 마이크로컨트롤러의 상기 리셋트 입력단으로 상기 리셋트 신호를 송신하기 위한 리셋트 출력단과 상기 마이크로컨트롤러에게 상기 베이스 메모리 선택 신호를 송신하기 위한 베이스 메모리 선택 출력단을 구비하는 회로로서, 상기 회로는 또한 상기 마이크로컨트롤러로부터 수신된 상기 베이스 메모리 선택 명령어를 처리하고, 상기 베이스 메모리 선택 명령어에 응답하여 상기 마이크로컨트롤러에게 상기 리셋트 신호를 송신하고, 상기 마이크로컨트롤러로부터 수신된 상기 베이스 메모리 선택 명령어에 응답하여 상기 리셋트 신호가 상기 마이크로컨트롤러에 의해 처리되고 있는 동안에 상기 베이스 메모리로서 상기 내부 메모리를 선택하고 액세스하게끔 마이크로컨트롤러에게 신호를 송신하는 내부 베이스 메모리 선택 신호와 상기 베이스 메모리로서 상기 외부 메모리를 선택하고 액세스하게끔 마이크로컨트롤러에게 신호를 송신하는 외부 베이스 메모리 선택 신호중의 하나를 상기 베이스 메모리 선택 출력단에서 선택적으로 송신하는 단계를 포함하는 것을 특징으로 하는 내부 메모리와 외부 메모리중의 하나를 베이스 메모리로서 선택하고 액세스하기 위한 장치.
KR10-1998-0016771A 1997-05-12 1998-05-11 마이크로컨트롤러에의해액세스될베이스메모리를선택하기위한회로및방법과,내부메모리와외부메모리중의하나를베이스메모리로서선택하고액세스하기위한장치 KR100488630B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/854,611 US5893923A (en) 1997-05-12 1997-05-12 Microcontroller utilizing a circuit to select during reset process an internal or external memory as base memory
US08/854,611 1997-05-12
US8/854,611 1997-05-12

Publications (2)

Publication Number Publication Date
KR19980086928A true KR19980086928A (ko) 1998-12-05
KR100488630B1 KR100488630B1 (ko) 2005-09-07

Family

ID=25319159

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0016771A KR100488630B1 (ko) 1997-05-12 1998-05-11 마이크로컨트롤러에의해액세스될베이스메모리를선택하기위한회로및방법과,내부메모리와외부메모리중의하나를베이스메모리로서선택하고액세스하기위한장치

Country Status (7)

Country Link
US (1) US5893923A (ko)
EP (1) EP0878765B1 (ko)
JP (1) JPH11120077A (ko)
KR (1) KR100488630B1 (ko)
CN (1) CN1175339C (ko)
DE (1) DE69835787T2 (ko)
TW (1) TW499641B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100353814B1 (ko) * 2000-08-18 2002-09-27 주식회사 하이닉스반도체 확장된 램 억세스 명령어를 억세스하는 시간을 향상시킨램 억세스 장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100321745B1 (ko) * 1998-06-29 2002-06-20 박종섭 외부메모리액세스를위한마이크로컨트롤러유닛
EP1062591B1 (de) * 1998-12-21 2016-07-13 Infineon Technologies AG Programmgesteuerte einheit mit internen und externen speichern
JP4144990B2 (ja) * 2000-01-14 2008-09-03 富士通株式会社 データ処理システム及び初期化方法
US6813707B1 (en) * 2001-03-23 2004-11-02 Cisco Technology Inc. Enhancing instruction execution using built-in macros
US20120210858A1 (en) * 2010-10-26 2012-08-23 Aai Corporation Fuze internal oscillator calibration system, method, and apparatus
CN103434280A (zh) * 2013-08-19 2013-12-11 倪俊 一种具有新型存储方法的3d打印机
DE102015119802A1 (de) 2015-11-16 2017-05-18 Weidmüller Interface GmbH & Co. KG Verfahren zum Laden eines sicheren Speicherabbilds eines Mikrocontrollers und Anordnung mit einem Mikrocontroller

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4374418A (en) * 1979-06-27 1983-02-15 Burroughs Corporation Linear microsequencer unit cooperating with microprocessor system having dual modes
US4287560A (en) * 1979-06-27 1981-09-01 Burroughs Corporation Dual mode microprocessor system
US4649511A (en) * 1983-07-25 1987-03-10 General Electric Company Dynamic memory controller for single-chip microprocessor
JPS6068441A (ja) * 1983-09-22 1985-04-19 Fujitsu Ltd ワンチツプ・マイクロ・コンピユ−タ
US5222226A (en) * 1988-03-18 1993-06-22 Fujitsu Limited Single-chip microprocessor having variable memory address mapping
CA1324447C (en) * 1988-05-03 1993-11-16 Raymond Y. Lee Microprocessor having external control store
JPH0378049A (ja) * 1989-08-21 1991-04-03 Mitsubishi Electric Corp マイクロコンピュータ
US5361365A (en) * 1989-11-06 1994-11-01 Sharp Kabushiki Kaisha Microprocessor for selectively performing cold and warm starts
JP2597409B2 (ja) * 1989-12-28 1997-04-09 三菱電機株式会社 マイクロコンピュータ
US5283792A (en) * 1990-10-19 1994-02-01 Benchmarq Microelectronics, Inc. Power up/power down controller and power fail detector for processor
JPH04195546A (ja) * 1990-11-28 1992-07-15 Nec Corp マイクロコンピュータのテストモード設定回路
KR930008042B1 (ko) * 1991-04-03 1993-08-25 삼성전자 주식회사 마이크로 콘트롤러 유닛
JPH06214670A (ja) * 1991-04-29 1994-08-05 Intel Corp コンピュータ装置およびそれを初期化する方法
JP2872466B2 (ja) * 1991-10-07 1999-03-17 チッソ株式会社 複合強化ポリプロピレン樹脂組成物の製造方法
DE4222043C1 (ko) * 1992-07-04 1993-07-22 Kloeckner Moeller Gmbh
US5408639A (en) * 1992-07-21 1995-04-18 Advanced Micro Devices External memory access control for a processing system
US5426769A (en) * 1993-08-26 1995-06-20 Metalink Corp. System and method for producing input/output expansion for single chip microcomputers
US5535417A (en) * 1993-09-27 1996-07-09 Hitachi America, Inc. On-chip DMA controller with host computer interface employing boot sequencing and address generation schemes
JP3684590B2 (ja) * 1994-04-25 2005-08-17 カシオ計算機株式会社 リセット制御装置及びリセット制御方法
US5737748A (en) * 1995-03-15 1998-04-07 Texas Instruments Incorporated Microprocessor unit having a first level write-through cache memory and a smaller second-level write-back cache memory
US5737760A (en) * 1995-10-06 1998-04-07 Motorola Inc. Microcontroller with security logic circuit which prevents reading of internal memory by external program
JP4312272B2 (ja) * 1995-10-06 2009-08-12 モトローラ・インコーポレイテッド 内部メモリへのアクセスを制限するマイクロコントローラ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100353814B1 (ko) * 2000-08-18 2002-09-27 주식회사 하이닉스반도체 확장된 램 억세스 명령어를 억세스하는 시간을 향상시킨램 억세스 장치

Also Published As

Publication number Publication date
US5893923A (en) 1999-04-13
DE69835787T2 (de) 2007-09-13
DE69835787D1 (de) 2006-10-19
TW499641B (en) 2002-08-21
CN1175339C (zh) 2004-11-10
EP0878765A2 (en) 1998-11-18
CN1199884A (zh) 1998-11-25
JPH11120077A (ja) 1999-04-30
EP0878765B1 (en) 2006-09-06
KR100488630B1 (ko) 2005-09-07
EP0878765A3 (en) 2005-05-18

Similar Documents

Publication Publication Date Title
US6563739B2 (en) System and method for transferring data between different types of memory using a common data bus
US4672534A (en) Integrated circuit device incorporating a data processing unit and a ROM storing applications program therein
US7020764B2 (en) Semiconductor processing device
JPH10507019A (ja) ステートマシンを用いたマイクロプロセッサプログラミングのための一体型構造及びその回路基板の組み立て方法
US7930535B1 (en) Method and apparatus for loading configuration data
KR100488630B1 (ko) 마이크로컨트롤러에의해액세스될베이스메모리를선택하기위한회로및방법과,내부메모리와외부메모리중의하나를베이스메모리로서선택하고액세스하기위한장치
US6772328B1 (en) Dynamic initialization of processor module via motherboard interface
EP0009862B1 (en) Programmable mode of operation select by reset and data processor using this select
WO1997045870A1 (en) A microcontroller having an n-bit data bus width with less than n i/o pins and a method therefor
US7162563B2 (en) Semiconductor integrated circuit having changeable bus width of external data signal
US5396639A (en) One chip microcomputer having programmable I/O terminals programmed according to data stored in nonvolatile memory
US4879678A (en) Programmable sequence controller with operation codes partially supplying jump to addresses of machine language instruction
KR940001593B1 (ko) 메인콘트롤러내에 내장한 버스콘트롤러 동작 시스템
JP2001109629A (ja) Ｃｐｕのブート制御装置及びブート制御方法
JP2000076871A (ja) 半導体集積回路およびその製品仕様制御方法
KR100634276B1 (ko) 이동무선전화장치,제어신호발생기및디지털송신시스템
JP3344488B2 (ja) マイクロコンピュータ及びその製造方法
KR19990066416A (ko) 마이크로 프로세서
KR200233482Y1 (ko) Ｒｏｍ 에뮬레이터
KR100578642B1 (ko) 부트 스트랩 로더가 없는 cpu에서 플레쉬 이이피롬을 갱신하는 장치 및 방법
KR100606337B1 (ko) 통신시스템의 자동업그레이드 전환장치 및 그 제어방법
JP2001325243A (ja) マイクロコンピュータ装置
KR20020068104A (ko) Ｒｏｍ 에뮬레이터
JPH07193860A (ja) プログラムメモリを有した携帯端末装置
JPH052462A (ja) 端末装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee