JP2001325243A - マイクロコンピュータ装置 - Google Patents
マイクロコンピュータ装置Info
- Publication number
- JP2001325243A JP2001325243A JP2000146244A JP2000146244A JP2001325243A JP 2001325243 A JP2001325243 A JP 2001325243A JP 2000146244 A JP2000146244 A JP 2000146244A JP 2000146244 A JP2000146244 A JP 2000146244A JP 2001325243 A JP2001325243 A JP 2001325243A
- Authority
- JP
- Japan
- Prior art keywords
- data
- external connection
- memory
- mode signal
- user system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】
【課題】 プリント基板上の切換スイッチ等の可動部品
をなくし、小型化及び軽量化が可能なマイクロコンピュ
ータ装置を提供する。 【解決手段】 ユーザシステム１Ａ内のフラッシュメモ
リ１３を書き換える時、外部接続端子６１ａ〜６３をデ
ータ書込装置９０Ａに接続し、端子６１ｃに“Ｈ”のモ
ード信号ＭＯＤを印加する。セレクタ１６は入出力端子
Ｂ側に切り換えられ、データ書込装置９０Ａが書換制御
回路１４に接続される。これにより、データ書込装置９
０Ａから受信したデータで、フラッシュメモリ１３の内
容が書き換えられる。また、外部接続端子６１ａ〜６３
からデータ書込装置９０Ａを外すと、端子６１ｃは抵抗
６４でプルダウンされ、モード信号ＭＯＤは“Ｌ”とな
る。これにより、セレクタ１６は入出力端子Ａ側に切り
換えられ、データ書込装置１４の動作は停止する。
をなくし、小型化及び軽量化が可能なマイクロコンピュ
ータ装置を提供する。 【解決手段】 ユーザシステム１Ａ内のフラッシュメモ
リ１３を書き換える時、外部接続端子６１ａ〜６３をデ
ータ書込装置９０Ａに接続し、端子６１ｃに“Ｈ”のモ
ード信号ＭＯＤを印加する。セレクタ１６は入出力端子
Ｂ側に切り換えられ、データ書込装置９０Ａが書換制御
回路１４に接続される。これにより、データ書込装置９
０Ａから受信したデータで、フラッシュメモリ１３の内
容が書き換えられる。また、外部接続端子６１ａ〜６３
からデータ書込装置９０Ａを外すと、端子６１ｃは抵抗
６４でプルダウンされ、モード信号ＭＯＤは“Ｌ”とな
る。これにより、セレクタ１６は入出力端子Ａ側に切り
換えられ、データ書込装置１４の動作は停止する。
Description
【０００１】
【発明の属する技術分野】本発明は、中央処理装置（以
下、「ＣＰＵ」という）、書き換え可能な不揮発性メモ
リ及び入出力回路等を１チップにまとめたシステムＬＳ
Ｉと、入出力インタフェース（以下、「入出力Ｉ／Ｆ」
という）等を、１枚のプリント基板上に搭載したマイク
ロコンピュータ装置、特にその内蔵メモリのデータ書換
回路に関するものである。
下、「ＣＰＵ」という）、書き換え可能な不揮発性メモ
リ及び入出力回路等を１チップにまとめたシステムＬＳ
Ｉと、入出力インタフェース（以下、「入出力Ｉ／Ｆ」
という）等を、１枚のプリント基板上に搭載したマイク
ロコンピュータ装置、特にその内蔵メモリのデータ書換
回路に関するものである。
【０００２】
【従来の技術】システムＬＳＩは、ＣＰＵ、メモリ及び
入出力回路等を、１つの大規模集積回路（ＬＳＩ）にま
とめたものである。特に、ＥＥＰＲＯＭやフラッシュメ
モリ等の書き換え可能な不揮発性メモリは、電源を切っ
ても記憶内容が消失せず、電源を再投入すればそのまま
動作し、かつ、電気的に消去及び書き換えが可能である
ので、プログラムコードやデータの記憶素子として、シ
ステムＬＳＩの基本的な構成要素となっている。
入出力回路等を、１つの大規模集積回路（ＬＳＩ）にま
とめたものである。特に、ＥＥＰＲＯＭやフラッシュメ
モリ等の書き換え可能な不揮発性メモリは、電源を切っ
ても記憶内容が消失せず、電源を再投入すればそのまま
動作し、かつ、電気的に消去及び書き換えが可能である
ので、プログラムコードやデータの記憶素子として、シ
ステムＬＳＩの基本的な構成要素となっている。
【０００３】システムＬＳＩは、通常、電源回路や入出
力Ｉ／Ｆと共にプリント基板に搭載され、マイクロコン
ピュータ装置（即ち、ユーザシステム）として製品化さ
れる。このようなユーザシステムは、複雑かつ高度な機
能を必要とするにも拘らず、製品の開発期間の短縮が要
求される。このため、フラッシュメモリ等の記憶データ
は、ソフトウエアの設計段階での変更や、製品が市場に
出回っている間に生じる仕様変更に対応できるようにし
ておく必要がある。
力Ｉ／Ｆと共にプリント基板に搭載され、マイクロコン
ピュータ装置（即ち、ユーザシステム）として製品化さ
れる。このようなユーザシステムは、複雑かつ高度な機
能を必要とするにも拘らず、製品の開発期間の短縮が要
求される。このため、フラッシュメモリ等の記憶データ
は、ソフトウエアの設計段階での変更や、製品が市場に
出回っている間に生じる仕様変更に対応できるようにし
ておく必要がある。
【０００４】図２は、従来のユーザシステムとデータ書
込装置の一例を示す概略の構成図である。このユーザシ
ステム１は、システムＬＳＩ１０、切換スイッチ２０、
周辺入出力回路（以下、「周辺Ｉ／Ｏ」という）３０、
入出力Ｉ／Ｆ４０、電源回路５０、及び外部接続端子６
１，６２，６３等を１枚のプリント基板上に搭載したも
のである。
込装置の一例を示す概略の構成図である。このユーザシ
ステム１は、システムＬＳＩ１０、切換スイッチ２０、
周辺入出力回路（以下、「周辺Ｉ／Ｏ」という）３０、
入出力Ｉ／Ｆ４０、電源回路５０、及び外部接続端子６
１，６２，６３等を１枚のプリント基板上に搭載したも
のである。
【０００５】システムＬＳＩ１０は、ＣＰＵ１１、随時
読み書き可能なメモリ（以下、「ＲＡＭ」という）１
２、フラッシュメモリ１３、書換制御回路１４、内蔵周
辺入出力回路（以下、「内蔵周辺Ｉ／Ｏ」という）１
５、及びセレクタ１６等を１つのＬＳＩにまとめたもの
である。ＣＰＵ１１は、フラッシュメモリ１３に格納さ
れたプログラムに従って、ユーザシステム１全体の処理
制御を行うものである。ＲＡＭ１２は、処理中のデータ
を一時的に記憶するものである。書換制御回路１４は、
フラッシュメモリ１３中のプログラム等のデータの書き
換えを制御するものである。内蔵周辺Ｉ／Ｏ１５は、Ｃ
ＰＵ１１の制御に従って特定の目的及び機能を果たす回
路ブロックの集合体である。また、セレクタ１６は、入
出力端子Ａ，Ｂ，Ｃと制御端子Ｓを有し、制御端子Ｓに
与えられるモード信号ＭＯＤに従って、入出力端子Ｃを
入出力端子ＡまたはＢに切り換えて接続するものであ
る。セレクタ１６の入出力端子Ａ，Ｂは、それぞれ内蔵
周辺Ｉ／Ｏ１５及び書換制御回路１４に接続され、入出
力端子Ｃは、ユーザシステム１の外部接続端子６１に接
続されている。
読み書き可能なメモリ（以下、「ＲＡＭ」という）１
２、フラッシュメモリ１３、書換制御回路１４、内蔵周
辺入出力回路（以下、「内蔵周辺Ｉ／Ｏ」という）１
５、及びセレクタ１６等を１つのＬＳＩにまとめたもの
である。ＣＰＵ１１は、フラッシュメモリ１３に格納さ
れたプログラムに従って、ユーザシステム１全体の処理
制御を行うものである。ＲＡＭ１２は、処理中のデータ
を一時的に記憶するものである。書換制御回路１４は、
フラッシュメモリ１３中のプログラム等のデータの書き
換えを制御するものである。内蔵周辺Ｉ／Ｏ１５は、Ｃ
ＰＵ１１の制御に従って特定の目的及び機能を果たす回
路ブロックの集合体である。また、セレクタ１６は、入
出力端子Ａ，Ｂ，Ｃと制御端子Ｓを有し、制御端子Ｓに
与えられるモード信号ＭＯＤに従って、入出力端子Ｃを
入出力端子ＡまたはＢに切り換えて接続するものであ
る。セレクタ１６の入出力端子Ａ，Ｂは、それぞれ内蔵
周辺Ｉ／Ｏ１５及び書換制御回路１４に接続され、入出
力端子Ｃは、ユーザシステム１の外部接続端子６１に接
続されている。
【０００６】切換スイッチ２０は、このユーザシステム
１を、通常動作モードまたはメモリ書換モードに切り換
えるためのもので、この切換スイッチ２０からモード信
号ＭＯＤが出力され、ＬＳＩ１０内のセレクタ１６に与
えられるようになっている。周辺Ｉ／Ｏ３０は、ユーザ
システム１独自の回路ブロックであり、入出力側が外部
接続端子６１に接続されると共に、制御端子には切換ス
イッチ２０からモード信号ＭＯＤが与えられ、メモリ書
換モード時には、この入出力側が外部接続端子６１から
切り離されるようになっている。
１を、通常動作モードまたはメモリ書換モードに切り換
えるためのもので、この切換スイッチ２０からモード信
号ＭＯＤが出力され、ＬＳＩ１０内のセレクタ１６に与
えられるようになっている。周辺Ｉ／Ｏ３０は、ユーザ
システム１独自の回路ブロックであり、入出力側が外部
接続端子６１に接続されると共に、制御端子には切換ス
イッチ２０からモード信号ＭＯＤが与えられ、メモリ書
換モード時には、この入出力側が外部接続端子６１から
切り離されるようになっている。
【０００７】入出力Ｉ／Ｆ４０は、ユーザシステム１が
制御する入出力装置を接続するためのインタフェースで
あり、システムＬＳＩ１０内の内蔵周辺Ｉ／Ｏ１５に接
続されている。電源回路５０は、ユーザシステム１内の
各部に電源電圧ＶＤＤを供給すると共に、外部接続端子
６２にその電源電圧ＶＤＤを出力するものである。ま
た、外部接続端子６３は、接地電位ＧＮＤに接続されて
いる。
制御する入出力装置を接続するためのインタフェースで
あり、システムＬＳＩ１０内の内蔵周辺Ｉ／Ｏ１５に接
続されている。電源回路５０は、ユーザシステム１内の
各部に電源電圧ＶＤＤを供給すると共に、外部接続端子
６２にその電源電圧ＶＤＤを出力するものである。ま
た、外部接続端子６３は、接地電位ＧＮＤに接続されて
いる。
【０００８】一方、データ書込装置９０は、ユーザシス
テム１内のフラッシュメモリ１３にプログラム等のデー
タを書き込むもので、端子９１，９２，９３、送受信回
路９４、制御回路９５、キースイッチ９６、メモリ９
７、及び電源回路９８等で構成されている。端子９１〜
９３は、ユーザシステム１の外部接続端子６１〜６３に
対応するもので、このユーザシステム１のフラッシュメ
モリ１３にデータを書き込む時に、着脱可能な専用のケ
ーブルを介して接続されるようになっている。端子９
１，９２は送受信回路９４に接続され、端子９３は接地
電位ＧＮＤに接続されている。
テム１内のフラッシュメモリ１３にプログラム等のデー
タを書き込むもので、端子９１，９２，９３、送受信回
路９４、制御回路９５、キースイッチ９６、メモリ９
７、及び電源回路９８等で構成されている。端子９１〜
９３は、ユーザシステム１の外部接続端子６１〜６３に
対応するもので、このユーザシステム１のフラッシュメ
モリ１３にデータを書き込む時に、着脱可能な専用のケ
ーブルを介して接続されるようになっている。端子９
１，９２は送受信回路９４に接続され、端子９３は接地
電位ＧＮＤに接続されている。
【０００９】送受信回路９４は、ユーザシステム１側へ
送信する信号を適切なレベルで出力すると共に、このユ
ーザシステム１側から受信した信号を適切なレベルの論
理信号として入力するためのものである。送受信回路９
４には、制御回路９５が接続されている。制御回路９５
は、キースイッチ９６から与えられる機能動作の指示に
基づいて、予め定められた通信プロトコルに従って、ユ
ーザシステム１に対するデータの送受信を制御するもの
である。メモリ９７は、ユーザシステム１に送信するデ
ータ等を記憶しておくものである。また、電源回路９８
は、データ書込装置９０内の各部に電源電圧を供給する
ものである。
送信する信号を適切なレベルで出力すると共に、このユ
ーザシステム１側から受信した信号を適切なレベルの論
理信号として入力するためのものである。送受信回路９
４には、制御回路９５が接続されている。制御回路９５
は、キースイッチ９６から与えられる機能動作の指示に
基づいて、予め定められた通信プロトコルに従って、ユ
ーザシステム１に対するデータの送受信を制御するもの
である。メモリ９７は、ユーザシステム１に送信するデ
ータ等を記憶しておくものである。また、電源回路９８
は、データ書込装置９０内の各部に電源電圧を供給する
ものである。
【００１０】このようなユーザシステム１において、シ
ステムＬＳＩ１０中のフラッシュメモリ１３の内容を変
更する場合、次のような手順で書き換えを行っていた。
まず、データ書込装置９０内のメモリ９７に書き換える
データを格納し、このデータ書込装置９０の端子９１〜
９３とユーザシステム１の外部接続端子６１〜６３を、
専用のケーブルを介して接続する。
ステムＬＳＩ１０中のフラッシュメモリ１３の内容を変
更する場合、次のような手順で書き換えを行っていた。
まず、データ書込装置９０内のメモリ９７に書き換える
データを格納し、このデータ書込装置９０の端子９１〜
９３とユーザシステム１の外部接続端子６１〜６３を、
専用のケーブルを介して接続する。
【００１１】次に、ユーザシステム１のプリント基板に
設けられた切換スイッチ２０を操作して、通常動作モー
ドからメモリ書換モードに切り換える。セレクタ１６で
は入出力端子Ｂが選択され、入出力端子Ｂ，Ｃ間が接続
される。また、周辺Ｉ／Ｏ３０の入出力側は、外部接続
端子６１から切り離される。これにより、データ書込装
置９０の送受信回路９４と、ユーザシステム１の書換制
御回路１４とが接続される。
設けられた切換スイッチ２０を操作して、通常動作モー
ドからメモリ書換モードに切り換える。セレクタ１６で
は入出力端子Ｂが選択され、入出力端子Ｂ，Ｃ間が接続
される。また、周辺Ｉ／Ｏ３０の入出力側は、外部接続
端子６１から切り離される。これにより、データ書込装
置９０の送受信回路９４と、ユーザシステム１の書換制
御回路１４とが接続される。
【００１２】更に、データ書込装置９０のキースイッチ
９６を操作して書込動作の指示を行う。これにより、制
御回路９５が起動され、メモリ９７に格納されたデータ
が読み出され、予め定められた通信プロトコルに従っ
て、ユーザシステム１側に送信される。一方、ユーザシ
ステム１の書換制御回路１４では、予め定められた通信
プロトコルに従って、送られてきたデータが受信され、
フラッシュメモリ１３の内容が書き換えられる。
９６を操作して書込動作の指示を行う。これにより、制
御回路９５が起動され、メモリ９７に格納されたデータ
が読み出され、予め定められた通信プロトコルに従っ
て、ユーザシステム１側に送信される。一方、ユーザシ
ステム１の書換制御回路１４では、予め定められた通信
プロトコルに従って、送られてきたデータが受信され、
フラッシュメモリ１３の内容が書き換えられる。
【００１３】また、必要に応じてフラッシュメモリ１３
内のデータを読み出し、データ書込装置９０側へ送信し
て正しく書き換えが行われたか否かが確認される。フラ
ッシュメモリ１３内のデータの書き換えが終了すると、
切換スイッチ２０を通常動作モードに切り換え、データ
書込装置９０との間のケーブルを外す。これにより、セ
レクタ１６は入出力端子Ａに切り換えられ、入出力端子
Ａ，Ｃ間が接続されて通常動作モードに戻る。
内のデータを読み出し、データ書込装置９０側へ送信し
て正しく書き換えが行われたか否かが確認される。フラ
ッシュメモリ１３内のデータの書き換えが終了すると、
切換スイッチ２０を通常動作モードに切り換え、データ
書込装置９０との間のケーブルを外す。これにより、セ
レクタ１６は入出力端子Ａに切り換えられ、入出力端子
Ａ，Ｃ間が接続されて通常動作モードに戻る。
【００１４】
【発明が解決しようとする課題】しかしながら、従来の
ユーザシステム１では、通常動作モードとメモリ書換モ
ードを切り換えるために、プリント基板上に切換スイッ
チ２０等の可動部品を設けていた。このため、プリント
基板の小型化及び軽量化が困難になるという課題があっ
た。
ユーザシステム１では、通常動作モードとメモリ書換モ
ードを切り換えるために、プリント基板上に切換スイッ
チ２０等の可動部品を設けていた。このため、プリント
基板の小型化及び軽量化が困難になるという課題があっ
た。
【００１５】本発明は、プリント基板上の切換スイッチ
等の可動部品をなくすことにより、前記従来技術が持っ
ていた課題を解決し、小型化及び軽量化が可能なマイク
ロコンピュータ装置を提供するものである。
等の可動部品をなくすことにより、前記従来技術が持っ
ていた課題を解決し、小型化及び軽量化が可能なマイク
ロコンピュータ装置を提供するものである。
【００１６】
【課題を解決するための手段】前記課題を解決するため
に、本発明の内の第１の発明は、マイクロコンピュータ
装置において、書き換え可能な不揮発性メモリ、通常動
作またはメモリ書換動作を指定するモード信号で通常動
作が指定されたときに該不揮発性メモリの内容に従って
制御処理を実行するプロセッサ、及び該モード信号でメ
モリ書換動作が指定されたときに与えられた直列データ
に従って該不揮発性メモリの内容を書き換える書換制御
回路を集積したシステムＬＳＩと、データ書き換え時に
データ書込装置が接続されてそれぞれ前記直列データ及
び前記モード信号が与えられる第１及び第２の外部接続
端子と、前記第２の外部接続端子に前記データ書込装置
が接続されていないときに、該第２の外部接続端子をプ
ルアップまたはプルダウンして前記通常動作を指定する
モード信号のレベルを与える抵抗とをプリント基板上に
搭載している。
に、本発明の内の第１の発明は、マイクロコンピュータ
装置において、書き換え可能な不揮発性メモリ、通常動
作またはメモリ書換動作を指定するモード信号で通常動
作が指定されたときに該不揮発性メモリの内容に従って
制御処理を実行するプロセッサ、及び該モード信号でメ
モリ書換動作が指定されたときに与えられた直列データ
に従って該不揮発性メモリの内容を書き換える書換制御
回路を集積したシステムＬＳＩと、データ書き換え時に
データ書込装置が接続されてそれぞれ前記直列データ及
び前記モード信号が与えられる第１及び第２の外部接続
端子と、前記第２の外部接続端子に前記データ書込装置
が接続されていないときに、該第２の外部接続端子をプ
ルアップまたはプルダウンして前記通常動作を指定する
モード信号のレベルを与える抵抗とをプリント基板上に
搭載している。
【００１７】第２の発明は、第１の発明のマイクロコン
ピュータ装置におけるシステムＬＳＩを、制御処理用の
プログラムが格納された読み出し専用メモリ（以下、
「ＲＯＭ」という）を備えると共に、前記プロセッサ
は、前記モード信号で通常動作が指定されたときに前記
不揮発性メモリまたは該ＲＯＭの内容に従って制御処理
を実行するように構成している。
ピュータ装置におけるシステムＬＳＩを、制御処理用の
プログラムが格納された読み出し専用メモリ（以下、
「ＲＯＭ」という）を備えると共に、前記プロセッサ
は、前記モード信号で通常動作が指定されたときに前記
不揮発性メモリまたは該ＲＯＭの内容に従って制御処理
を実行するように構成している。
【００１８】第１及び第２の発明によれば、以上のよう
にマイクロコンピュータ装置を構成したので、次のよう
な作用が行われる。データ書込装置が接続されていない
状態では、マイクロコンピュータ装置の第２の外部接続
端子は、抵抗によってプルアップまたはプルダウンされ
て通常動作を指定するモード信号が与えられる。これに
より、システムＬＳＩのプロセッサにより、不揮発性メ
モリまたはＲＯＭの内容が読み出されて制御処理が行わ
れる。一方、データ書込装置が接続されて第２の外部接
続端子にメモリ書換動作を指定するモード信号が与えら
れると、書換制御回路が起動されてこのデータ書込装置
から第１の外部接続端子に与えられる直列データに従っ
て不揮発性メモリの内容が書き換えられる。
にマイクロコンピュータ装置を構成したので、次のよう
な作用が行われる。データ書込装置が接続されていない
状態では、マイクロコンピュータ装置の第２の外部接続
端子は、抵抗によってプルアップまたはプルダウンされ
て通常動作を指定するモード信号が与えられる。これに
より、システムＬＳＩのプロセッサにより、不揮発性メ
モリまたはＲＯＭの内容が読み出されて制御処理が行わ
れる。一方、データ書込装置が接続されて第２の外部接
続端子にメモリ書換動作を指定するモード信号が与えら
れると、書換制御回路が起動されてこのデータ書込装置
から第１の外部接続端子に与えられる直列データに従っ
て不揮発性メモリの内容が書き換えられる。
【００１９】第３の発明は、マイクロコンピュータ装置
において、書き換え可能な不揮発性メモリ、通常動作ま
たはメモリ書換動作を指定するモード信号で通常動作が
指定されたときに該不揮発性メモリの内容に従って制御
処理を実行するプロセッサ、第１の通信プロトコルで与
えられた直列データに従って該不揮発性メモリの内容を
書き換える第１の書換制御回路、第２の通信プロトコル
で与えられた直列データに従って該不揮発性メモリの内
容を書き換える第２の書換制御回路、及び選択信号に従
って該第１または第２の書換制御回路を選択する選択回
路を集積したシステムＬＳＩと、次のような第１〜第３
の外部接続端子と抵抗をプリント基板上に搭載してい
る。
において、書き換え可能な不揮発性メモリ、通常動作ま
たはメモリ書換動作を指定するモード信号で通常動作が
指定されたときに該不揮発性メモリの内容に従って制御
処理を実行するプロセッサ、第１の通信プロトコルで与
えられた直列データに従って該不揮発性メモリの内容を
書き換える第１の書換制御回路、第２の通信プロトコル
で与えられた直列データに従って該不揮発性メモリの内
容を書き換える第２の書換制御回路、及び選択信号に従
って該第１または第２の書換制御回路を選択する選択回
路を集積したシステムＬＳＩと、次のような第１〜第３
の外部接続端子と抵抗をプリント基板上に搭載してい
る。
【００２０】第１〜第３の外部接続端子は、データ書き
換え時にデータ書込装置が接続されてそれぞれ前記直列
データ、前記モード信号及び前記選択信号が与えられる
ものである。抵抗は、第２の外部接続端子に前記データ
書込装置が接続されていないときに、該第２の外部接続
端子をプルアップまたはプルダウンして通常動作を指定
するモード信号のレベルを与えるものである。
換え時にデータ書込装置が接続されてそれぞれ前記直列
データ、前記モード信号及び前記選択信号が与えられる
ものである。抵抗は、第２の外部接続端子に前記データ
書込装置が接続されていないときに、該第２の外部接続
端子をプルアップまたはプルダウンして通常動作を指定
するモード信号のレベルを与えるものである。
【００２１】第３の発明によれば、次のような作用が行
われる。データ書込装置が接続されていない状態では、
マイクロコンピュータ装置の第２の外部接続端子は、抵
抗によってプルアップまたはプルダウンされて通常動作
を指定するモード信号が与えられる。これにより、シス
テムＬＳＩのプロセッサにより、不揮発性メモリの内容
が読み出されて制御処理が行われる。一方、データ書込
装置が接続されて第２の外部接続端子にメモリ書換動作
を指定するモード信号が与えられ、かつ第３の外部接続
端子に第１の書換制御回路を選択する選択信号が与えら
れると、この第１の書換制御回路が起動され、このデー
タ書込装置から第１の外部接続端子に与えられる直列デ
ータに従って不揮発性メモリの内容が書き換えられる。
また、第２の外部接続端子にメモリ書換動作を指定する
モード信号が与えられ、かつ第３の外部接続端子に第２
の書換制御回路を選択する選択信号が与えられると、こ
の第２の書換制御回路が起動され、データ書込装置から
第１の外部接続端子に与えられる直列データに従って不
揮発性メモリの内容が書き換えられる。
われる。データ書込装置が接続されていない状態では、
マイクロコンピュータ装置の第２の外部接続端子は、抵
抗によってプルアップまたはプルダウンされて通常動作
を指定するモード信号が与えられる。これにより、シス
テムＬＳＩのプロセッサにより、不揮発性メモリの内容
が読み出されて制御処理が行われる。一方、データ書込
装置が接続されて第２の外部接続端子にメモリ書換動作
を指定するモード信号が与えられ、かつ第３の外部接続
端子に第１の書換制御回路を選択する選択信号が与えら
れると、この第１の書換制御回路が起動され、このデー
タ書込装置から第１の外部接続端子に与えられる直列デ
ータに従って不揮発性メモリの内容が書き換えられる。
また、第２の外部接続端子にメモリ書換動作を指定する
モード信号が与えられ、かつ第３の外部接続端子に第２
の書換制御回路を選択する選択信号が与えられると、こ
の第２の書換制御回路が起動され、データ書込装置から
第１の外部接続端子に与えられる直列データに従って不
揮発性メモリの内容が書き換えられる。
【００２２】
【発明の実施の形態】（第１の実施形態）図１は、本発
明の第１の実施形態を示すユーザシステムとデータ書込
装置の構成図であり、図２中の要素と共通の要素には共
通の符号が付されている。このユーザシステム１Ａは、
図２と同様のシステムＬＳＩ１０、周辺Ｉ／Ｏ３０、入
出力Ｉ／Ｆ４０、電源回路５０、及び外部接続端子６１
ａ〜６１ｃ，６２，６３等を１枚のプリント基板上に搭
載したものである。
明の第１の実施形態を示すユーザシステムとデータ書込
装置の構成図であり、図２中の要素と共通の要素には共
通の符号が付されている。このユーザシステム１Ａは、
図２と同様のシステムＬＳＩ１０、周辺Ｉ／Ｏ３０、入
出力Ｉ／Ｆ４０、電源回路５０、及び外部接続端子６１
ａ〜６１ｃ，６２，６３等を１枚のプリント基板上に搭
載したものである。
【００２３】システムＬＳＩ１０は、ＣＰＵ１１、ＲＡ
Ｍ１２、フラッシュメモリ１３、書換制御回路１４、内
蔵周辺Ｉ／Ｏ１５、及びセレクタ１６等を１つのＬＳＩ
にまとめたものである。ＣＰＵ１１は、フラッシュメモ
リ１３に格納されたプログラムに従って、ユーザシステ
ム１Ａ全体の処理制御を行うものである。ＲＡＭ１２
は、処理中のデータを一時的に記憶するものである。書
換制御回路１４は、予め定められた通信プロトコルに従
ってデータ書込装置側と直列データの送受信を行い、受
信したデータによってフラッシュメモリ１３中のプログ
ラム等のデータを書き換えるものである。内蔵周辺Ｉ／
Ｏ１５は、ＣＰＵ１１の制御に従って特定の目的及び機
能を果たす回路ブロックの集合体である。
Ｍ１２、フラッシュメモリ１３、書換制御回路１４、内
蔵周辺Ｉ／Ｏ１５、及びセレクタ１６等を１つのＬＳＩ
にまとめたものである。ＣＰＵ１１は、フラッシュメモ
リ１３に格納されたプログラムに従って、ユーザシステ
ム１Ａ全体の処理制御を行うものである。ＲＡＭ１２
は、処理中のデータを一時的に記憶するものである。書
換制御回路１４は、予め定められた通信プロトコルに従
ってデータ書込装置側と直列データの送受信を行い、受
信したデータによってフラッシュメモリ１３中のプログ
ラム等のデータを書き換えるものである。内蔵周辺Ｉ／
Ｏ１５は、ＣＰＵ１１の制御に従って特定の目的及び機
能を果たす回路ブロックの集合体である。
【００２４】セレクタ１６は、入出力端子Ａ，Ｂ，Ｃと
制御端子Ｓを有し、制御端子Ｓに与えられるモード信号
ＭＯＤに従って、入出力端子Ｃを入出力端子ＡまたはＢ
に切り換えて接続するものである。セレクタ１６では、
モード信号ＭＯＤがレベル“Ｌ”のときは、通常動作モ
ードとして入出力端子Ａ側が選択され、このモード信号
ＭＯＤがレベル“Ｈ”のときは、メモリ書換モードとし
て入出力端子Ｂ側が選択されるようになっている。セレ
クタ１６の入出力端子Ａ，Ｂは、それぞれ内蔵周辺Ｉ／
Ｏ１５及び書換制御回路１４に接続され、入出力端子Ｃ
は、ユーザシステム１Ａの外部接続端子６１ａ，６１ｂ
に接続されている。
制御端子Ｓを有し、制御端子Ｓに与えられるモード信号
ＭＯＤに従って、入出力端子Ｃを入出力端子ＡまたはＢ
に切り換えて接続するものである。セレクタ１６では、
モード信号ＭＯＤがレベル“Ｌ”のときは、通常動作モ
ードとして入出力端子Ａ側が選択され、このモード信号
ＭＯＤがレベル“Ｈ”のときは、メモリ書換モードとし
て入出力端子Ｂ側が選択されるようになっている。セレ
クタ１６の入出力端子Ａ，Ｂは、それぞれ内蔵周辺Ｉ／
Ｏ１５及び書換制御回路１４に接続され、入出力端子Ｃ
は、ユーザシステム１Ａの外部接続端子６１ａ，６１ｂ
に接続されている。
【００２５】周辺Ｉ／Ｏ３０は、ユーザシステム１Ａ独
自の回路ブロックであり、インバータ３１、このインバ
ータ３１の出力信号で制御される論理積ゲート（以下、
「ＡＮＤ」という）３２及び３ステートバッファ３３等
で構成されている。ＡＮＤ３２の入力側と３ステートバ
ッファ３３の出力側が、それぞれ外部接続端子６１ａ，
６１ｂに接続されている。インバータ３１の入力側は外
部接続端子６１ｃに接続され、モード信号ＭＯＤが与え
られるようになっている。外部接続端子６１ｃは、プル
ダウン用の抵抗６４を介して接地電位ＧＮＤに接続され
ている。
自の回路ブロックであり、インバータ３１、このインバ
ータ３１の出力信号で制御される論理積ゲート（以下、
「ＡＮＤ」という）３２及び３ステートバッファ３３等
で構成されている。ＡＮＤ３２の入力側と３ステートバ
ッファ３３の出力側が、それぞれ外部接続端子６１ａ，
６１ｂに接続されている。インバータ３１の入力側は外
部接続端子６１ｃに接続され、モード信号ＭＯＤが与え
られるようになっている。外部接続端子６１ｃは、プル
ダウン用の抵抗６４を介して接地電位ＧＮＤに接続され
ている。
【００２６】入出力Ｉ／Ｆ４０は、ユーザシステム１Ａ
が制御する入出力装置を接続するためのインタフェース
であり、システムＬＳＩ１０内の内蔵周辺Ｉ／Ｏ１５に
接続されている。電源回路５０は、ユーザシステム１Ａ
内の各部に電源電圧ＶＤＤを供給すると共に、外部接続
端子６２にその電源電圧ＶＤＤを出力するものである。
また、外部接続端子６３は、接地電位ＧＮＤに接続され
ている。
が制御する入出力装置を接続するためのインタフェース
であり、システムＬＳＩ１０内の内蔵周辺Ｉ／Ｏ１５に
接続されている。電源回路５０は、ユーザシステム１Ａ
内の各部に電源電圧ＶＤＤを供給すると共に、外部接続
端子６２にその電源電圧ＶＤＤを出力するものである。
また、外部接続端子６３は、接地電位ＧＮＤに接続され
ている。
【００２７】一方、データ書込装置９０Ａは、ユーザシ
ステム１Ａ内のフラッシュメモリ１３にプログラム等の
データを書き込むもので、端子９１ａ〜９１ｃ，９２，
９３、送受信回路９４Ａ、制御回路９５Ａ、キースイッ
チ９６、メモリ９７、及び電源回路９８等で構成されて
いる。端子９１ａ〜９３は、ユーザシステム１Ａの外部
接続端子６１ａ〜６３に対応するもので、このユーザシ
ステム１Ａのフラッシュメモリ１３にデータを書き込む
時に、着脱可能な専用のケーブルを介して接続されるよ
うになっている。端子９１ａ〜９１ｃ、９２は、送受信
回路９４Ａに接続されている。
ステム１Ａ内のフラッシュメモリ１３にプログラム等の
データを書き込むもので、端子９１ａ〜９１ｃ，９２，
９３、送受信回路９４Ａ、制御回路９５Ａ、キースイッ
チ９６、メモリ９７、及び電源回路９８等で構成されて
いる。端子９１ａ〜９３は、ユーザシステム１Ａの外部
接続端子６１ａ〜６３に対応するもので、このユーザシ
ステム１Ａのフラッシュメモリ１３にデータを書き込む
時に、着脱可能な専用のケーブルを介して接続されるよ
うになっている。端子９１ａ〜９１ｃ、９２は、送受信
回路９４Ａに接続されている。
【００２８】送受信回路９４Ａは、ユーザシステム１Ａ
側へ送信する信号を適切なレベルで出力すると共に、こ
のユーザシステム１Ａ側から受信した信号を適切なレベ
ルの論理信号として入力するためのものである。即ち、
送受信回路９４Ａは、端子９１ａの信号を受信するバッ
ファ９４ａ、端子９１ｂへ信号を出力する３ステートバ
ッファ９４ｂ、端子９１ｃへモード信号ＭＯＤを出力す
るバッファ９４ｃ、及びこのモード信号ＭＯＤに基づい
て３ステートバッファ９４ｂをオン／オフ制御するＡＮ
Ｄ９４ｄ等を有している。送受信回路９４Ａには、端子
９２を介してユーザシシステム１Ａの電源回路５０から
電源電圧ＶＤＤが供給され、送受信信号のレベル変換が
行われるようになっている。送受信回路９４Ａには、制
御回路９５Ａが接続されている。
側へ送信する信号を適切なレベルで出力すると共に、こ
のユーザシステム１Ａ側から受信した信号を適切なレベ
ルの論理信号として入力するためのものである。即ち、
送受信回路９４Ａは、端子９１ａの信号を受信するバッ
ファ９４ａ、端子９１ｂへ信号を出力する３ステートバ
ッファ９４ｂ、端子９１ｃへモード信号ＭＯＤを出力す
るバッファ９４ｃ、及びこのモード信号ＭＯＤに基づい
て３ステートバッファ９４ｂをオン／オフ制御するＡＮ
Ｄ９４ｄ等を有している。送受信回路９４Ａには、端子
９２を介してユーザシシステム１Ａの電源回路５０から
電源電圧ＶＤＤが供給され、送受信信号のレベル変換が
行われるようになっている。送受信回路９４Ａには、制
御回路９５Ａが接続されている。
【００２９】制御回路９５Ａは、キースイッチ９６から
与えられる機能動作の指示に基づいて、モード信号ＭＯ
Ｄの出力制御を行うと共に、予め定められた通信プロト
コルに従って、ユーザシステム１Ａに対する直列データ
の送受信を制御するものである。メモリ９７は、ユーザ
システム１Ａに送信するデータ等を記憶しておくもので
ある。また、電源回路９８は、データ書込装置９０Ａ内
の各部に電源電圧を供給するものである。
与えられる機能動作の指示に基づいて、モード信号ＭＯ
Ｄの出力制御を行うと共に、予め定められた通信プロト
コルに従って、ユーザシステム１Ａに対する直列データ
の送受信を制御するものである。メモリ９７は、ユーザ
システム１Ａに送信するデータ等を記憶しておくもので
ある。また、電源回路９８は、データ書込装置９０Ａ内
の各部に電源電圧を供給するものである。
【００３０】次に、図１のユーザシステム１Ａとデータ
書込装置９０Ａの動作を説明する。ユーザシステム１Ａ
のシステムＬＳＩ１０中のフラッシュメモリ１３の内容
を変更する場合、次のような手順で書き換えが行われ
る。まず、データ書込装置９０Ａ内のメモリ９７に、書
き換えるデータを格納し、キースイッチ９６の操作によ
り、制御回路９５Ａから出力するモード信号ＭＯＤを
“Ｌ”に設定する。
書込装置９０Ａの動作を説明する。ユーザシステム１Ａ
のシステムＬＳＩ１０中のフラッシュメモリ１３の内容
を変更する場合、次のような手順で書き換えが行われ
る。まず、データ書込装置９０Ａ内のメモリ９７に、書
き換えるデータを格納し、キースイッチ９６の操作によ
り、制御回路９５Ａから出力するモード信号ＭＯＤを
“Ｌ”に設定する。
【００３１】次に、図１に示すように、ユーザシステム
１Ａの外接続部端子６１ａ〜６３と、データ書込装置９
０Ａの端子９１ａ〜９３を、専用のケーブルを介して接
続する。この時、モード信号ＭＯＤは“Ｌ”であるの
で、ユーザシステム１Ａのセレクタ１６は入出力端子Ａ
側に切り換えられており、書換制御回路１４はデータ書
込装置９０Ａとは接続されていない。
１Ａの外接続部端子６１ａ〜６３と、データ書込装置９
０Ａの端子９１ａ〜９３を、専用のケーブルを介して接
続する。この時、モード信号ＭＯＤは“Ｌ”であるの
で、ユーザシステム１Ａのセレクタ１６は入出力端子Ａ
側に切り換えられており、書換制御回路１４はデータ書
込装置９０Ａとは接続されていない。
【００３２】更に、データ書込装置９０Ａのキースイッ
チ９６の操作により、制御回路９５Ａから出力するモー
ド信号ＭＯＤを“Ｈ”に設定する。これにより、ユーザ
システム１Ａのセレクタ１６が入出力端子Ｂ側に切り換
えられ，書換制御回路１４がデータ書込装置９０Ａに接
続される。また、周辺Ｉ／Ｏ３０は、セレクタ１６の入
出力端子Ｃから切り離される。
チ９６の操作により、制御回路９５Ａから出力するモー
ド信号ＭＯＤを“Ｈ”に設定する。これにより、ユーザ
システム１Ａのセレクタ１６が入出力端子Ｂ側に切り換
えられ，書換制御回路１４がデータ書込装置９０Ａに接
続される。また、周辺Ｉ／Ｏ３０は、セレクタ１６の入
出力端子Ｃから切り離される。
【００３３】この後、データ書込装置９０Ａのキースイ
ッチ９６を操作して，書込動作の指示を行う。これによ
り、制御回路９５Ａの書込処理が開始されてメモリ９７
に格納されたデータが読み出され、予め定められた通信
プロトコルに従ってユーザシステム１Ａ側に送信され
る。一方、ユーザシステム１Ａの書換制御回路１４で
は、予め定められた通信プロトコルに従って送られてき
たデータが受信され、フラッシュメモリ１３の内容が書
き換えられる。また、必要に応じてフラッシュメモリ１
３内のデータを読み出し、データ書込装置９０Ａ側へ送
信して正しく書き換えが行われたか否かが確認される。
ッチ９６を操作して，書込動作の指示を行う。これによ
り、制御回路９５Ａの書込処理が開始されてメモリ９７
に格納されたデータが読み出され、予め定められた通信
プロトコルに従ってユーザシステム１Ａ側に送信され
る。一方、ユーザシステム１Ａの書換制御回路１４で
は、予め定められた通信プロトコルに従って送られてき
たデータが受信され、フラッシュメモリ１３の内容が書
き換えられる。また、必要に応じてフラッシュメモリ１
３内のデータを読み出し、データ書込装置９０Ａ側へ送
信して正しく書き換えが行われたか否かが確認される。
【００３４】フラッシュメモリ１３内のデータの書き換
えが終了したとき、自動的またはキースイッチ９６の操
作により、モード信号ＭＯＤを“Ｌ”に切り換える。こ
れにより、ユーザシステム１Ａのセレクタ１６は入出力
端子Ａ側に切り換えられ、データ書込装置９０と書換制
御回路１４の接続が切り離される。この後、ユーザシス
テム１Ａとデータ書込装置９０Ａを接続しているケーブ
ルを外す。
えが終了したとき、自動的またはキースイッチ９６の操
作により、モード信号ＭＯＤを“Ｌ”に切り換える。こ
れにより、ユーザシステム１Ａのセレクタ１６は入出力
端子Ａ側に切り換えられ、データ書込装置９０と書換制
御回路１４の接続が切り離される。この後、ユーザシス
テム１Ａとデータ書込装置９０Ａを接続しているケーブ
ルを外す。
【００３５】なお、データ書込装置９０Ａが接続されて
いないとき、及び接続されていてもモード信号ＭＯＤが
“Ｌ”に設定されているときは、ユーザシステム１Ａの
セレクタ１６及び周辺Ｉ／Ｏ３０に与えられるモード信
号ＭＯＤは、抵抗６４で接地電位ＧＮＤにプルダウンさ
れて“Ｌ”となり、通常動作モードに設定される。
いないとき、及び接続されていてもモード信号ＭＯＤが
“Ｌ”に設定されているときは、ユーザシステム１Ａの
セレクタ１６及び周辺Ｉ／Ｏ３０に与えられるモード信
号ＭＯＤは、抵抗６４で接地電位ＧＮＤにプルダウンさ
れて“Ｌ”となり、通常動作モードに設定される。
【００３６】以上のように、この第１の実施形態のユー
ザシステム１Ａは、システムＬＳＩ１０のデータ書換用
のモード信号ＭＯＤを、外部から入力するための外部接
続端子６１ｃと、この外部接続端子６１ｃをプルダウン
する抵抗６４を有している。これにより、ユーザシステ
ムのプリント基板から、切換スイッチ等の可動部品を排
除して小型化及び軽量化が可能になる。
ザシステム１Ａは、システムＬＳＩ１０のデータ書換用
のモード信号ＭＯＤを、外部から入力するための外部接
続端子６１ｃと、この外部接続端子６１ｃをプルダウン
する抵抗６４を有している。これにより、ユーザシステ
ムのプリント基板から、切換スイッチ等の可動部品を排
除して小型化及び軽量化が可能になる。
【００３７】（第２の実施形態）図３は、本発明の第２
の実施形態を示すユーザシステムの構成図であり、図１
中の要素と共通の要素には共通の符号が付されている。
このユーザシステム１Ｂは、図１中のシステムＬＳＩ１
０とは異なるシステムＬＳＩ１０Ｂ、入出力Ｉ／Ｆ４
０、電源回路５０、及び外部接続端子６１ａ〜６３等を
１枚のプリント基板上に搭載したものである。
の実施形態を示すユーザシステムの構成図であり、図１
中の要素と共通の要素には共通の符号が付されている。
このユーザシステム１Ｂは、図１中のシステムＬＳＩ１
０とは異なるシステムＬＳＩ１０Ｂ、入出力Ｉ／Ｆ４
０、電源回路５０、及び外部接続端子６１ａ〜６３等を
１枚のプリント基板上に搭載したものである。
【００３８】システムＬＳＩ１０Ｂは、ＣＰＵ１１、Ｒ
ＡＭ１２、フラッシュメモリ１３、書換制御回路１４
ａ，１４ｂ、内蔵周辺Ｉ／Ｏ１５、セレクタ１６ａ，１
６ｂ、及びバッファ１７ａ，１７ｂ等を１つのＬＳＩに
まとめたものである。ＣＰＵ１１は、フラッシュメモリ
１３に格納されたプログラムに従って、ユーザシステム
１Ｂ全体の処理制御を行うものである。ＲＡＭ１２は、
処理中のデータを一時的に記憶するものである。
ＡＭ１２、フラッシュメモリ１３、書換制御回路１４
ａ，１４ｂ、内蔵周辺Ｉ／Ｏ１５、セレクタ１６ａ，１
６ｂ、及びバッファ１７ａ，１７ｂ等を１つのＬＳＩに
まとめたものである。ＣＰＵ１１は、フラッシュメモリ
１３に格納されたプログラムに従って、ユーザシステム
１Ｂ全体の処理制御を行うものである。ＲＡＭ１２は、
処理中のデータを一時的に記憶するものである。
【００３９】書換制御回路１４ａ，１４ｂは、それぞれ
異なる通信プロトコルに従ってデータ書込装置側とデー
タの送受信を行い、受信したデータによってフラッシュ
メモリ１３中のプログラム等のデータを書き換えるもの
である。セレクタ１６ａ，１６ｂは、外部接続端子６１
ｃから与えられるモード信号ＭＯＤによってメモリ書換
モードが指定されたときに、外部接続端子６１ｄから与
えられる選択信号ＳＥＬに従って、書換制御回路１４ａ
または１４ｂのいずれか一方を、フラッシュメモリ１３
に接続するためのものである。外部接続端子６１ｃ，６
１ｄは、それぞれ抵抗６４，６５を介して接地電位ＧＮ
Ｄにプルダウンされている。
異なる通信プロトコルに従ってデータ書込装置側とデー
タの送受信を行い、受信したデータによってフラッシュ
メモリ１３中のプログラム等のデータを書き換えるもの
である。セレクタ１６ａ，１６ｂは、外部接続端子６１
ｃから与えられるモード信号ＭＯＤによってメモリ書換
モードが指定されたときに、外部接続端子６１ｄから与
えられる選択信号ＳＥＬに従って、書換制御回路１４ａ
または１４ｂのいずれか一方を、フラッシュメモリ１３
に接続するためのものである。外部接続端子６１ｃ，６
１ｄは、それぞれ抵抗６４，６５を介して接地電位ＧＮ
Ｄにプルダウンされている。
【００４０】セレクタ１６ａの入出力端子Ｃは、バッフ
ァ１７ａ，１７ｂを介して外部接続端子６１ａ，６１ｂ
に接続され、入出力端子Ａ，Ｂが書換制御回路１４ａ，
１４ｂにそれぞれ接続されている。また、セレクタ１６
ｂの入出力端子Ａ，Ｂは、それぞれ書換制御回路１４
ａ，１４ｂに接続され、入出力端子Ｃがフラッシュメモ
リ１３に接続されている。また、外部接続端子６１ｂ
は、プルダウン用の抵抗６６を介して接地電位ＧＮＤに
接続されている。その他の構成は、図１と同様である。
ァ１７ａ，１７ｂを介して外部接続端子６１ａ，６１ｂ
に接続され、入出力端子Ａ，Ｂが書換制御回路１４ａ，
１４ｂにそれぞれ接続されている。また、セレクタ１６
ｂの入出力端子Ａ，Ｂは、それぞれ書換制御回路１４
ａ，１４ｂに接続され、入出力端子Ｃがフラッシュメモ
リ１３に接続されている。また、外部接続端子６１ｂ
は、プルダウン用の抵抗６６を介して接地電位ＧＮＤに
接続されている。その他の構成は、図１と同様である。
【００４１】このようなユーザシステム１Ｂでは、外部
接続端子６１ａ〜６３に、データ書込装置を接続し、モ
ード信号ＭＯＤを“Ｈ”、選択信号ＳＥＬを“Ｌ”に設
定することにより、セレクタ１６ａ，１６ｂの入出力端
子Ａに接続された書換制御回路１４ａが選択されてフラ
ッシュメモリ１３に接続される。そして、書換制御回路
１４ａに予め設定された通信プロトコルに従って、デー
タ書込装置との間でデータの送受信が行われ、受信した
データによってフラッシュメモリ１３の内容が書き換え
られる。
接続端子６１ａ〜６３に、データ書込装置を接続し、モ
ード信号ＭＯＤを“Ｈ”、選択信号ＳＥＬを“Ｌ”に設
定することにより、セレクタ１６ａ，１６ｂの入出力端
子Ａに接続された書換制御回路１４ａが選択されてフラ
ッシュメモリ１３に接続される。そして、書換制御回路
１４ａに予め設定された通信プロトコルに従って、デー
タ書込装置との間でデータの送受信が行われ、受信した
データによってフラッシュメモリ１３の内容が書き換え
られる。
【００４２】また、データ書込装置から与える選択信号
ＳＥＬを“Ｈ”に設定することにより、セレクタ１６
ａ，１６ｂの入出力端子Ｂに接続された書換制御回路１
４ｂを選択し、この書換制御回路１４ｂに予め設定され
た通信プロトコルに従って、データ書込装置との間でデ
ータの送受信を行うこと可能である。
ＳＥＬを“Ｈ”に設定することにより、セレクタ１６
ａ，１６ｂの入出力端子Ｂに接続された書換制御回路１
４ｂを選択し、この書換制御回路１４ｂに予め設定され
た通信プロトコルに従って、データ書込装置との間でデ
ータの送受信を行うこと可能である。
【００４３】以上のように、この第２の実施形態のユー
ザシステム１Ｂは、システムＬＳＩ１０Ｂの書換制御部
１４ａ，１４ｂを切り換える選択信号ＳＥＬを外部から
入力する外部端子６１ｄと、この外部端子６１ｄをプル
ダウンする抵抗６５を有している。これにより、ユーザ
システムのプリント基板から、切換スイッチ等の可動部
品を排除して小型化及び軽量化が可能になる。
ザシステム１Ｂは、システムＬＳＩ１０Ｂの書換制御部
１４ａ，１４ｂを切り換える選択信号ＳＥＬを外部から
入力する外部端子６１ｄと、この外部端子６１ｄをプル
ダウンする抵抗６５を有している。これにより、ユーザ
システムのプリント基板から、切換スイッチ等の可動部
品を排除して小型化及び軽量化が可能になる。
【００４４】（第３の実施形態）図４は、本発明の第３
の実施形態を示すユーザシステムの構成図であり、図１
中の要素と共通の要素には共通の符号が付されている。
このユーザシステム１Ｃは、図１中のシステムＬＳＩ１
０とは異なるシステムＬＳＩ１０Ｃ、入出力Ｉ／Ｆ４
０、及び外部接続端子６１ａ〜６３等を１枚のプリント
基板上に搭載したものである。
の実施形態を示すユーザシステムの構成図であり、図１
中の要素と共通の要素には共通の符号が付されている。
このユーザシステム１Ｃは、図１中のシステムＬＳＩ１
０とは異なるシステムＬＳＩ１０Ｃ、入出力Ｉ／Ｆ４
０、及び外部接続端子６１ａ〜６３等を１枚のプリント
基板上に搭載したものである。
【００４５】システムＬＳＩ１０Ｃは、ＣＰＵ１１、Ｒ
ＡＭ１２、読み出し専用メモリ（以下、「ＲＯＭ」とい
う）１２ａ、フラッシュメモリ１３、書換制御回路１
４、内蔵周辺Ｉ／Ｏ１５、割込制御回路１８、及び内部
バス１９等を１つのＬＳＩにまとめたものである。ＲＯ
Ｍ１２ａは、ＣＰＵ１１によって制御されるユーザシス
テム１Ｃ全体の制御用のプログラムと、メモリ書換処理
プログラムを格納したものである。割込制御部１８は、
モード信号ＭＯＤが与えられる外部接続端子６１ｃに接
続され、このモード信号ＭＯＤが“Ｈ”になったとき
に、ＣＰＵ１１に対して割込信号を与えるものである。
内部バス１９は、ＣＰＵ１１の制御に基づいて、ＲＡＭ
１２、ＲＯＭ１２ａ、フラッシュメモリ１３、内蔵周辺
Ｉ／Ｏ１５、及び割込制御回路１８等を制御するため
に、これらを共通接続するものである。その他の構成
は、図１と同様である。
ＡＭ１２、読み出し専用メモリ（以下、「ＲＯＭ」とい
う）１２ａ、フラッシュメモリ１３、書換制御回路１
４、内蔵周辺Ｉ／Ｏ１５、割込制御回路１８、及び内部
バス１９等を１つのＬＳＩにまとめたものである。ＲＯ
Ｍ１２ａは、ＣＰＵ１１によって制御されるユーザシス
テム１Ｃ全体の制御用のプログラムと、メモリ書換処理
プログラムを格納したものである。割込制御部１８は、
モード信号ＭＯＤが与えられる外部接続端子６１ｃに接
続され、このモード信号ＭＯＤが“Ｈ”になったとき
に、ＣＰＵ１１に対して割込信号を与えるものである。
内部バス１９は、ＣＰＵ１１の制御に基づいて、ＲＡＭ
１２、ＲＯＭ１２ａ、フラッシュメモリ１３、内蔵周辺
Ｉ／Ｏ１５、及び割込制御回路１８等を制御するため
に、これらを共通接続するものである。その他の構成
は、図１と同様である。
【００４６】このようなユーザシステム１Ｃでは、外部
接続端子６１ａ〜６３に図１中のデータ書込装置９０Ａ
を接続し、モード信号ＭＯＤを“Ｌ”から“Ｈ”に立ち
上げることにより、割込制御回路１８を介してＣＰＵ１
１に割込信号を与える。これにより、ＣＰＵ１１は割込
モードになり、ＲＯＭ１２ａの特定番地に記憶されたメ
モリ書換処理プログラムが実行され、メモリ書換モード
に移行する。
接続端子６１ａ〜６３に図１中のデータ書込装置９０Ａ
を接続し、モード信号ＭＯＤを“Ｌ”から“Ｈ”に立ち
上げることにより、割込制御回路１８を介してＣＰＵ１
１に割込信号を与える。これにより、ＣＰＵ１１は割込
モードになり、ＲＯＭ１２ａの特定番地に記憶されたメ
モリ書換処理プログラムが実行され、メモリ書換モード
に移行する。
【００４７】更に、外部接続端子６１ａ，６１ｂを介し
てデータ書込装置９０Ａと書込制御回路１４が接続さ
れ、この書込制御回路１４に予め設定された通信プロト
コルに従ってデータ書込装置９０Ａとの間でデータの送
受信が行われ、受信したデータによってフラッシュメモ
リ１３の内容が書き換えられる。
てデータ書込装置９０Ａと書込制御回路１４が接続さ
れ、この書込制御回路１４に予め設定された通信プロト
コルに従ってデータ書込装置９０Ａとの間でデータの送
受信が行われ、受信したデータによってフラッシュメモ
リ１３の内容が書き換えられる。
【００４８】以上のように、この第３の実施形態のユー
ザシステム１Ｃは、システムＬＳＩ１０Ｃの割込制御回
路１８に与えるモード信号ＭＯＤを外部から入力する外
部接続端子６１ｃと、この外部接続端子６１ｃをプルダ
ウンする抵抗６４を有している。これにより、ユーザシ
ステムのプリント基板から、割込信号用のスイッチ等の
可動部品を排除して小型化及び軽量化が可能になる。
ザシステム１Ｃは、システムＬＳＩ１０Ｃの割込制御回
路１８に与えるモード信号ＭＯＤを外部から入力する外
部接続端子６１ｃと、この外部接続端子６１ｃをプルダ
ウンする抵抗６４を有している。これにより、ユーザシ
ステムのプリント基板から、割込信号用のスイッチ等の
可動部品を排除して小型化及び軽量化が可能になる。
【００４９】なお、本発明は、上記実施形態に限定され
ず、種々の変形が可能である。この変形例としては、例
えば、次の（ａ）〜（ｅ）のようなものがある。 （ａ） データ書込装置が接続されていないときに、モ
ード信号ＭＯＤを“Ｌ”にするためのプルダウン用の抵
抗を使用しているが、プルアップ用の抵抗を用いてこの
モード信号ＭＯＤを“Ｈ”に設定するようにしても良
い。その場合には、モード信号ＭＯＤが“Ｈ”で通常動
作モードとなるように、セレクタ１６等の接続を行うよ
うにする必要がある。
ず、種々の変形が可能である。この変形例としては、例
えば、次の（ａ）〜（ｅ）のようなものがある。 （ａ） データ書込装置が接続されていないときに、モ
ード信号ＭＯＤを“Ｌ”にするためのプルダウン用の抵
抗を使用しているが、プルアップ用の抵抗を用いてこの
モード信号ＭＯＤを“Ｈ”に設定するようにしても良
い。その場合には、モード信号ＭＯＤが“Ｈ”で通常動
作モードとなるように、セレクタ１６等の接続を行うよ
うにする必要がある。
【００５０】（ｂ） ユーザシステム１Ａ等とデータ書
込装置９０Ａとの間は、外部接続端子６１ａ，６１ｂに
よる直列データの他に、送受信データのタイミングを示
すタイミング信号等を伝送するようにしても良い。
込装置９０Ａとの間は、外部接続端子６１ａ，６１ｂに
よる直列データの他に、送受信データのタイミングを示
すタイミング信号等を伝送するようにしても良い。
【００５１】（ｃ） システムＬＳＩ１０等の構成は、
図１、図３及び図４に示した構成に限定されない。フラ
ッシュメモリ１３と、このフラッシュメモリ１３の内容
を書き換える書換制御回路１４を備えたものであれば、
どのようなシステムＬＳＩにも同様に適用可能である。
図１、図３及び図４に示した構成に限定されない。フラ
ッシュメモリ１３と、このフラッシュメモリ１３の内容
を書き換える書換制御回路１４を備えたものであれば、
どのようなシステムＬＳＩにも同様に適用可能である。
【００５２】（ｄ） ユーザシステム１Ａ等とデータ書
込装置９０Ａとの間の通信プロトコルは、どのようなも
のでも適用可能である。但し、通信プロトコルに応じて
接続用のインタフェースの変更を必要とする場合があ
る。
込装置９０Ａとの間の通信プロトコルは、どのようなも
のでも適用可能である。但し、通信プロトコルに応じて
接続用のインタフェースの変更を必要とする場合があ
る。
【００５３】（ｅ） 図１の動作説明において、キース
イッチ９６の操作によってモード信号ＭＯＤを“Ｈ”に
設定し、更に、キースイッチ９６の操作によって書込動
作の指示を行うように説明したが、書込動作の指示に従
ってモード信号ＭＯＤが“Ｈ”にされ、所定時間の経過
後に自動的にデータ転送が開始されるようにしても良
い。
イッチ９６の操作によってモード信号ＭＯＤを“Ｈ”に
設定し、更に、キースイッチ９６の操作によって書込動
作の指示を行うように説明したが、書込動作の指示に従
ってモード信号ＭＯＤが“Ｈ”にされ、所定時間の経過
後に自動的にデータ転送が開始されるようにしても良
い。
【００５４】
【発明の効果】以上詳細に説明したように、第１及び第
２の発明によれば、システムＬＳＩの動作モードを制御
するモード信号を外部から入力するための第２の外部接
続端子と、この外部接続端子をプルアップまたはプルダ
ウンして通常動作モードのモード信号を与える抵抗を有
している。これにより、フラッシュメモリ等の不揮発性
メモリの書き換えのために、プリント基板上に切換スイ
ッチ等の可動部品を搭載する必要がなくなり、小型化及
び軽量化が可能になる。
２の発明によれば、システムＬＳＩの動作モードを制御
するモード信号を外部から入力するための第２の外部接
続端子と、この外部接続端子をプルアップまたはプルダ
ウンして通常動作モードのモード信号を与える抵抗を有
している。これにより、フラッシュメモリ等の不揮発性
メモリの書き換えのために、プリント基板上に切換スイ
ッチ等の可動部品を搭載する必要がなくなり、小型化及
び軽量化が可能になる。
【００５５】第３の発明によれば、システムＬＳＩの動
作モードを制御するモード信号と書換制御回路を選択す
る選択信号を外部から入力するための第２及び第３の外
部接続端子と、これらの外部接続端子をプルアップまた
はプルダウンして通常動作状態に設定するための抵抗を
有している。これにより、フラッシュメモリ等の不揮発
性メモリの書き換えのために、プリント基板上に切換ス
イッチ等の可動部品を搭載する必要がなくなり、小型化
及び軽量化が可能になる。
作モードを制御するモード信号と書換制御回路を選択す
る選択信号を外部から入力するための第２及び第３の外
部接続端子と、これらの外部接続端子をプルアップまた
はプルダウンして通常動作状態に設定するための抵抗を
有している。これにより、フラッシュメモリ等の不揮発
性メモリの書き換えのために、プリント基板上に切換ス
イッチ等の可動部品を搭載する必要がなくなり、小型化
及び軽量化が可能になる。
【図１】本発明の第１の実施形態を示すユーザシステム
とデータ書込装置の構成図である。
とデータ書込装置の構成図である。
【図２】従来のユーザシステムとデータ書込装置の一例
を示す概略の構成図である。
を示す概略の構成図である。
【図３】本発明の第２の実施形態を示すユーザシステム
の構成図である。
の構成図である。
【図４】本発明の第３の実施形態を示すユーザシステム
の構成図である。
の構成図である。
１Ａ，１Ｂ，１Ｃ ユーザシステム １０，１０Ｂ，１０Ｃ システムＬＳＩ １１ ＣＰＵ １３ フラッシュメモリ １４，１４ａ，１４ｂ 書換制御回路 １６，１６ａ，１６ｂ セレクタ ６１ａ〜６１ｄ，６２，６３ 外部接続端子 ６４，６５ 抵抗 ９０Ａ データ書込装置
Claims (3)
- 【請求項１】 書き換え可能な不揮発性メモリ、通常動
作またはメモリ書換動作を指定するモード信号で通常動
作が指定されたときに該不揮発性メモリの内容に従って
制御処理を実行するプロセッサ、及び該モード信号でメ
モリ書換動作が指定されたときに与えられた直列データ
に従って該不揮発性メモリの内容を書き換える書換制御
回路を集積したシステムＬＳＩと、 データ書き換え時にデータ書込装置が接続されてそれぞ
れ前記直列データ及び前記モード信号が与えられる第１
及び第２の外部接続端子と、 前記第２の外部接続端子に前記データ書込装置が接続さ
れていないときに、該第２の外部接続端子をプルアップ
またはプルダウンして前記通常動作を指定するモード信
号のレベルを与える抵抗とを、 プリント基板上に搭載したことを特徴とするマイクロコ
ンピュータ装置。 - 【請求項２】 前記システムＬＳＩは、制御処理用のプ
ログラムが格納された読み出し専用メモリを備えると共
に、前記プロセッサは、前記モード信号で通常動作が指
定されたときに前記不揮発性メモリまたは該読み出し専
用メモリの内容に従って制御処理を実行するように構成
したことを特徴とする請求項１記載のマイクロコンピュ
ータ装置。 - 【請求項３】 書き換え可能な不揮発性メモリ、通常動
作またはメモリ書換動作を指定するモード信号で通常動
作が指定されたときに該不揮発性メモリの内容に従って
制御処理を実行するプロセッサ、第１の通信プロトコル
で与えられた直列データに従って該不揮発性メモリの内
容を書き換える第１の書換制御回路、第２の通信プロト
コルで与えられた直列データに従って該不揮発性メモリ
の内容を書き換える第２の書換制御回路、及び選択信号
に従って該第１または第２の書換制御回路を選択する選
択回路を集積したシステムＬＳＩと、 データ書き換え時にデータ書込装置が接続されてそれぞ
れ前記直列データ、前記モード信号及び前記選択信号が
与えられる第１、第２及び第３の外部接続端子と、 前記第２の外部接続端子に前記データ書込装置が接続さ
れていないときに、該第２の外部接続端子をプルアップ
またはプルダウンして前記通常動作を指定するモード信
号のレベルを与える抵抗とを、 プリント基板上に搭載したことを特徴とするマイクロコ
ンピュータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000146244A JP2001325243A (ja) | 2000-05-18 | 2000-05-18 | マイクロコンピュータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000146244A JP2001325243A (ja) | 2000-05-18 | 2000-05-18 | マイクロコンピュータ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001325243A true JP2001325243A (ja) | 2001-11-22 |
Family
ID=18652632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000146244A Pending JP2001325243A (ja) | 2000-05-18 | 2000-05-18 | マイクロコンピュータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001325243A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009116832A (ja) * | 2007-11-09 | 2009-05-28 | Yamaha Motor Electronics Co Ltd | プリント基板回路 |
| US8004910B2 (en) | 2009-01-28 | 2011-08-23 | Sanyo Electric Co., Ltd. | Data transfer system |
-
2000
- 2000-05-18 JP JP2000146244A patent/JP2001325243A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009116832A (ja) * | 2007-11-09 | 2009-05-28 | Yamaha Motor Electronics Co Ltd | プリント基板回路 |
| US8004910B2 (en) | 2009-01-28 | 2011-08-23 | Sanyo Electric Co., Ltd. | Data transfer system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7095247B1 (en) | Configuring FPGAs and the like using one or more serial memory devices | |
| US5974528A (en) | Microcomputer with embedded flash memory having on-chip programming capability and method of programming data into the embedded flash memory | |
| CN107704285B (zh) | 现场可编程门阵列多版本配置芯片、系统和方法 | |
| US7984239B2 (en) | Control program download device | |
| US5812867A (en) | Integrated circuit comprising a microprocessor, a memory and internal configurable peripherals | |
| US7249213B2 (en) | Memory device operable with a plurality of protocols with configuration data stored in non-volatile storage elements | |
| US7930535B1 (en) | Method and apparatus for loading configuration data | |
| KR0172001B1 (ko) | 바이오스 메모리의 재프로그램 장치 및 그 방법 | |
| JPH1069453A (ja) | 増設ユニットを備えるプログラマブルコントローラ | |
| JP2001325243A (ja) | マイクロコンピュータ装置 | |
| KR100488630B1 (ko) | 마이크로컨트롤러에의해액세스될베이스메모리를선택하기위한회로및방법과,내부메모리와외부메모리중의하나를베이스메모리로서선택하고액세스하기위한장치 | |
| JP7006410B2 (ja) | 制御装置、画像形成装置および回路装置 | |
| JP3737360B2 (ja) | オンボード書き換え装置 | |
| JP4005950B2 (ja) | マイクロコントローラ | |
| JP2000076871A (ja) | 半導体集積回路およびその製品仕様制御方法 | |
| JP4042940B2 (ja) | オンチップ・プログラミング機能を持つマイクロコントローラ | |
| KR100465610B1 (ko) | 온-칩 프로그래밍 능력을 가지는 내장된 플래시 메모리를 구비한 마이크로컴퓨터 및 상기 내장된 플래시 메모리에 데이터를프로그램하는 방법 | |
| CN215769714U (zh) | 一种程序升级电路 | |
| JP2002149625A (ja) | マイクロコンピュータの制御方法 | |
| JP2792491B2 (ja) | エミュレーション装置 | |
| JP2767794B2 (ja) | マイクロコンピュータ | |
| JP3405239B2 (ja) | 初期値設定変更装置 | |
| JPH07193860A (ja) | プログラムメモリを有した携帯端末装置 | |
| JPH11224197A (ja) | デジタル信号受信装置におけるプログラムのダウンロードシステム | |
| KR100474461B1 (ko) | 운영체제 복사장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060825 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080318 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080515 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081028 |