JPH052462A - 端末装置 - Google Patents

端末装置

Info

Publication number
JPH052462A
JPH052462A JP3151836A JP15183691A JPH052462A JP H052462 A JPH052462 A JP H052462A JP 3151836 A JP3151836 A JP 3151836A JP 15183691 A JP15183691 A JP 15183691A JP H052462 A JPH052462 A JP H052462A
Authority
JP
Japan
Prior art keywords
eeprom
microcomputer
program
terminal
terminal program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3151836A
Other languages
English (en)
Inventor
Takeshi Shinkawa
武 新川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP3151836A priority Critical patent/JPH052462A/ja
Publication of JPH052462A publication Critical patent/JPH052462A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 CPUとライトタイミングが合わない不揮発
性メモリ(EEPROM)に、ワンチップ型マイクロコ
ンピュータを使い、その内部のブートROMに記憶させ
た転送プログラムによりソフトウェア的に端末プログラ
ムを不揮発性メモリ(EEPROM)に記憶させる。 【構成】 内部に転送プログラムを記憶させたブートR
OMを備えていると共に、シングルチップモードと固有
のタイミングで信号を取扱うモードとが切り替えられる
機能を有したワンチップ型のマイクロコンピュータを用
い、その内部のブートROMに記憶させた転送プログラ
ムによって信号を操作して不揮発性メモリ(EEPRO
M)と信号のやり取りする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、多種類の制御装置を使
用できる汎用性のある端末装置に関するものである。
【0002】
【従来の技術】従来、この種の端末装置は、特開昭53
−80916号公報もしくは特開平1−194022号
公報に開示されるように、外部の制御装置から端末装置
内の不揮発性メモリにダウンロードされたプログラムに
基づいて、端末装置のCPUが端末装置の動作を制御し
ていた。
【0003】即ち、図4に示すように、端末装置50を
CPU52に制御させるプログラム(以下、端末プログ
ラムと称す)を外部の制御装置54から端末装置50へ
ダウンロードする方法として、端末プログラムをダウン
ロードRAM56に転送する制御をCPU52に行わせ
るプログラム(以下、転送プログラムと称す)を記憶し
たブートROM58を設け、その転送プログラムに基づ
いて、外部の制御装置54から転送された端末プログラ
ムをCPU52が受け、その端末プログラムをダウンロ
ードRAM56に記憶させていた。この端末プログラム
を格納するダウンロードRAM56は、電源の遮断時も
端末プログラムが保持されることが要求されるため、バ
ッテリー60により記憶された端末プログラムが保持さ
れるバッテリーバックアップ方式が用いられる。
【0004】また、通常の場合、端末装置を接続する外
部の制御装置を頻繁に変えることは少ないので、端末プ
ログラムをダウンロード用の不揮発性メモリへ書き込む
(ダウンロード)回数は少なくてよいため、図5に示す
ように、再書込の回数に制限はあるが、記憶容量が大き
い大容量EEPROM70をダウンロード用のメモリと
して使用する端末装置72もあった。
【0005】
【発明が解決しようとする課題】しかしながら、近年、
端末装置の高性能化が進むにつれ、その端末装置の動作
を制御させるための端末プログラムが複雑化してきたの
で、前者の場合には、その端末プログラムを記憶するバ
ッテリーバックアップ方式のダウンロードRAM56が
大量に必要となってきた。そして、大量のバッテリバッ
クアップ方式のダウンロードRAM56を使用した場
合、そのダウンロードRAM56を実装するのに非常に
手間がかかっている。
【0006】また、後者の場合には、図6及び図7に示
すように、CPU52とEEPROM70とのアドレ
ス,データ信号等のタイミングが異なっている場合が多
く、この場合、EEPROM70の端末プログラムを書
き込むサイクルが、CPU52の受け取った端末プログ
ラムをEEPROM70に送り出すサイクルよりも長く
なり、端末プログラムをEEPROM70内に記憶させ
ることができない。即ち、CPU52がEEPROM7
0から端末プログラムを読取る場合、CPU52がEE
PROM70からデータ信号を読取ろうとするタイミン
グとEEPROM70がデータ信号を送り出すタイミン
グとが一致し、かつt1>t3であって、CPU52と
EEPROM70とを直接接続してもCPU52がEE
PROM70から端末プログラムを読取ることができる
が、CPU52がEEPROM70へ端末プログラムを
書き込む場合には、t2=150ns、t4=0.1m
sのようにt2>t4でなく、また、ライト(WR)信
号とデータ信号とのタイミングが異なっているため、C
PU52とEEPROM70とを直接接続するとCPU
52がEEPROM70へ端末プログラムを書き込むこ
とができない。そのため、t2>t4でないCPU52
とEEPROM70とを接続する場合、図5に示すよう
に、バス切替回路74をCPU52とEEPROM70
との間に付加し、操作パネル76に設けられたモード切
替スイッチ78を操作してリード時とライト時のバス8
0を切り替え、ライト時に、CPU52がデータ信号を
送り出すタイミングとEEPROM70がCPU52か
らデータ信号を読取ろうとするタイミングとを一致さ
せ、かつt2>t4となるようにしてCPU52がEE
PROM70へ端末プログラムを書き込むことができる
ようにする必要があった。
【0007】尚、図6はCPU52の固有のタイミング
を示す図であり、図6(a)はリード(読取り)時のタ
イミングを、図6(b)はライト(書込み)のタイミン
グを示している。また、図7はEEPROM70の固有
のタイミングを示す図であり、図7(a)はリード時の
タイミングを、図7(b)はライト時のタイミングを示
している。
【0008】従って、端末装置72は、バス切替回路7
4を設ける必要があり、部品点数が多くなり、回路構成
が複雑になる。また、そのバス切替回路74は、端末プ
ログラムをダウンロードする時以外にもCPU52とE
EPROM70との間に介在するため、CPU52がE
EPROM70に記憶された端末プログラムを読取る時
のEEPROM70からの信号の遅延を発生させる。こ
のため、端末装置72のデータ処理速度が制限されてい
た。
【0009】本発明は、上述した問題点を解決するため
になされたものであり、回路への実装面の負担を軽減
し、かつデータ処理速度を速めることができる端末装置
を提供することを目的とする。
【0010】
【課題を解決するための手段】この目的を達成するため
に本発明の端末装置は、外部の制御装置と接続されるイ
ンターフェイス部と、第一不揮発性メモリを内蔵したワ
ンチップ型マイクロコンピュータと、端末装置の制御を
前記ワンチップ型マイクロコンピュータにさせるプログ
ラムを記憶する第二不揮発性メモリとを備え、前記イン
ターフェイス部から入力された前記プログラムを前記第
二不揮発性メモリに転送させるためのプログラムを前記
第一不揮発性メモリに記憶している。
【0011】
【作用】上記の構成を有する本発明のインターフェイス
部は、外部の制御装置と接続される。ワンチップ型マイ
クロコンピュータは、インターフェイス部から入力され
た端末プログラムを第二不揮発性メモリに転送するため
の転送プログラムを記憶した第一不揮発性メモリを内蔵
している。第二不揮発性メモリは、端末装置をワンチッ
プ型マイクロコンピュータに制御させるプログラムを記
憶する。
【0012】
【実施例】以下、本発明を具体化した一実施例を図面を
参照して説明する。
【0013】図1は、本発明の端末装置としてのプリン
タ10の回路構成を示すブロック図である。プリンタ1
0は、ブートROM12を内蔵しているワンチップ型の
マイクロコンピュータ14、文字データや端末プログラ
ムをプリンタ10へ転送する外部制御装置16に通信回
線18を介して接続されるインターフェイス20、端末
プログラムを記憶するEEPROM22、外部制御装置
16から送信された文字データを記憶するRAM24、
文字データに対応した文字パターンを記憶しているCG
(キャラクタジェネレータ)ROM26、文字パターン
を被印刷物に印刷する印刷部28、シングルチップ(ダ
ウンロード)モードと拡張(印刷)モードとを切り替え
る切替スイッチ30を有する操作パネル32、及び操作
パネル32や印刷部28といった入出力装置とワンチッ
プ型のマイクロコンピュータ14とを接続する入出力部
34をそれぞれバス36で接続した構成をしている。
【0014】ここで、ワンチップ型のマイクロコンピュ
ータ14は、プログラムによる信号に基づいて外部のI
/Oと自在に信号のやり取りができるシングルチップモ
−ドと、マイクロコンピュータ14に固有なタイミング
のアドレス、デ−タ、リ−ド(RD)、ライト(WR)
等の信号で外部のメモリと信号のやり取りがされる拡張
モ−ドとが、リセット時におけるワンチップ型のマイク
ロコンピュータ14の特定端子の電圧レベルの状態によ
って切り替えられる機能を有している。
【0015】例えば、図2に示すワンチップ型のマイク
ロコンピュータ14では、端子1がマイクロコンピュー
タ14のI/OポートP16 もしくはRD信号、端子2
がI/OポートP17 もしくはWR信号、端子10〜1
7がI/OポートP20 〜P27 もしくはデータ信号D
0〜D7、及び端子18〜33がI/OポートP30
P37,P40 〜47 もしくはアドレス信号A0〜A1
5の共通端子にそれぞれなっており、リセット時の端子
4,5,6の電圧レベルの状態によって、これらの共通
端子をシングルチップモードか拡張モードかどちらかに
選択できるようになっている。端子4,5,6の電圧レ
ベルは、図1に示すモ−ド切替スイッチ30を操作する
ことによりそれぞれ設定できる構成になっている。
【0016】尚、図2に示すマイクロコンピュータ14
の各端子に対応する信号は、次の表1及び表2に示す通
りである。
【0017】
【表1】
【0018】
【表2】
【0019】モ−ド切替スイッチ30を操作してマイク
ロコンピュータ14をシングルチップ(ダウンロード)
モードに設定した場合、マイクロコンピュータ14は、
内部のブートROM12に記憶された転送プログラムを
読み出し、その転送プログラムにしたがって外部の制御
装置16から転送された端末プログラムをEEPROM
22に順番に書き込ませる。
【0020】ここに、外部の制御装置16から転送され
た端末プログラムをEEPROM22へダウンロードさ
せる転送プログラムの内容を、図3のフロ−チャ−トを
参照して説明する。
【0021】この時、ワンチップ型のマイクロコンピュ
ータ14は、シングルチップモードに設定されていると
する。
【0022】まず、EEPROM22へアドレス、デ−
タ、RD、及びWR等の信号を送るワンチップ型のマイ
クロコンピュータ14のI/Oポ−トP3,P4、P
2、P16 、及びP17 を出力ポートとして設定する
(S1)。
【0023】次に、EEPROM22にアドレス信号を
送る出力ポ−トP3,P4に、EEPROM22の初期
アドレスをセットする(S2)。
【0024】また、インターフェイス20から取込んだ
端末プログラムを、EEPROM22へデ−タ信号(端
末プログラム)を送る出力ポ−トP2にセットする(S
3)。
【0025】そして、必要なライトパルス幅を持つWR
信号を出力ポートP17 からEEPROM22へ送るこ
とにより、データを書き込むのに必要な時間の間デ−タ
信号(端末プログラム)を出力ポートP2に保持して、
EEPROM22にデータ信号(端末プログラム)を書
き込ませる(S4)。
【0026】その後、マイクロコンピュータ14のI/
Oポ−トP2を入力ポートとして設定する(S5)。
【0027】そして、必要なリードパルス幅を持つRD
信号を出力ポートP16 からEEPROM22に送るこ
とにより、EEPROM22の初期アドレスに書き込ま
れたデ−タ信号(端末プログラム)をマイクロコンピュ
ータ14は読み取ることができる(S6)。
【0028】そして、マイクロコンピュータ14が入力
ポートP2から読み取ったデ−タ信号とEEPROM2
2へ送ったデータ信号とを比較して、データ信号が同じ
かどうかを判別する(S7)。
【0029】判別の結果、データ信号が異なる場合(S
7・No)、EEPROM22にデータ信号(端末プロ
グラム)がうまく書き込まれていないことを示している
ので、ダウンロードのエラー処理が行われる。
【0030】一方、データ信号が同じであると判別され
た場合(S7・Yes)、アドレス信号P3,P4が最
終アドレスかどうかを判別する(S8)。
【0031】そして、アドレス信号P3,P4が最終ア
ドレスでないと判別された場合(S8・No)、アドレ
ス信号P3,P4に1加えて(次のアドレスを)出力ポ
ートP3,P4にセットする。そして、再びマイクロコ
ンピュータ14のI/OポートP2を出力ポートとして
設定し(S9)、端末プログラムの次の(アドレスの)
データ信号をEEPROM22に書き込む動作(S3〜
S9)をアドレスP3,P4が最終アドレスになって、
S8の判別結果がYesとなるまで繰り返し続けられ、
端末プログラムのダウンロードが完了する。
【0032】以上のように、ワンチップ型のマイクロコ
ンピュータ14のシングルチップモードにて、内蔵のブ
ートROM12に記憶させた転送プログラムをマイクロ
コンピュータ14が実行し、I/Oポート制御を介する
ことにより、EEPROM22へのライト時のタイミン
グが実現でき、特別な回路を必要とせず、端末プログラ
ムをEEPROM22に記憶させることができる。従っ
て、従来のようにバスを切り替えるハードウエアは不要
となり、EEPROM22をワンチップ型のマイクロコ
ンピュータ14のバス36に直接接続することができ
る。
【0033】一方、モ−ド切替スイッチ30を操作し
て、マイクロコンピュータ14を拡張(印刷)モードに
設定した場合、マイクロコンピュータ14の各端子は、
マイクロコンピュータ14に固有なタイミングのアドレ
ス、デ−タ、リ−ド(RD)、ライト(WR)等の信号
で外部の装置とやり取りされる。このとき、EEPRO
M22はリ−ドオンリで使用され、プリンタ10は、こ
のEEPROM22に記憶された端末プログラムにより
通常の印刷動作をする。
【0034】次で、端末プログラムに従い、ワンチップ
型のマイクロコンピュータ14によって制御されるプリ
ンタ10の印刷動作について簡単に説明する。
【0035】まず、マイクロコンピュータ14は、外部
の制御装置16から一行分の文字データが転送される
と、その文字データをRAM24に記憶させる。そし
て、CGROM26によりRAM24に記憶された文字
データを、その文字データに対応した文字パターンに変
換する。変換された文字パターンは、入出力部34を介
して印刷部28に送られ、印刷部28にて被印刷物に印
刷される。
【0036】本発明は以上詳述した実施例に限定される
ものではなく、その趣旨を逸脱しない範囲において種々
の変更を加えることができる。
【0037】例えば、前記実施例では、モ−ド切替スイ
ッチ30は接点スイッチで示されているが、簡単なラッ
チ回路を付加することにより、ソフトウェア(プログラ
ム)にてワンチップ型のマイクロコンピュータ14のモ
−ドをシングルチップモードか拡張モードかどちらかに
遷移できるようにしてもよい。
【0038】また、マイクロコンピュータ14は、拡張
モードでもP5,P6がI/Oポートに設定できるため
インターフェイス20はP5,P6に直接接続されてい
るが、若干のプログラム修正を施し、インターフェイス
20をメモリのように扱って、バス36に接続してもよ
い。
【0039】
【発明の効果】以上詳述したことから明らかなように、
本発明のプリンタは、ワンチップ型のマイクロコンピュ
ータのライトタイミングと整合しない不揮発性メモリに
端末プログラムをダウンロ−ドさせる場合、特別な回路
を付加しなくとも不揮発性メモリに端末プログラムを記
憶させることができる。また、特別な回路が付加される
ことによる信号のタイミング遅延も無くなるため、通常
動作(印刷)時のプリンタのデータ処理速度を速めるこ
とができる等の効果がある。
【図面の簡単な説明】
【図1】図1は、本発明のプリンタの回路構成を示すブ
ロック図である。
【図2】図2は、本発明のプリンタに用いるワンチップ
型のマイクロコンピュータを示す図である。
【図3】図3は、端末プログラムをEEPROMにダウ
ンロードするときのワンチップ型のマイクロコンピュー
タのデータの流れを示す図である。
【図4】図4は、バッテリバックアップ方式のRAMを
用いた端末装置の回路構成を示すブロック図である。
【図5】図5はEEPROMを用いた従来の端末装置の
回路構成を示すブロック図である。
【図6】図6(a)は、ワンチップ型のマイクロコンピ
ュータのリード時の各信号のタイミングを示す図であ
る。図6(b)は、ワンチップ型のマイクロコンピュー
タのライト時の各信号のタイミングを示す図である。
【図7】図7(a)は、EEPROMのリード時の各信
号のタイミングを示す図である。図7(b)は、EEP
ROMのライト時の各信号のタイミングを示す図であ
る。
【符号の説明】
10 プリンタ 12 ブートROM 14 ワンチップ型のマイクロコンピュータ 16 外部の制御装置 20 インタ−フェイス 22 EEPROM

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 外部の制御装置と接続されるインターフ
    ェイス部と、第一不揮発性メモリを内蔵したワンチップ
    型マイクロコンピュータと、端末装置の制御を前記ワン
    チップ型マイクロコンピュータにさせるプログラムを記
    憶する第二不揮発性メモリとを備え、前記インターフェ
    イス部から入力された前記プログラムを前記第二不揮発
    性メモリに転送させるためのプログラムを前記第一不揮
    発性メモリに記憶したことを特徴とする端末装置。
JP3151836A 1991-06-24 1991-06-24 端末装置 Pending JPH052462A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3151836A JPH052462A (ja) 1991-06-24 1991-06-24 端末装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3151836A JPH052462A (ja) 1991-06-24 1991-06-24 端末装置

Publications (1)

Publication Number Publication Date
JPH052462A true JPH052462A (ja) 1993-01-08

Family

ID=15527365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3151836A Pending JPH052462A (ja) 1991-06-24 1991-06-24 端末装置

Country Status (1)

Country Link
JP (1) JPH052462A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798885A (en) * 1994-06-06 1998-08-25 Fujitsu Limited Head positioning control for disk apparatus using peak detection, polarity detection and sector mark detection

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798885A (en) * 1994-06-06 1998-08-25 Fujitsu Limited Head positioning control for disk apparatus using peak detection, polarity detection and sector mark detection
US5963398A (en) * 1994-06-06 1999-10-05 Fujitsu Limited Disk apparatus with voice coil motor
US6016547A (en) * 1994-06-06 2000-01-18 Fujitsu Limited Data processing apparatus with program allocating section for selectively allocating programs in first and second memory
US6137646A (en) * 1994-06-06 2000-10-24 Fujitsu Limited Disk apparatus using coincidence detection to generate variable sector pulses

Similar Documents

Publication Publication Date Title
WO2001090900A1 (en) The method of emulating different protocol of flash memory
US5175831A (en) System register initialization technique employing a non-volatile/read only memory
JPH11509950A (ja) N本未満のi/oピンを伴うnビットのデータバス幅をもつマイクロコントローラ及びそのための方法
KR0142033B1 (ko) 마이크로 컴퓨터
US6738308B2 (en) Asynchronous flash-EEPROM behaving like a synchronous RAM/ROM
JP3673015B2 (ja) 半導体装置における周辺デバイス識別方法
JP2000194551A (ja) フラッシュメモリ書換え回路
JPH052462A (ja) 端末装置
JPH0969064A (ja) 外部メモリーシステム
US6240377B1 (en) Integrated circuit with embedded reprogrammable EEPROM and emulation method to facilitate debugging
JP4005950B2 (ja) マイクロコントローラ
JP2643803B2 (ja) マイクロコンピュータ
JPH05166391A (ja) メモリ装置
JP2001318907A (ja) フラッシュメモリ内蔵マイクロコンピュータ
KR100383001B1 (ko) 엠씨유의 온-보드 프로그램 방법
KR0164118B1 (ko) 랜캠을 이용한 룩업 테이블 제어 장치 및 그를 이용한 룩업, 연결 설정, 연결 해제 방법
JP2793258B2 (ja) 位置決め制御装置のデータ設定方法
JP3057749B2 (ja) 入出力ポート
JPH01239485A (ja) 大規模集積回路
JP2526042Y2 (ja) メモリ・レジスタ制御回路
JPS63209967A (ja) プリンタ装置
JPH03214275A (ja) 半導体集積回路
JP2001290755A (ja) Eepromアクセス方法およびeepromを有する電子装置
JPS6148746B2 (ja)
JP2004295587A (ja) メモリ制御システム