KR19980083353A - 슈퍼 bga 반도체패키지 - Google Patents

슈퍼 bga 반도체패키지 Download PDF

Info

Publication number
KR19980083353A
KR19980083353A KR1019970018623A KR19970018623A KR19980083353A KR 19980083353 A KR19980083353 A KR 19980083353A KR 1019970018623 A KR1019970018623 A KR 1019970018623A KR 19970018623 A KR19970018623 A KR 19970018623A KR 19980083353 A KR19980083353 A KR 19980083353A
Authority
KR
South Korea
Prior art keywords
semiconductor package
bga semiconductor
super
pcb
test
Prior art date
Application number
KR1019970018623A
Other languages
English (en)
Other versions
KR100258350B1 (ko
Inventor
신원선
Original Assignee
황인길
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남반도체 주식회사 filed Critical 황인길
Priority to KR1019970018623A priority Critical patent/KR100258350B1/ko
Publication of KR19980083353A publication Critical patent/KR19980083353A/ko
Application granted granted Critical
Publication of KR100258350B1 publication Critical patent/KR100258350B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 슈퍼 BGA 반도체패키지에 관한 것으로서, 슈퍼 BGA 반도체패키지(10)의 히트싱크(HS) 보다 외부로 돌출시켜 구비된 PCB(S)의 확장부(20)와 ;
상기 확장부(20) 상부의 PCB(S)에 형성된 회로패턴(PT)과 연결되도록 형성한 테스트패턴부(30)와 ;
상기 테스트 패턴부(30)에는 회로테스트용 탐침(40A)가 접촉되는 단자(31)와 ;
를 포함하는 것으로 회로동작 성능의 테스트와 신뢰성 검사의 확인이 용이하도록 한 효과가 있다.

Description

슈퍼 BGA 반도체패키지
본 발명은 BGA 반도체패키지에 관한 것으로서, 특히 볼이 적용되는 슈퍼 BGA 반도체패키지(또는 BGA 반도체패키지)의 히트싱크 보다 PCB의 외주연 단부를 연장시키고, 연장된 PCB의 상부에 회로패턴과 연결된 테스트패턴부를 구비하여 슈퍼 BGA 반도체패키지의 동작성 및 신뢰성 테스트를 시행할 수 있게 한 슈퍼 BGA 반도체패키지에 관한 것이다.
일반적으로 실장업계에서는 사방 옆면으로 리드(Lead)를 설치할 수 있는 납작한 형상의 반도체패키지인QFP(Quad Flat Package) 제조기술이 널리 알려져 있다.
그러나, 최근 전자기기의 소형화, 박형화, 다기능화에 따라 많은 양의 정보를 빠른 시간에 처리할 수 있는 고집적화된 반도체칩이 요구되고 그에 따라 많은 수의 입출력을 갖는 소형의 반도체패키지를 제조하는데 많은 노력을 쏟고 있다. 그렇지만 위의 QFP 기술에 의해서는 반도체패키지의 크기를 증대시키지 않는 한 많은 입출력 단자를 형성하는데에는 무리가 따르지 않을 수 없었다.
따라서, 리드피치(Lead Pitch) 0.3mm 이하의 가공기술을 극복하지 못한 채 연구만을 거듭하던 중 리드 대신 볼(Ball)으 이용하는 BGA 기술이 출현하여 하나의 패키지를 통해 무수히 많은 출력단자를 실장시키는 BGA 반도체패키지를 구하였다.
여기서, 수년전부터 반도체 시장에 투입되어 많은 화제를 일으켜 오고 있는 BGA 반도체패키지의 기술에 대해 간략히 언급해 보면 우선 BGA 반도체패키지는 크게 2종류로 구분해 볼 수 있는 데, 그 하나는 일반 BGA 반도체패키지(PBGA ; 이하, 플라스틱 BGA 반도체패키지라고 함)로써 이 플라스틱 BGA 반도체패키지의 구조를 보면 다수의 회로패턴이 실장된 인쇄회로기판 위에 반도체칩을 붙이고 이 반도체칩의 본드 패드와 인쇄회로기판의 회로패턴을 와이어로 본딩한 후, 반도체칩과 와이어를 콤파운드수지물로 패키지성형하고 인쇄회로기판 하면에 볼을 심어 입출력 단자수를 증설할 수 있도록 한 것이며, 또 다른 하나는 반도체칩(C)으로 부터 발생되는 열의 외부 방출효과를 높일 수 있도록 한 도 6과 같이 된것(이하, 슈퍼 BGA 반도체패키지(10)라함)으로 이 슈퍼 BGA 반도체패키지의 구조를 보면, 금속재로 된 방열용 히트싱크(HS)의 일면에 중앙부가 뚫린 필름재의 PCB(S)를 부착하고 상기 히트싱크(HS)의 하면 중앙에 반도체칩(C)을 부착시킨후 와이어(W)본딩을 한 다음 수지물로 코팅부(CT)를 구성하며, PCB(S)에는 볼(B)을 형성한 구조이다.
상기 PCB(S)의 상부면에는 다수의 회로패턴(PT)이 형성되고, 각 회로패턴(PT)과 반도체칩(C) 사이에는 상기 와이어(W)가 연결 구성되며, 상기 회로패턴(PT)은 볼(B)과 연결되고, 상기 히트싱크(HS)와 PCB(S)의 외주연 단부는 동일한 크기로 형성구비되어 있다.
이러한 구조로 제조완성된 슈퍼 BGA 반도체패키지(10)는 내부의 회로가 정상적인 동작상태를 유지하고 있는가를 테스트하기 위해 다수의 탐침(40A)으로 이루어진 테스트기(40)를 각 볼(B)에 접촉시킨 상태에서 회로의 이상유무를 확인하게 된다.
그러나, 선단이 첨예한 탐침(40A)으로 된 테스트기(40)에 슈퍼 BGA 반도체패키지(10)의 볼(B)을 접촉시키게 되면 솔더재질의 볼(B)이 탐침(40A)에 의해 쉽게 스크렛치가 발생되어 손상되고, 이에 제품의 품질을 저하시키며, 테스트기(40)의 탐침(40A)와 볼(B)의 정확한 접촉 작업성이 용이하지 못한 제품의 신뢰성 검사의 효율성을 저하시키는 문제점이 있었다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 발명한 것으로서, 슈퍼 BGA 반도체패키지의 히트싱크 보다 PCB의 외주연 단부를 연장시키고, 연장된 PCB에는 회로패턴과 연결접속되는 테스트패턴부를 구비하여 슈퍼 BGA 반도체패키지의 회로동작 신뢰성 테스트를 용이하게 할 수 있게 한 것을 목적으로 한다.
도 1은 본 발명의 테스트패턴부가 슈퍼 BGA 반도체패키지에 적용된 상태의 단면구성도.
도 2는 본 발명의 도 1의 A부 확대 단면도.
도 3은 본 발명의 도 1의 A도 확대 일부평면도.
도 4는 본 발명의 다른실시예 구성도.
도 5는 본 발명의 테스트 작용상태도.
도 6은 종래의 슈퍼 BGA 반도체패키지의 단면구성도.
*도면의 주요 부분에 대한 부호의 설명*
10 ; 슈퍼 BGA 반도체패키지HS ; 히트싱크
C ; 반도체칩S ; PCB
PT ; 회로패턴20 ; 확장부
30 ; 테스트패턴부31 ; 단자
이하 본 발명의 구성을 상세히 설명하면 다음과 같다.
슈퍼 BGA 반도체패키지(10)의 히트싱크(HS) 보다 외부로 돌출시켜 구비된 PCB(S)의 확장부(20)와 ;
상기 확장부(20) 상부의 PCB(S)에 형성된 회로패턴(PT)과 연결되도록 형성한 테스트패턴부(30)와 ;
상기 테스트 패턴부(30)에는 회로테스트용 탐침(40A)이 접촉되는 단자(31)와 ;
를 포함하는 것이다.
이와 같이 구성된 본 발명의 일 실시예를 첨부도에 의하여 상세히 설명하면 다음과 같다.
도 1은 본 발명의 슈퍼 BGA 반도체패키지(10):또는 BGA 반도체패키지 포함의 단면구성도로서, 상부에 금속재의 히트싱크(HS)가 구비되고, 하부 중앙에는 반도체칩(C)이 부착되며, 반도체칩(C)의 양측 외부에 구비된 히트싱크(HS) 하부에는 에폭시(E)를 이용하여 PCB(S)를 부착하고, PCB(S)는 외주연 단부가 상기 히트싱크(HS)보다 외부로 돌출되도록 하는 확장부(20)를 구비한다.
상기 PCB(S)의 하부면에 다수의 회로패턴(PT)이 구비되어 있고, 반도체칩(C)과 대응하는 위치의 회로패턴(PT)에는 와이어본딩부(WB)를 구비하며, 각 와이어본딩부(WB)와 반도체칩(C) 사이에는 와이어(W)를 연결시키고, 도 2와 같이 상기 PCB(S)의 확장부(20) 상부에는 상기 회로패턴(PT)과 동일한 숫자로 구성된 단자(31)를 형성한 테스트패턴부(30)을 구비하고, 상기 단자(31)를 회로패턴(PT)과 연결구성시킨 것이다.
또한 히트싱크(HS)의 하부 중앙에 노출된 반도체칩(C)과 와이어(W)와 와이어본딩부(WB)를 포함하는 영역에는 수지물로 코팅부(CT)를 구비하고, 상기 PCB(S)의 하부면에는 상기 회로패턴(PT)과 연결되는 다수의 볼(B)을 구비한 것이다.
도 3은 본 발명 도 1의 A부를 확대시켜 평면으로 도시한 것으로 PCB(S)의 테스트패턴부(30)에 구비된 단자(31)가 엇갈린 상태로 연속형성시켜 많은 수의 단자(31)를 구비하도록 한다.
도 4는 본 발명의 다른 실시예로서, 상기 단자(31)를 일자로 연속형성시킨 것이다.
이러한 단자(31)는 적은 수의 회로패턴(PT)을 가지고 있는 슈퍼 BGA 반도체패키지(10)에 적용시켜 사용하도록 한다.
이와 같이 된 본 발명의 작용을 설명하면 다음과 같다.
도 5에서 보는 바와 같이 완성품의 슈퍼 BGA 반도체패키지(10)의 내부회로인 반도체칩(C)과 와이어(W)와 각 회로패턴(PT)의 회로적 성능이 정상적으로 작동할 수 있는지를 테스트하기 위해 상부면에 다수의 테스트단자(41)을 상기 PCB(S)의 테스트패턴부(30)에 구비된 단자(31)와 대응하도록 구성시켜 된 테스트기(40)의 상부에 슈퍼 BGA 반도체패키지(10)를 뒤집은 상태로 안치시킨다.
이렇게 테스트기(40)에 안치된 슈퍼 BGA 반도체패키지(10)의 테스트패턴부(30)의 단자(31)는 상기 테스트단자(41)와 대응접촉된 상태로 유지된다.
이 상태에서 테스트기(40)를 작동시키면 전기적 신호가 슈퍼 BGA 반도체패키지(10)의 내부회로에 인가되므로서 제품의 동작상태가 정상적인 것을 판단하게 된다.
따라서 슈퍼 BGA 반도체패키지(10)의 회로동작 테스트 작업성을 용이하게 하고, 제품의 회로적 동작기능 성능의 확인이 용이하도록 한 것이다.
상기한 테스트패턴부(30)는 슈퍼 BGA 반도체패키지(10)에 비한정시켜 모든 BGA 반도체패키지에 적용시켜 실시가능하도록 할 수 있다.
이상에서와 같이 본 발명은 슈퍼 BGA 반도체패키지의 PCB의 단부를 연장시키고, 연장된 PC의 상부에 회로패턴과 연결된 테스트패턴부를 구비하여 슈퍼 BGA 반도체패키지의 회로동작 성능의 테스트 작업성과 신뢰성 검사의 확인이 용이하도록 한 효과가 있다.

Claims (1)

  1. 슈퍼 BGA 반도체패키지(10)의 히트싱크(HS) 보다 외부로 돌출시켜 구비된 PCB(S)의 확장부(20)와 ;
    상기 확장부(20)의 상부에 PCB(S)에 형성된 회로패턴(PT)과 연결되도록 형성한 테스트패턴부(30)와 ;
    상기 테스트패턴부(30)에는 회로테스트용 탐침(40A)이 접촉되는 단자(31)와 ;
    를 포함하는 것을 특징으로 하는 슈퍼 BGA 반도체패키지.
KR1019970018623A 1997-05-13 1997-05-13 슈퍼 bga 반도체패키지 KR100258350B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970018623A KR100258350B1 (ko) 1997-05-13 1997-05-13 슈퍼 bga 반도체패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970018623A KR100258350B1 (ko) 1997-05-13 1997-05-13 슈퍼 bga 반도체패키지

Publications (2)

Publication Number Publication Date
KR19980083353A true KR19980083353A (ko) 1998-12-05
KR100258350B1 KR100258350B1 (ko) 2000-06-01

Family

ID=19505823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970018623A KR100258350B1 (ko) 1997-05-13 1997-05-13 슈퍼 bga 반도체패키지

Country Status (1)

Country Link
KR (1) KR100258350B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH047865A (ja) * 1990-04-25 1992-01-13 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
JPH04303953A (ja) * 1991-04-01 1992-10-27 Nec Corp 半導体装置
US5334857A (en) * 1992-04-06 1994-08-02 Motorola, Inc. Semiconductor device with test-only contacts and method for making the same
JPH08274214A (ja) * 1995-03-30 1996-10-18 Seiko Epson Corp 半導体装置

Also Published As

Publication number Publication date
KR100258350B1 (ko) 2000-06-01

Similar Documents

Publication Publication Date Title
KR0184076B1 (ko) 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지
KR20080000879A (ko) 비지에이 반도체 칩 패키지 및 이의 검사 방법
JPH04144142A (ja) 半導体装置
KR19980083353A (ko) 슈퍼 bga 반도체패키지
US6642735B2 (en) Semiconductor package for chip with testing contact pad connected to outside
JP2885202B2 (ja) 半導体パッケージ用検査治具
JP4948035B2 (ja) 樹脂封止型半導体装置の製造方法
JP2901518B2 (ja) マルチチップ半導体装置
KR100377469B1 (ko) 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법
KR100351920B1 (ko) 반도체 패키지 및 그 제조 방법
KR100349561B1 (ko) Lsi 패키지 및 그 인너리드 배선방법
KR100377468B1 (ko) 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법
JPH0878554A (ja) Bga型半導体装置
KR200313831Y1 (ko) 바텀리드패키지
JP2924847B2 (ja) 半導体パッケージ
KR20000009885A (ko) 볼 그리드 어레이 타입의 반도체 패키지
JPH08220188A (ja) 半導体装置用ソケット
KR100213435B1 (ko) 반도체 칩의 마스터 전극 패드 및 이를 이용한 탭 패키지
KR100489476B1 (ko) 엠씨엠 볼 그리드 어레이 패키지 제조방법
KR100442054B1 (ko) 볼 그리드 어레이 타입 반도체 패키지 검사용 소켓
KR19980048268A (ko) 홈이 형성된 외부 리드를 갖는 반도체 칩 패키지 및 그가 실장되는 구조
KR19980019655A (ko) 칩 스케일 패키지
KR100225238B1 (ko) CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
JP2000138315A (ja) Bga型ic及びbga型icの製造方法
KR20000002373A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130306

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140306

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee