KR19980081755A - 배속 영상 신호 표시 방법, 디스플레이 장치 및 텔레비젼 수상기 - Google Patents

배속 영상 신호 표시 방법, 디스플레이 장치 및 텔레비젼 수상기 Download PDF

Info

Publication number
KR19980081755A
KR19980081755A KR1019980014873A KR19980014873A KR19980081755A KR 19980081755 A KR19980081755 A KR 19980081755A KR 1019980014873 A KR1019980014873 A KR 1019980014873A KR 19980014873 A KR19980014873 A KR 19980014873A KR 19980081755 A KR19980081755 A KR 19980081755A
Authority
KR
South Korea
Prior art keywords
video signal
signal
extracted
television receiver
image
Prior art date
Application number
KR1019980014873A
Other languages
English (en)
Other versions
KR100356138B1 (ko
Inventor
아키라이카이
요시히사우치다
Original Assignee
모리시타요우이치
마쓰시타덴키산교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타요우이치, 마쓰시타덴키산교가부시키가이샤 filed Critical 모리시타요우이치
Publication of KR19980081755A publication Critical patent/KR19980081755A/ko
Application granted granted Critical
Publication of KR100356138B1 publication Critical patent/KR100356138B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • H04N7/0132—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the field or frame frequency of the incoming video signal being multiplied by a positive integer, e.g. for flicker reduction
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S348/00—Television
    • Y10S348/91—Flicker reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Television Systems (AREA)
  • Picture Signal Circuits (AREA)

Abstract

본 발명은 수신된 방송 신호의 수평/수직 주사 주파수를 배가시킴으로써 생성된 수평/수직 주사선 주파수를 갖는 영상 신호를 표시하는, 깜박거림이 없는 텔레비젼 수상기를 개시한다. 깜박거림이 없는 디스플레이 장치는, 영상에 대해 필드를 하나 걸러마다 추출함으로써 형성되는 신호에 의해 하나의 텔레비젼 수상기로 두 종류의 영상 신호, 즉, 배속 영상 신호 및 추출 영상 신호를 동시에 표시할 수 있다. 또한, 변환에 의해 배가된 영상 신호의 수평/수직 주사 주파수를 갖는 배속 영상 신호를 표시하는 디스플레이 장치를 개시함으로써, 화면 영상으로부터의 필드 또는 프레임을 하나 걸러마다 추출함으로써 형성된 추출 영상 신호를 생성하여, 배속 영상 신호와 추출 영상 신호로 형성된 두 종류의 영상을 동일 화면상에 동시에 표시한다.

Description

배속 영상 신호 표시 방법, 디스플레이 장치 및 텔레비젼 수상기
본 발명은 배속(double-speed) 영상 신호들중에서 필드 화상을 하나 걸러마다 추출함으로써 형성된 배속 영상 신호 및 추출 영상 신호(extracted image signal)를 생성하는 디스플레이 장치 및 방법과 텔레비젼 수상기에 관한 것이다. 본 발명은 배속 영상 신호와 추출 영상 신호를 동일 화면상에 동시에 표시할 수 있다.
예컨대 NTSC, PAL 등과 같은 표준 텔레비젼 신호는, 통상 초당 50 또는 60 필드를 생성하도록 하는 영상 신호로 이루어진다. 이러한 텔레비젼 신호 체계의 영상 신호가 화면상에 표시될 때, 표시된 화상에 어떤 깜박거림(flicker)이 관찰된다. 이러한 깜박거림을 덜 보이게하는 장치를 구비한, 소위 깜박거림이 없는 텔레비젼 수상기(flickerless television receivers)가 현재 시판되고 있다. 도 6의 전형적인 종래의 깜박거림이 없는 텔레비젼 수상기에 있어서, 튜너/검파 회로(20)는 방송 신호를 증폭 및 검파한다. 배속 신호 생성 회로(21)는 이러한 검지 신호를, 입력된 영상 신호의 수직/수평 주사 주파수의 2배로 증가된 수직/수평 주사 주파수를 갖는 영상 신호로 변환한다. 이렇게 변환된 영상 신호를 배속 영상 신호라고 하며, 또한, 텔레비젼 수상기상에 디스플레이된 영상을 배속 영상이라 일컫는다.
소위 깜박거림이 없는 텔레비젼 수상기에 있어서, 동일 영상은 1/60초 또는 1/50초 내에서 반복하여 두 번 디스플레이되며, 초당 필드수는 100 또는 120으로 변환되고, 수직 주파수는 표준 주파수의 두 배인 100Hz 또는 120Hz로 된다. 이러한 배속 영상 신호가 텔레비젼 수상기상에 디스플레이될 때, 깜박거림은 감소한다.
그러나, 텔레비젼 수상기의 깜박거림은 본래, 어떤 환경에서는 발견하기가 곤란한 경향이 있다. 따라서, 깜박거림이 없는 텔레비젼 수상기의 잇점을 명확히 보여주기 위해, 깜박거림이 없는 텔레비젼 수상기와 일반 텔레비젼 수상기를 나란히 배치하여, 표시되는 영상을 직접 비교할 필요가 있었다.
그러나, 유감스럽게도, 일반 TV 시청자에게는, 표준 텔레비젼 수상기와 깜박거림이 없는 텔레비젼 수상기를 동시에 시청하여 제각기의 화면상에 표시되는 화면을 비교함으로써, 화질의 차이점을 확인할 기회가 주어지지 않았다. 오히려, 텔레비젼 시청자는 통상적으로, 단지 깜박거림이 없는 텔레비젼 수상기의 화면을 봄으로써, 우수한 화질 또는 좋지 못한 화질을 인식하려고 하였다. 따라서, 텔레비젼 시청자로 하여금, 깜박거림이 없는 텔레비젼 수상기의 우수한 화질을 명확히 식별할 수 있게 하는 것은 곤란하였다.
도 1은 본 발명의 바람직한 제 1 실시예에 따른 텔레비젼 수상기의 블럭도,
도 2의 (a) 내지 도 2의 (c)는 본 발명의 바람직한 제 1 실시예에 따른 배속 신호가 생성되는 단계를 도시한 타이밍도,
도 3의 (a) 내지 도 3의 (e)는 도 1의 각각의 블럭에 대응하는 파형도,
도 4는 본 발명의 바람직한 제 1 실시예에 있어서의 각각의 필드에 대한 화면을 도시한 도면,
도 5는 본 발명의 바람직한 제 2 실시예에 따른 텔레비젼 수상기의 블럭도,
도 6은 종래의 깜박거림이 없는 텔레비젼 수상기의 블럭도.
도면의 주요 부분에 대한 부호의 설명
1 : 튜너/검파 회로 2 : 배속 신호 생성 회로
3 : 추출 영상 신호 생성 회로 4 : 제어 회로
5 : 플립-플롭 회로 6 : 단안정 멀티바이브레이터
7 : AND 회로 14 : 마이크로컴퓨터
36, 37, 38 : 필드 S1 : 수직 동기 신호
S2 : 수평 동기 신호 S3 : 플립-플롭 회로의 출력 신호
S4 : 단안정 멀티바이브레이터의 출력 신호
S5 : 제어 신호 T6 : 영상 소거 기간
a : 영상 소거 영역 b : 정규 영상 표시 영역
본 발명은 배속 영상 신호 및 추출 영상 신호를 동일 화면상에 동시에 표시할 수 있는 깜박거림이 없는 표시 장치 및 텔레비젼 수상기를 제공한다. 본 발명은 깜박거림이 없는 텔레비젼 수상기의 우수한 화질을 식별할 수 있는 기회를 시청자들에게 제공한다.
제 1 실시예
이하, 도 1, 도 2의 (a) 내지 도 2(c), 도 3의 (a) 내지 도 3의 (e) 및 도 4를 참조하여 본 발명의 바람직한 제 1 실시예의 텔레비젼 수상기에 대하여 상세히 설명한다.
도 1은 본 발명의 바람직한 제 1 실시예의 텔레비젼 수상기의 블럭도이다. 제 1 실시예의 텔레비젼 수상기는, 튜너/검파 회로(1), 배속 신호 생성 회로(2), 추출 영상 신호 생성 회로(3) 및 제어 회로(4)를 포함한다. 여기서, 제어 회로(4)는 플립-플롭 회로(flip-flop circuit)(5), 단안정 멀티바이브레이터(monostable multivibrator)(6) 및 AND 회로(7)로 구성된다.
바람직한 제 1 실시예에 따른 텔레비젼 수상기는, 종래의 깜박거림이 없는 텔레비젼 수상기에 부가된 추출 영상 신호 생성 회로(3)와 제어 회로(4)를 구비한다.
도 1에서, 방송 신호는 튜너/검파 회로(1)에서 증폭 및 검파되어, 배속 신호 생성 회로(2)에 입력된다. 배속 신호 생성 회로(2)는, 입력 영상 신호의 수평/수직 주사 주파수를 2배로 주파수 변환하고, 시간축상의 영상 신호를 1/2로 압축하며, 배속 영상 신호를 추출 영상 신호 생성 회로(3)로 출력함으로써, 배속 신호를 생성한다. 이러한 배속 영상 신호는 동일 압축 영상을 반복적으로 디스플레이하기 위해 최초 영상 신호의 한 필드 주기(a field period)에서 두 배로 된다. 수직 동기 신호는 하기와 같이 기술된다. 아래에 인용된 바람직한 수치들은 NTSC에 대해서이다. 최초 영상 신호로서의 수직 동기화에 대한 필드(1/60초) 및 프레임(1/30초)은, 표준 비월 신호(ordinarily interlace signal)라는 개념이다. 수직 동기화의 새로운 필드(1/120초) 및 새로운 프레임(1/30초)은 배속 영상 신호를 변환함으로써 생성된다. 추출 영상 신호 생성 회로(3)는, 제어 회로(4)로부터 출력된 제어 신호(S5)에 따라 한 필드 걸러마다에서의 배속 영상 신호 대신에, 단지 하나의 흑색 레벨을 갖는 영상 신호들을 출력한다. 즉, 추출 영상 신호 생성 회로(3)는, 제어 회로(4)로부터 입력된 배속 영상 신호의 한 필드 걸러마다를 소거하기 위한 회로인 것이다. 영상은, 배속 영상으로부터의 새로운 한 필드 걸러마다의 추출에 의해, 그리고, 후술하는 추출 영상인 새로운 한 필드의 필드 주파수를 반으로 줄이는 것에 의해 60Hz의 통상적인 영상으로 변환되며, 이러한 추출 영상을 디스플레이하기 위한 영상 신호는 추출 영상 신호로서 설명된다.
다음으로, 본 발명의 바람직한 제 1 실시예의 텔레비젼 수상기의 동작을 도 2의 (a) 내지 도 2의 (c) 및 도 3의 (a) 내지 도 3의 (e)를 참조하여 설명한다.
배속 신호 생성 단계는, 횡좌표가 시간축인 도 2의 (a) 내지 도 2(c)에 도시된다. 도 2의 (a)는 최초 영상 신호(F1, F2, F3등)가 디스플레이된 시차(time interval)를 나타낸다. 도 2의 (b)는 영상 신호(F1, F2, F3등)가 압축된 1/N(N은 정수(整數)) 시간을 나타낸다. 그 예로서, 도 2의 (c)의 N=2는 배속 영상 신호(F1, F1, F2, F2, F3, F3등)가 디스플레이된 시차를 나타낸다. 배속 신호 생성 회로(2)는, 도 2의 (b)에 도시한 1/2 시간축에서 도 2의 (a)에 도시한 영상 신호(F1)를 압축하며, 영상 신호(F1) N(예를 들어, 2)배, 즉, 도 2의 (c)에 도시한 바와 같은 배속 영상 신호를 출력한다. 배속 신호는 이러한 방법으로 생성된다. 배속 신호 생성 회로(2)는 분주 회로(5)(예를 들어, 플립-플롭)에 수직 동기 신호(S1)를 출력한다. 분주 회로(5)는 입력된 수직 동기 신호(S1)의 주파수를 1/2로 분주하며, 도 3의 (b)에 도시한 바와같이, 출력 신호(S3)를 AND 회로(7)로 출력한다.
동시에, 배속 신호 생성 회로(2)는, 도 3의 (c)에 나타난 바와같이, 수평 동기 신호(S2)를 단안정 멀티바이브레이터(6)로 출력한다. 입력된 수평 동기 신호(S2)에 따라 수평 주사 기간의 절반 기간동안 단안정 멀티바이브레이터(6)는 하이(high) 펄스를 생성하며, 도 3의 (d)에 도시한 바와같은 출력 신호(S4)를 AND 회로(7)로 출력한다. T6 기간의 하이 펄스와 T7 기간의 로우(low) 펄스 각각은 한 수평 주사 기간의 절반 기간이다. AND 회로(7)는, 도 3의 (e)에 도시한 바와같이, 논리 AND 신호(S5)를 출력하며, 입력 신호(S3) 및 (S4)간의 AND 연산을 수행한다. 논리 AND 신호(S5)는 제어 신호로서, 추출 영상 신호 생성 회로(3)에서 추출 영상 신호를 생성하게 한다. 물론, 상술한 제어 신호는 카운터에서 적절한 클럭 신호를 카운팅함으로써 달성할 수도 있을 것이다.
앞서 설명된 바와 같이 생성된 제어 신호(S5)의 파형은, 도 3의 (e)에 도시한 바와 같이 수직 주사 기간의 하나 걸러마다, 전체가 로우인 수직 주사 기간(T2)을 나타낸다. 제어 신호(S5)의 하나의 수직 주사 기간 전체가 로우인 파형을 나타내지 않는 T1 기간에서, 제어 신호(S5)는 하이 파형을 갖는 영상 소거 기간(T6)과 로우 파형을 갖는 정규 영상 표시 기간(T7)으로 구성된다. 따라서, 제어 신호(S5)의 하나의 수직 주사 기간 전체가 로우 파형을 나타내지 않는 각각의 기간(T1)에서, 하나의 수평 주사 기간의 1/2 부분은 하이이고, 나머지는 로우 파형이다.
입력된 배속 영상 신호는, 정규 영상 표시 기간(T7) 및 제어 신호(S5)가 로우 파형을 나타내는 수직 주사 기간(T2)동안, 추출 영상 신호 생성 회로(3)를 그냥 통과한다. 추출 영상 신호 생성 회로(3)는 입력된 배속 영상 신호를 소거하며, 제어 신호(S5)가 하이 파형을 나타내는 영상 소거 기간(T6)동안, 흑색 레벨 영상 신호를 출력한다. 제어 신호(S5)는 추출 영상 신호 생성 회로(3)에 입력된다.
배속 영상 신호는, 제어 신호(S5)가 하이 파형을 나타내는 기간동안 추출 영상 신호 생성 회로(3)에서 소거된다. 도 3의 (d)에서, 단안정 멀티바이브레이터(6)로부터의 출력 신호(S4)가 하이 펄스를 나타내는 기간은 영상 소거 기간(T6)으로 표시된다.
도 4는 텔레비젼 수상기에 있어서의 영상들을 나타낸다. 도 4에 있어서 X축 및 Y축은 디스플레이된 영상의 수평/수직 방향을 각각 나타내며, T축은 디스플레이 순서에 대응하는 시간축 방향을 나타낸다.
영상 A1 및 영상 A2는 배속 변환에 의해 두 번 반복적으로 표시된 동일 영상이다. 점선으로 표시한 영역(34)은, 도 3의 (d)에 도시한 바와같이, 영상 소거 기간(T6)에 대응하는, 추출 영상 신호 생성 회로(3)의 작용에 의해 영상(A1)의 1/2이 소거된 영역을 나타낸다. 또한, 실선으로 표시된 영역(35)은, 도 3의 (d)에 도시한 바와같이, 배속 영상이 텔레비젼 수상기에 표시되는, 정규 영상 표시 기간(T7)에 대응하는 영역을 나타낸다.
따라서, 영상은, 수평 주사 기간의 절반 기간동안 소거되며, 한 필드 걸러마다 나머지 기간동안 화면에 표시된다. 도 4에서의 영상 B1 및 B2, 영상 C1 및 C2는, 배속 변환에 의해 반복적으로 두 번 디스플레이되는 각기 동일한 영상이다. 도 4의 영역(37)에서의 영상은, 수평 주사 기간의 절반 기간동안 소거되며, 나머지 절반 기간동안은 영역(35)에서의 영상처럼 표시된 영상을 갖는다. 필드(36),(38)은, 영상이 소거되지 않고, 전체 영상이 표시되는 필드이다.
상술한 바와 같이, 본 발명에 따르면, 동일 영상은 반복적으로 두 번 디스플레이되며, 한 프레임 걸러마다에 대해 두 배로 변환된 수직 주사 주파수의 수평 주사 기간의 1/2 기간에 대응하는 영상들을 소거함으로써, 100 또는 120매의 영상들은 텔레비젼 수상기 화면의 (예를 들어)절반 영역에 디스플레이되고, 50 또는 60매의 영상들은 화면의 (예를 들어)나머지 절반 영역에 디스플레이된다. 따라서, 의사(pseudo) 60Hz 수직 주사 주파수에 대한 편향 회로(deflection circuit)로의 어떤 변경없이도, 배속 영상 및 추출 영상을 동일한 영상 화면상에 동시에 디스플레이할 수 있다. PAL/SECAM 방식에 있어서는, 필드 싸이클 기간이 1/50초이면, 상술한 바와 같은 동일한 설명이 적용될 수 있다.
제어 회로(4)는 예를 들어, 마이크로컴퓨터를 사용하는 하드 웨어 및 소프트 웨어로 구현할 수 있을 것이다.
배속 영상 신호가 N(N은 정수)의 반복 회수의 신호(a signal of repetition numbers)라면, 같은 효과를 낳으며, 추출 신호는 N배속 영상 신호로부터 적어도 하나가 감소되는 반복 회수의 신호이다.
제 2 실시예
도 5에는 본 발명의 제 2 실시예에 따른 텔레비젼 수상기의 블럭도가 도시된다. 제 1 실시예와의 차이점은, 제 2 실시예의 텔레비젼 수상기는 추출 영상 신호 생성 회로(3)의 출력 신호가 입력되는 이득 제어기(70)를 더 포함하는데, 제어 회로(74)는, 단안정 멀티바이브레이터(6)의 출력 신호(S4)를 이 이득 제어기(70)로 출력한다. 그러나, 본 실시예의 다른 구성 및 동작은 제 1 실시예와 동일하므로, 그에 따른 설명은 생략하기로 한다.
제 1 실시예에서 설명한 바와 같이, 배속 영상 표시 영역에서의 영상 표시 회수는, 추출 영상 표시 영역에서의 회수에 비해 두배이다. 따라서, 디스플레이내의 배속 영상 표시 영역에서의 평균 휘도는, 추출 영상 표시 영역에서의 평균 휘도보다 높다.
배속 영상 표시 영역 및 추출 영상 표시 영역에서의 휘도는, 디스플레이되는 영상의 휘도에 대해 이득 제어기(70)에서 이득을 조정함으로써, 동일한 레벨로 조정된다. 제어 회로(74)는, 배속 영상 영역 및 추출 영상 영역에 대응하는, 도 4에서의 표시 기간 T6 및 T7을 갖는 제어 신호(S4)를 이득 제어기(70)로 출력한다. 이러한 제어 회로(74)는 제어 회로(4)와 차이점이 있는데, 이 차이점은, 제어 회로(74)가 이득 제어기(70)로 신호(S4)를 출력한다는 것이다. 그밖의 구성 및 동작에 있어서는, 두 개의 제어 회로가 동일하다.
도 4에 도시한 바람직한 실시예에 있어서, 추출 영상은 T6동안 표시되고 배속 영상은 T7동안 표시된다. 이득 제어기(70)내에서, T6 기간내의 이득이 T7 기간내의 이득보다 20 내지 30% 감소하게 제어된다면, 두 개 영상의 휘도는 거의 동일하게 된다. 상술한 바와 같이, 텔레비젼 수상기는 배속 영상 신호 및 추출 영상 신호에 대응하는 영상들을 동일 화면상에 동시에 표시할 수 있어서, 깜박거림 제어 장치에 의해 화질이 개선될 수 있음을 일반 시청자가 용이하게 확인할 수 있는 효과를 얻을 수 있도록 한다.
비록, 상술한 바람직한 실시예에 있어서는, 필드 및 비월 개념이 유지되는 동안 표시되는 영상의 하나 걸러 필드마다 추출되었지만, 비월-비비월(no-interlace) 변환만의 프레임을 처리하는 배속 변환 시스템에 있어서, 화면 영상의 하나 걸러마다 프레임을 추출하는 것에 의해 동일한 효과를 얻을 수 있음은 물론이다. 심지어, 화면 영상의 하나 걸러마다 프레임이 추출되었을 때에도, 상술한 바와 같은 동일 방법에 따라, 배속 영상 신호 및 추출 영상 신호의 영상이 동일 화면상에 둘다 표시될 수 있다.
각각의 영상 소거 기간(T6) 및 정규 영상 표시 기간(T7)은 상술한 바와같이, 50% 이외의 것일 수 있다.
또한, 지금까지 텔레비젼 수상기에 대해 상세히 설명하였지만, 본 발명은, 퍼스널 컴퓨터용 모니터 등과 같은 다른 디스플레이 장치에도 이러한 깜박거림이 없는 성능이 필요할 것이므로, 당연히 텔레비젼 수상기 이외의 제품에도 동일하게 적용될 수 있다. 따라서, 본 발명은 상술한 하나의 예에 국한되지 않는 다양한 형태의 구현이 가능할 것이며, 청구 범위에 의해 한정되는 본 발명의 사상 및 범주내에서 다양한 변형이 가능함을 알 수 있을 것이다.
이상과 같이 본 발명은, 텔레비젼 시청자가 두 개의 영상, 즉, 일반적으로 처리된 영상과 깜박거림이 없도록 특수 처리된 화면을 동일한 텔레비젼 화면상에서 볼 수 있게 함으로써, 텔레비젼 시청자로 하여금, 텔레비젼 화면상에서 깜박거림이 없는 영상의 우수한 화질을 명확히 확인할 수 있는 효과가 있다.

Claims (14)

  1. 영상 신호 처리 방법에 있어서,
    상기 영상 신호의, 일정 시간대를 갖는 싸이클을 약 1:N(N:정수)으로 압축하는 단계와;
    상기 시간대 내에서 상기 영상 신호 N배의 압축 싸이클을 반복함으로써 N배속 영상 신호를 생성하는 단계와;
    상기 N배속 영상 신호로부터의 압축 싸이클의 반복을 감소시킴으로써 추출 영상 신호를 생성하는 단계와;
    상기 N배속 영상 신호 및 상기 추출 영상 신호에 각각 대응하는 N배속 영상 및 추출 영상을 하나의 디스플레이상에 표시하는 단계를 포함하는 영상 신호 처리 방법.
  2. 제 1 항에 있어서,
    상기 하나의 디스플레이는 텔레비젼 수상기인 영상 신호 처리 방법.
  3. 디스플레이 장치에 있어서,
    영상 신호의, 일정 시간대를 갖는 싸이클을 약 1/N(N:정수)으로 압축하는 수단과;
    상기 시간대 내에서 상기 영상 신호 N배의 압축 싸이클을 반복함으로써 N배속 영상 신호를 생성하는 N배속 영상 신호 생성 수단과;
    상기 N배속 영상 신호로부터의 압축 싸이클의 반복을 감소시킴으로써 추출 영상 신호를 생성하는 추출 영상 신호 생성 수단과;
    상기 추출 영상 신호를 생성하기 위해 상기 추출 영상 신호 생성 수단에 대한 제어 신호를 생성하는 제어 수단을 포함하는 디스플레이 장치.
  4. 제 3 항에 있어서,
    상기 디스플레이 장치는 텔레비젼 수상기에 포함되는 디스플레이 장치.
  5. 제 3 항에 있어서,
    상기 추출 영상 신호 생성 수단은 상기 제어 수단에 의해 생성된 제어 신호에 대응하여 흑색 레벨 영상 신호를 더 생성하는 디스플레이 장치.
  6. 제 5 항에 있어서,
    상기 디스플레이 장치는 텔레비젼 수상기에 포함되는 디스플레이 장치.
  7. 제 5 항에 있어서,
    상기 제어 수단은;
    상기 N배속 영상 신호 생성 수단으로부터의 수직 동기 신호가 입력되며, 상기 압축 싸이클을 갖는 출력 신호를 출력하는 분주 회로와;
    상기 N배속 영상 신호 생성 수단으로부터의 수평 동기 신호가 입력되며, 일정 펄스폭을 갖는 출력 신호를 생성하는 단안정 멀티바이브레이터와;
    상기 분주 회로의 출력 신호와 상기 단안정 멀티바이브레이터의 출력 신호간의 논리 AND를 취하는 AND 회로를 포함하는 디스플레이 장치.
  8. 제 7 항에 있어서,
    상기 디스플레이 장치는 텔레비젼 수상기에 포함되는 디스플레이 장치.
  9. 제 4 항에 있어서,
    상기 제어 수단은;
    상기 N배속 영상 신호 생성 수단으로부터 출력된 수평 동기 신호를 갖는 동기화에서의 수평 동기 기간내에, 일정 펄스폭을 각기 지니는 펄스를 출력하는 제 1 펄스 출력 수단과;
    상기 N배속 영상 신호 생성 수단으로부터 츨력된 수직 동기 신호를 갖는 동기화에 있어서의 하나 걸러마다의 필드 또는 프레임에 대한 펄스를 출력하는 제 2 펄스 출력 수단과;
    상기 제 1 펄스 출력 수단으로부터 출력된 펄스와 상기 제 2 펄스 출력 수단으로부터 출력된 펄스의 논리 AND 연산을 수행하는 논리 AND 연산 수단을 포함하는 디스플레이 장치.
  10. 제 9 항에 있어서,
    상기 디스플레이 장치는 텔레비젼 수상기에 포함되는 디스플레이 장치.
  11. 제 3 항에 있어서,
    상기 N배속 영상 신호와 상기 추출 영상 신호중 적어도 하나를 조정하는 이득 제어 수단을 더 포함하는 디스플레이 장치.
  12. 제 11 항에 있어서,
    상기 디스플레이 장치는 텔레비젼 수상기에 포함되는 디스플레이 장치.
  13. 제 11 항에 있어서,
    상기 이득 제어 수단은;
    N배속 영상 신호에 대응하는 영상 및 상기 추출 신호에 대응하는 영상의 휘도를 조정하는 디스플레이 장치.
  14. 제 13 항에 있어서,
    상기 디스플레이 장치는 텔레비젼 수상기에 포함되는 디스플레이 장치.
KR1019980014873A 1997-04-25 1998-04-25 배속영상신호표시방법,디스플레이장치및텔레비젼수상기 KR100356138B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-108794 1997-04-25
JP10879497 1997-04-25

Publications (2)

Publication Number Publication Date
KR19980081755A true KR19980081755A (ko) 1998-11-25
KR100356138B1 KR100356138B1 (ko) 2002-11-18

Family

ID=14493658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980014873A KR100356138B1 (ko) 1997-04-25 1998-04-25 배속영상신호표시방법,디스플레이장치및텔레비젼수상기

Country Status (6)

Country Link
US (1) US6008855A (ko)
EP (1) EP0874521B1 (ko)
KR (1) KR100356138B1 (ko)
CN (1) CN1110944C (ko)
DE (1) DE69840464D1 (ko)
MY (1) MY121711A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8497909B2 (en) * 2002-11-19 2013-07-30 Tektronix, Inc. Video timing display for multi-rate systems
CN100484196C (zh) * 2003-04-18 2009-04-29 成都威斯达芯片有限责任公司 视频信号处理中图像帧/场频率变换的方法
US20050281342A1 (en) * 2004-06-22 2005-12-22 Broadcom Corporation Slow motion and high speed for digital video
JP2008003519A (ja) * 2006-06-26 2008-01-10 Toshiba Corp 液晶受像装置
CN1937706B (zh) * 2006-06-30 2011-05-11 康佳集团股份有限公司 电视机遥控关机亮点消除方法及控制装置
JP4737562B2 (ja) * 2008-06-19 2011-08-03 ソニー株式会社 情報処理装置および方法、並びにプログラム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2949020C2 (de) * 1979-12-06 1986-10-23 Loewe Opta Gmbh, 8640 Kronach Verfahren zur Beseitigung des Zwischenzeilenflimmerns bei der Darstellung von alphanumerischen Zeichen und graphischen Symbolen auf einem Monitor im Halbbildverfahren durch Vertikalversatz und Schaltungsanordnung zur Durchführung des Verfahrens
CA1208763A (en) * 1983-03-31 1986-07-29 Ryuichi Shimizu Scan line type dynamic observation apparatus
JP2615706B2 (ja) * 1987-11-30 1997-06-04 松下電器産業株式会社 倍速変換装置
JPH01165280A (ja) * 1987-12-21 1989-06-29 Seiko Epson Corp 倍速変換回路
JP2912636B2 (ja) * 1989-08-04 1999-06-28 松下電器産業株式会社 ２画面テレビ
US5315327A (en) * 1991-05-21 1994-05-24 Sony Corporation High scanning rate to standard scanning rate television signal converter with smooth moving edge conversion
WO1997005598A1 (en) * 1995-07-27 1997-02-13 Magix Flicker reduction system for computer graphical interlaced display

Also Published As

Publication number Publication date
US6008855A (en) 1999-12-28
EP0874521A2 (en) 1998-10-28
KR100356138B1 (ko) 2002-11-18
CN1110944C (zh) 2003-06-04
EP0874521A3 (en) 1999-06-02
DE69840464D1 (de) 2009-03-05
CN1199303A (zh) 1998-11-18
MY121711A (en) 2006-02-28
EP0874521B1 (en) 2009-01-14

Similar Documents

Publication Publication Date Title
US7158186B2 (en) Method and system for changing the frame rate to be optimal for the material being displayed while maintaining a stable image throughout
CA1193712A (en) Double-scanning non-interlace television receiver
USRE40074E1 (en) Reduced television display flicker and perceived line structure with low horizontal scan rates
US6947094B2 (en) Image signal processing apparatus and method
KR100356138B1 (ko) 배속영상신호표시방법,디스플레이장치및텔레비젼수상기
JP4074306B2 (ja) ２−２プルダウン信号検出装置及び２−２プルダウン信号検出方法
JP3642181B2 (ja) 倍速映像表示方法、表示装置及びテレビジョン受像機
KR100405275B1 (ko) 문자표시장치
KR100213294B1 (ko) 피디피 텔레비젼의 수평 블랭크 발생장치
JP3536409B2 (ja) 垂直偏向制御回路及びテレビジョン受像機
JP2002204433A (ja) 映像信号処理回路
JP2923966B2 (ja) 高品位テレビジョン表示装置
KR960002555Y1 (ko) 복합 동기신호 발생 안정화 회로
KR100277727B1 (ko) 복합 영상 신호의 수평 라인 정보 검출 장치
RU2245002C2 (ru) Способ отображения сигналов телевизионного изображения в приемнике твч
KR100220695B1 (ko) 피디피 텔레비젼에서의 적응적인 수직 블랭크 발생장치
KR100640814B1 (ko) 영상기기의 디인터레이스 표시장치 및 그 방법
JP3642187B2 (ja) テレビジョン受像機
JP2925669B2 (ja) 同期信号発生装置
KR0164161B1 (ko) 필드 분리 장치
KR0153670B1 (ko) 프레임 분리 장치
KR100196871B1 (ko) 피디피 티브이의 영상신호 판별장치
KR100220696B1 (ko) 피디피 텔레비젼에서의 적응적인 수직 블랭크 발생장치
JP2000341583A (ja) 映像信号処理装置
KR20030073653A (ko) 텔레비전의 주사방식 변환방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090925

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee