KR100220696B1 - 피디피 텔레비젼에서의 적응적인 수직 블랭크 발생장치 - Google Patents
피디피 텔레비젼에서의 적응적인 수직 블랭크 발생장치 Download PDFInfo
- Publication number
- KR100220696B1 KR100220696B1 KR1019960072682A KR19960072682A KR100220696B1 KR 100220696 B1 KR100220696 B1 KR 100220696B1 KR 1019960072682 A KR1019960072682 A KR 1019960072682A KR 19960072682 A KR19960072682 A KR 19960072682A KR 100220696 B1 KR100220696 B1 KR 100220696B1
- Authority
- KR
- South Korea
- Prior art keywords
- vertical
- blank
- section
- signal
- lines
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/12—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays
- H04N3/125—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays using gas discharges, e.g. plasma
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/38—Starting, stopping or resetting the counter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 PDP 텔레비젼에 있어서, 적어도 디스플레이 패널보다 적은 라인수를 갖는 영상모드를 패널상에 디스플레이할 때 영상 화면의 수직위치를 설정하는 데 적합한 수직 블랭크 신호를 효과적으로 발생할 수 있도록 한 피디피 텔레비젼에서의 적응적인 수직 블랭크 발생장치에 관한 것으로, 이를 위하여 본 발명은, 입력영상에서 검출한 수평 및 수직 동기신호에 의거하여, 입력영상의 사이즈별 모드를 판별하여 선택펄스를 발생하고, 입력영상이 상기 PC 영상일 때 필드 구분신호를 발생하며, 입력영상에서 검출한 수직주파수의 극성을 동일하게 일치시키는 모드 판별 및 펄스 정형 블록; 검출된 수평 및 수직 동기신호에 의거하여 수직 동기구간(1H - 449H)내에서 오드 필드 및 이븐 필드별로 5H - 44H 라인 사이의 40H 라인으로 된 블랭크 펄스를 각각 생성하는 제 1 카운터; 발생된 선택펄스에 응답하여, 검출된 수평 및 수직 동기신호를 입력으로하여 수직 동기구간내의 액티브 구간을 카운트하여 1H -449H 라인으로 된 각 수직구간중 45H - 444H 라인 사이의 액티브 구간을 각각 검출하는 제 2 카운터; 검출된 수평 동기신호와 제 2 카운터로부터 제공되는 검출된 액티브 구간간의 논리곱 연산을 통해 검출된 액티브 구간내의 수평 동기펄스를 발생하는 논리수단; 논리수단에서 제공되는 액티브 구간내 수평 동기펄스를 주파수 분주하여 N배 분주된 수평 동기펄스를 생성하여 액티브 구간내 200H 의 홀수 라인으로 된 오드 필드용 수평 동기펄스를 갖는 수직구간을 발생하는 주파수 체배기; N 배 분주된 수평 동기펄스를 반전하여 액티브 구간내 200H 의 짝수 라인으로 된 오드 필드용 수평 동기펄스를 갖는 수직구간을 발생하는 인버터; 발생된 선택펄스 및 발생된 필드 구분신호에 응답하여, 제 1 카운터에서 제공되는 블랭크 펄스와 홀수 라인으로 된 오드 필드용 수평 동기펄스를 갖는 수직구간을 조합하여 만들어진 오드 필드용 수직 블랭크 신호와 제 1 카운터에서 제공되는 블랭크 펄스와 짝수 라인으로 된 오드 필드용 수평 동기펄스를 갖는 수직구간을 조합하여 만들어진 이븐 필드용 수직 블랭크 신호를 교번적으로 발생하는 수직 블랭크 선택 블록을 포함한다.
Description
본 발명은 평판 디스플레이소자에서 영상의 화면을 구현할 때 필요로 하는 수직 블랭크 신호를 발생하는 장치에 관한 것으로, 더욱 상세하게는 플라즈마 디스플레이 패널(Plasma Display Panel ; 이하 PDP 라 약칭함)에서 라인수가 다른 영상모드의 수용을 위한 수직 블랭크 신호를 발생하는 데 적합한 피디피(PDP) 텔레비젼에서의 적응적인 수직 블랭크 발생장치에 관한 것이다.
최근들어, 사이즈가 크고 높은 동작전압을 필요로 하는 표시장치의 대표주작격인 CRT를 대체하기 위한 기술개발이 도처에서 활발하게 진행되고 있는 실정이며, 이러한 CRT 의 대체기술로서는 박형화가 가능하고 고화질을 실현할 수 있는 EL, LED, PDP 등의 능동 디스플레이소자와 LCD, ECD 등의 수동 디스플레이소자가 있으며, 본 발명은 실질적으로 능동소자중의 하나인 PDP 표시장치의 개선에 관련된다.
한편, 디스플레이를 위해 PDP 텔레비젼에 입력되는 영상신호로서는, 예를들면 채널을 통해 수신되는 방송 영상신호, PC 영상신호(예를들면, NTSC 영상) 등을 들 수 있다. 여기에서, NTSC 영상은 525H 구간을 갖는 데 반해, PC 영상신호는 여러 가지 모드, 즉 아래의 표와 영상 스펙을 각각 갖는 640×400 모드(VGA), 640×480 모드(SVGA) 등을 갖는다.
[도표]
즉, 상기한 도표로부터 알 수 있는 바와같이, VGA 모드와 SVGA 모드는 실제적인 영상 데이터가 존재하는 구간인 액티브 구간이 각각 400H 구간(45H - 444H)과 480H 구간(45H - 524H)으로 서로 다르다.
따라서, 일예로서 PDP 텔레비젼의 디스플레이 패널로서 640×480×3 의 모드(화면비 4:3)를 갖는 패널을 채용하는 경우, PC 영상의 SVGA 모드 영상처리에는 문제가 없으나 VGA 모드를 처리할 때 영상 데이터가 존재하는 않는 80H 라인 구간에 대한 적절한 처리(즉, 영상 화면의 수직위치 설정 등)가 요망되고 있으나 현재로서는 이러한 처리에 대한 기법은 알려져 있지 않은 실정이다.
본 발명은 상기한 점에 착안하여 안출한 것으로, PDP 텔레비젼에 있어서, 적어도 디스플레이 패널보다 적은 라인수를 갖는 영상모드를 패널상에 디스플레이할 때 영상 화면의 수직위치를 설정하는 데 적합한 수직 블랭크 신호를 효과적으로 발생할 수 있는 피디피 텔레비젼에서의 적응적인 수직 블랭크 발생장치를 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 방송신호 및 PC 영상신호를 수용하는 PDP 텔레비젼의 모니터상에 모니터의 사이즈보다 작은 라인수를 갖는 영상을 디스플레이하는 데 필요한 수직위치를 설정하기 위한 수직 블랭크 신호를 발생하는 장치에 있어서, 입력영상에서 검출한 수평 및 수직 동기신호에 의거하여, 입력 영상의 사이즈별 모드를 판별하여 선택펄스를 발생하고, 입력영상이 상기 PC 영상일 때 필드 구분신호를 발생하며, 상기 입력영상에서 검출한 수직주파수의 극성을 동일하게 일치시키는 모드 판별 및 펄스 정형 블록; 상기 검출된 수평 및 수직 동기신호에 의거하여 상기 수직 동기구간(1H - 449H)내에서 오드 필드 및 이븐 필드별로 5H - 44H 라인 사이의 40H 라인으로 된 블랭크 펄스를 각각 생성하는 제 1 카운터; 상기 발생된 선택펄스에 응답하여, 상기 검출된 수평 및 수직 동기신호를 입력으로하여 상기 수직 동기구간내의 액티브 구간을 카운트하여 1H -449H 라인으로 된 각 수직구간중 45H - 444H 라인 사이의 액티브 구간을 각각 검출하는 제 2 카운터; 상기 검출된 수평 동기신호와 상기 제 2 카운터로부터 제공되는 검출된 액티브 구간간의 논리곱 연산을 통해 상기 검출된 액티브 구간내의 수평 동기펄스를 발생하는 논리수단; 상기 논리수단에서 제공되는 상기 액티브 구간내 수평 동기펄스를 주파수 분주하여 N배 분주된 수평 동기펄스를 생성하여 상기 액티브 구간내 200H 의 홀수 라인으로 된 오드 필드용 수평 동기펄스를 갖는 수직구간을 발생하는 주파수 체배기; 상기 N 배 분주된 수평 동기펄스를 반전하여 상기 액티브 구간내 200H 의 짝수 라인으로 된 오드 필드용 수평 동기펄스를 갖는 수직구간을 발생하는 인버터; 및 상기 발생된 선택펄스 및 상기 발생된 필드 구분신호에 응답하여, 상기 제 1 카운터에서 제공되는 블랭크 펄스와 상기 홀수 라인으로 된 오드 필드용 수평 동기펄스를 갖는 수직구간을 조합하여 만들어진 오드 필드용 수직 블랭크 신호와 상기 제 1 카운터에서 제공되는 블랭크 펄스와 상기 짝수 라인으로 된 오드 필드용 수평 동기펄스를 갖는 수직구간을 조합하여 만들어진 이븐 필드용 수직 블랭크 신호를 교번적으로 발생하는 수직 블랭크 선택 블록으로 이루어진 피디피 텔레비젼에서의 적응적인 수직 블랭크 발생장치를 제공한다.
도 1은 본 발명에 따른 피디피 텔레비젼에서의 적응적인 수직 블랭크 발생장치를 적용하는 데 적합한 전형적인 블랭크 신호 발생 시스템의 블록구성도
도 2는 본 발명의 바람직한 실시예에 따른 피디피 텔레비젼에서의 적응적인 수직 블랭크 발생장치의 블록구성도
도 3은 각 라인마다 525H 수평구간을 갖는 영상모드 및 각 라인마다 449H 수평구간을 갖는 영상모드의 예를 도시한 펄스 파형도
도 4는 본 발명에 따라 각 라인당 525H 의 수평구간 디스플레이가 가능한 PDP 텔레비젼에서 449H 수평구간을 갖는 영상을 수용할 때 필요로 하는 수직 블랭킹 구간을 선택되는 과정을 도시한 각 부의 펄스 파형도
도 5는 본 발명에 따라 발생된 수직 블랭크 신호에 따라 각 라인당 444H 수평구간을 갖는 영상이 640×480×3 크기를 갖는 패널상에 디스플레이되는 일예를 도시한 도면
* 도면의 주요부분에 대한 부호의 설명
100 : 수평 블랭크 발생 블록 200 : 수직 블랭크 발생 블록
202 : 모드 판별 및 펄스 정형 블록 204 : 제 1 카운터
206 : 제 2 카운터 208 : 앤드 게이트
210 : 주파수 체배기 212 : 수직 블랭크 선택 블록
300 : 블랭크 조합 블록 400 : 어드레스 발생 블록
본 발명의 상기 및 기타 목적과 여러가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시예로 부터 더욱 명확하게 될 것이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.
먼저, 본 발명의 채용을 위해 PDP 텔레비젼에 채용되는 디스플레이 패널로서는 4:3 의 화면비인 640×480×3 의 모드를 갖는 패널이라 가정하고, 입력영상으로서는 각 라인마다 525H 구간을 갖는 NTSC 영상, 각 라인마다 449H 구간을 갖는 VGA 모드 PC 영상 또는 525H 구간을 갖는 SVGA 모드 PC 영상이라 가정한다.
따라서, PDP 텔레비젼에 입력되는 신호가 NTSC 영상 또는 SVGA PC 영상일 경우, 즉 각 라인마다 실제의 영상 데이터가 존재하는 구간(액티브 구간)이 480H 라인인 경우, 통상의 방법에 따라 발생되는 수평 및 수직 블랭크 신호를 이용하여 메모리에 저장된 영상 데이터를 독출하기 위한 독출 어드레스를 생성하여 패널상의 수평 및 수직위치를 설정하게 될 것이고, 입력신호가 VGA PC 영상일 경우, 즉 각 라인마다 실제의 영상 데이터가 존재하는 구간(액티브 구간)이 400H 라인인 경우, 본 발명에 따라 적응적으로 발생되는 수직 블랭크 신호에 의거하여 발생되는 수직 어드레스 신호에 따라 패널상에 디스플레이되는 영상 화면의 수직위치를 설정하게 될 것이다.
즉, 본 발명에서는 모니터의 사이즈가 640×480 일 때 640×400 모드의 PC 영상이 입력되면 입력영상을 표현하고 남는 모니터의 잔여영역을, 일예로서 도 5에 도시된 바와같이, 모니터의 상단부로 집중하여 블랭크 영역(즉, 80 라인)으로 디스플레이될 수 있도록 그에 상응하는 적응적인 수직 블랭크 신호를 생성한다. 이 경우, 모드 대응한 적응적인 디스플레이는 물론 예를들면 영화화면과 같은 디스플레이 효과를 얻을 수 있을 것이다.
도 1은 본 발명에 따른 피디피 텔레비젼에서의 적응적인 수직 블랭크 발생장치를 적용하는 데 적합한 전형적인 블랭크 신호 발생 시스템의 블록구성도이다.
동도면에 도시된 바와같이, 전형적인 블랭크 신호 발생 시스템은 수평 블랭크 발생 블록(100), 수직 블랭크 발생 블록(200), 블랭크 조합 블록(300) 및 어드레스 발생 블록(400)을 포함한다.
도 1을 참조하면, 수평 블랭크 발생 블록(100)은, 디스플레이를 위해 PDP 텔레비젼에 입력되는 영상(즉, NTSC 영상, VGA 모드 PC 영상 또는 SVGA 모드 PC 영상 등)에서 검출한 라인 L11 상의 수평 동기신호(H)와 라인 L13 상의 수직 동기신호(V)에 의거하여 PDP 패널상에 디스플레이되는 화면의 수평위치를 설정하기 위한 수평 블랭크 신호를 발생하여 라인 L15 를 통해 다음단의 블랭크 조합 블록(300)으로 제공한다.
다음에, 수직 블랭크 발생 블록(200)은, 실질적으로 본 발명에 직접 관련되는 부분인 것으로, 라인 L11 상의 수평 동기신호(H) 및 라인 L13 상의 수직 동기신호(V)에 의거하여 입력영상의 모드를 판별, 즉 도 3a에 도시된 바와같이, 입력영상이 각 라인마다 525H 의 수평구간(도 3b에 도시된 바와같이, 480H 의 액티브 구간을 가짐)을 갖는 영상(NTSC 영상, SVGA 모드 PC 영상)인지 또는, 도 3c에 도시된 바와같이, 각 라인마다 449H 의 수평구간(도 3d에 도시된 바와같이, 400H 의 액티브 구간을 가짐)을 갖는 영상(VGA 모드 PC 영상)인지의 여부를 판별하며, 그 판별결과에 의거하여 그에 상응하는 수직 블랭크 신호를 발생하여 라인 L17 을 통해 다음단의 블랭크 조합 블록(300)으로 제공한다. 이러한 수직 블랭크 발생 블록(200)에서 본 발명에 따라 입력영상이 VGA 모드(라인당 400H 의 액티브 구간을 가짐) PC 영상일 때 수직 블랭크 신호를 발생하는 구체적인 동작과정에 대해서는 첨부된 도 2를 참조하여 후에 상세하게 기술될 것이다.
한편, 블랭크 조합 블록(300)에서는 라인 L15 를 통해 상기한 수평 블랭크 발생 블록(100)으로부터 제공되는 수평 블랭크 신호와 라인 L17 을 통해 상기한 수직 블랭크 발생 블록(200)으로부터 제공되는 본 발명에 따라 검출된 수직 블랭크 신호를 조합하여 완성된 영상 블랭크 신호를 생성하며, 여기에서 생성된 영상 블랭크 신호는 라인 L19 를 통해 다음단의 어드레스 발생 블록(400)으로 제공된다.
다음에, 어드레스 발생 블록(400)에서는, 라인 L19 를 통해 상기한 블랭크 조합 블록(300)에서 제공되는 영상 블랭크 신호에 의거하여, 도시 생략된 프레임 메모리(즉, 오드 필드 메모리 및 이븐 필드 메모리)에 저장되어 있는 영상 데이터(오드 필드용 영상 데이터및 이븐 필드용 영상 데이터)를 독출하기 위한 독출 어드레스 신호를 발생한다.
따라서, 도시 생략된 프레임 메모리(즉, 오드 필드 메모리 및 이븐 필드 메모리)에서는, PDP 패널을 통한 영상 디스플레이를 위해, 상기한 어드레스 발생 블록(400)으로 부터의 독출 어드레스 신호에 응답하여 해당하는 각 영상 데이터들이 순차적으로 독출될 것이다.
또한, 통상의 NTSC 방식 영상신호는 525 라인의 한 프레임이 오드 필드(오드 262.5H 라인)와 이븐 필드(이븐 262.5H 라인)로 구성되는 비월주사 방식(인터레이스 방식)을 갖는 데 반해, PC 영상신호는 순차주사 방식(넌인터레이스 방식)으로 구성되어 있다. 따라서, 넌인터레이스 방식의 PC 영상을 인터레이스 방식으로 변환해줄 필요가 있으며, 본 발명의 적응적인 수직 블랭크 발생장치에서는 PC 영상의 입력시에 이러한 영상 방식 변환을 수행한다.
도 2는 도 1에 도시된 수직 블랭크 발생 블록(200)의 상세블록을 도시한 것으로, 실질적으로 본 발명의 바람직한 실시예에 따른 피디피 텔레비젼에서의 적응적인 수직 블랭크 발생장치의 블록구성도를 나타낸다.
동도면에 도시된 바와같이, 본 발명의 적응적인 수직 블랭크 발생장치는 모드 판별 및 펄스 정형 블록(202), 제 1 카운터(204), 제 2 카운터(206), 앤드 게이트(208), 주파수 체배기(210), 버퍼(BF), 인버터(INT) 및 수직 블랭크 선택 블록(212)을 포함한다.
도 2를 참조하면, 모드 판별 및 펄스 정형 블록(202)에서는, 라인 L11 을 통해 제공되는 입력영상에서 검출한 수평 동기신호(H)와 라인 L13 을 통해 제공되는 입력영상에서 검출한 수직 동기신호(V)에 의거하여 입력 영상신호의 모드를 판별, 즉 입력영상이 525H 의 수평구간(480H 라인의 액티브 구간)을 갖는 영상모드(즉, NTSC 영상 또는 SVGA 모드 PC 영상) 인지 또는 입력영상이 449H 의 수평구간(400H 라인의 액티브 구간)을 갖는 영상모드(VGA 모드 PC 영상) 인지의 여부를 판별하며, 그 판별결과에 따른 하이 또는 로우레벨의 선택펄스(SP)를 라인 L24 상에 발생하여 후술하는 제 2 카운터(206) 및 수직 블랭크 선택 블록(212)에 각각 제공한다. 예를들어, 입력영상이 640×400 모드이면 로우레벨의 선택신호(SP)를 라인 L24 상에 발생하고, 입력영상이 640×480 모드이면 하이레벨의 선택신호(SP)를 라인 L24 상에 발생한다.
한편, 입력영상의 방식을 판별하여 입력영상이 순차주사 방식(넌인터레이스 방식)의 PC 영상인 경우 이를 비월주사 방식(인터레이스 방식)으로 전환해야 하는 데, 이를 위해 모드 판별 및 펄스 정형 블록(202)에서는 입력영상이 PC 영상일 때, 일예로서 도 4d에 도시된 바와같이 하이 또는 로우레벨의 필드 구분신호(E/O)를 발생하여 라인 L23 을 통해 후술하는 수직 블랭크 선택 블록(212)으로 제공한다. 즉, 수직 동기신호(V)내에 포함되는 수평 동기신호(H)의 갯수는 인터레이스 방식(즉, NTSC 방식 영상신호)과 넌인터레이스 방식(즉, PC 영상신호)에 따라 서로 다른 값을 갖으며, 또한 PC 영상의 경우 모드(VGA모드, SVGA 모드 등)에 따라 서로 다른 값을 갖는 데, 모드 판별 및 펄스 정형 블록(202)에서 수행되는 입력 영상의 방식 판별은, 수직 동기신호(V)내에 포함되는 수평 동기신호(H)의 갯수를 카운트함으로써 수행되며, 이러한 수평 동기신호(H)의 갯수 카운트 결과에 상응하여 라인 L23 상에 하이 또는 로우레벨의 필드 구분신호(E/O)를 발생한다. 이러한 필드 구분신호(E/O)는, 예를들면 오드 필드 구간을 하이레벨로, 이븐 필드 구간을 로우레벨로 정의할 수 있을 것이다.
또한, 모드 판별 및 펄스 정형 블록(202)에서는 입력영상이 인터레이스 방식의 영상(즉, NTSC 영상)인 경우, 어떠한 신호처리없이 라인 L21 및 라인 L22 를 통해 바로 다음단의 제 1 카운터(204) 및 제 2 카운터(206)에 수평 동기신호(H) 및 수직 동기신호(V)를 각각 전달한다. 이와는 달리 입력영상이 넌인터레이스 방식의 PC 영상일 때, 극성이 다른 수직주파수의 극성을 일정하게하여 출력, 즉 60 MHz 의 수직주파수를 갖는 PC 영상신호의 수직주파수 극성과 70 MHz 의 수직주파수를 갖는 PC 영상신호의 수직주파수 극성은 서로 반대극성(60 MHz 의 수직주파수는 + 극성, 70 MHz 의 수직주파수는 - 극성)을 갖는데, 모드 판별 및 펄스 정형 블록(202)에서는 극성 반전을 통해 이들 극성을 일정하게 유지시킨다.
한편, 제 1 카운터(204)는, 640×400 모드의 PC 영상이 입력될 때, 일예로서 도 5에 도시된 바와같이, 본 발명에 따라 모니터의 상단부에 블랭크 영역(모니터가 640×480 일 때 80 라인의 블랭크 영역)을 생성하기 위한 블랭크 구간을 생성하는 것으로, 라인 L21 및 라인 L22 를 통해 상기한 모드 판별 및 펄스 정형 블록(202)으로부터 제공되는 수직 및 수평 동기신호에 의거하여, 하나의 수직구간내에 존재하는 수평동기를 카운트하여 소정구간의 블랭크 펄스신호, 즉 일예로서 도 4c에 도시된 바와같이, 5H 에서 44H 사이의 40H 라인으로 된 블랭크 펄스(수직 블랭크 신호)를 생성하며, 여기에서 생성된 블랭크 펄스신호는 라인 L25 를 통해 후술하는 수직 블랭크 선택 블록(212)으로 제공된다. 이때, 선행하는 수직구간(PC 영상의 한 프레임)을 하나의 필드, 즉 오드 필드라 정의하면, 이어지는 다음 수직구간은 이븐 필드가 될 것이다.
다른한편, 제 2 카운터(206)는, 라인 L24 로부터 제공되는 선택펄스(SP)에 의거하여, 라인 L21 및 라인 L22 를 통해 상기한 모드 판별 및 펄스 정형 블록(202)으로부터 제공되는 수직 및 수평 동기신호에서 영상 디스플레이를 위한 오드 필드 및 이븐 필드의 수직구간을 검출, 즉 수직구간내에 존재하는 유효한 수평동기(실제 영상 데이터가 존재하는 액티브 구간 라인) 구간을 카운트하여, 일예로서 도 4e에 도시된 바와같이, 45H 에서 444H 사이의 400H 구간으로 된 각각의 오드 필드 수직구간 및 이븐 필드 수직구간 펄스를 검출하며, 여기에서 검출된 수직구간 펄스신호는 라인 L26 을 통해 앤드 게이트(208)의 일측에 연결된다. 즉, 제 2 카운터(206)는 1H - 449H 를 갖는 각 수직구간마다 45H 에서 444H 사이의 400H 구간으로 된 액티브 구간을 검출한다.
다음에, 앤드 게이트(208)는 라인 L21 상의 수평 동기펄스 및 라인 L26 상의 유효 수직구간 펄스간의 논리곱 연산을 통해 유효 수직구간(45H - 444H)에 포함되는 400H 의 액티브 구간 수평 동기신호를 생성하며, 여기에서 생성된 수평 동기신호는 다음단의 주파수 체배기(210)로 제공된다.
한편, 주파수 체배기(210)는, 예를들면 1/2 주파수 분주기로 구성될 수 있는 데, 상기한 앤드 게이트(208)에서 제공되는 수평 동기신호를 1/2 주파수 분주하여, 도 4f에 도시된 바와같은 출력파형, 즉 45H - 444H 라인간에서 홀수 라인만을 취한 45H, 47H, 49H, - - - 443H 로 된 수평 동기펄스를 생성한다. 여기에서, 생성되는 45H, 47H, 49H, - - - 443H 로 된 수평 동기펄스는 오드 필드용 수평펄스이다.
이때, 주파수 체배기(210)에서 1/2 분주된 수평 동기펄스는 다음단의 버퍼(BF) 및 인버터(INT)로 각각 제공되는 데, 버퍼(BF)는 인버팅 타이밍을 위해 수평 동기펄스를 버퍼링하는 것이며, 여기에서 버퍼링된 수평 동기펄스는 라인 L27 을 통해 수직 블랭크 선택 블록(212)으로 제공된다.
또한, 인버터(INT)는 상기한 주파수 체배기(210)에서 제공되는 1/2 분주된 수평 동기펄스의 반전시키는 것으로, 이와같은 반전을 통해, 도 4g에 도시된 바와같은 출력파형, 즉 45H - 444H 라인간에서 짝수 라인만을 취한 46H, 48H, 50H, - - - 444H 로 된 수평 동기펄스를 생성하여 라인 L28 을 통해 다음단의 수직 블랭크 선택 블록(212)으로 제공한다. 여기에서, 생성되는 46H, 48H, 50H, - - - 444H 로 된 수평 동기펄스는 이븐 필드용 수평펄스이다.
한편, 수직 블랭킹 선택 블록(212)에서는, 입력영상이 넌인터레이스 방식의 640×480 모드 영상일 때(즉, 라인 L23 상의 선택펄스(SP)가 하이레벨일 때), 라인 L24 상의 선택펄스(SP) 또는 라인 L23 상의 필드 구분신호(E/O)에 응답하여, 라인 L27 상의 오드 필드용 수직 블랭크 신호 및 라인 L28 상의 오드 필드용 수직 블랭크 신호를 교번적으로 선택하여 라인 L17을 통해 도 1의 블랭크 조합 블록(300)으로 제공한다. 즉, 입력영상이 넌인터레이스 방식의 640×480 모드 영상일 때, 라인 L23 상의 필드 구분신호(E/O)가 하이레벨이면 라인 L27 상의 오드 필드용 수직 블랭크 신호를 선택하여 출력하고, 라인 L23 상의 필드 구분신호(E/O)가 로우레벨이면 라인 L28 상의 이븐 필드용 수직 블랭크 신호를 선택하여 출력한다.
다른한편, 입력영상이 넌인터레이스 방식의 640×400 모드 영상인 경우, 수직 블랭킹 선택 블록(212)에서는, 라인 L24 상의 선택펄스(SP) 또는 라인 L23 상의 필드 구분신호(E/O)에 의거하여, 라인 L25 및 라인 L27 간의 조합을 출력으로 선택하거나 또는 라인 L25 및 라인 L28 간의 조합을 출력으로 선택함으로써, 라인 L17 상에, 도 4h에 도시된 바와같은, 수직 블랭크 신호(Vpsp)를 발생한다. 즉, 도 4c에 도시된 바와같은 라인 L25 상의 블랭크 펄스(수직구간내 5H - 44H 라인 구간)는, 본 발명에 따라 640×480 사이즈를 갖는 모니터상에 640×400 모드 영상을 디스플레이할 때, 도 5에 도시된 바와같이 모니터의 상단부(80 라인)에 블랭크 영역을 설정하기 위한 신호인 것으로, 이러한 블랭크 펄스는 샘플링을 통해 제로(0) 데이터를 생성함으로써 실질적으로 모니터상에서 블랭크 영역으로써 디스플레이된다.
즉, 본 발명에 따라 수직 블랭크 선택 블록(212)에서는 라인 L24 상의 선택펄스(SP)가 로우레벨이고, 라인 L23 상의 필드 구분신호(E/O)가 하이레벨일 때, 라인 L25 및 라인 L27 의 조합을 그의 출력으로 선택하여 한 프래임의 오드 필드 수직 블랭크 구간으로 출력하고, 라인 L24 상의 선택펄스(SP)가 로우레벨이고, 라인 L23 상의 필드 구분신호(E/O)가 로우레벨일 때, 라인 L25 및 라인 L28 의 조합을 그의 출력으로 선택하여 한 프래임의 이븐 필드 수직 블랭크 구간으로 출력한다.
따라서, 이와같은 과정을 통해 입력영상이 640×400 모드의 PC 영상일 때, 40 라인(5H - 44H)의 블랭크 펄스를 갖는 오드 필드용 수직 블랭크 구간 및 40 라인(5H - 44H)의 블랭크 펄스를 갖는 이븐 필드용 수직 블랭크 구간을 교번적으로 선택하여 수직 블랭크 신호(Vpsp)를 출력한다.
그 결과, 640×480 사이즈의 모니터상에 640×400 모드의 PC 영상이 디스플레이될 때, 본 발명에 따라 오드 필드에 생성된 40 라인(5H - 44H)의 블랭크 펄스와 이븐 필드에 생성된 40 라인(5H - 44H)의 블랭크 펄스가 샘플링되어 제로 데이터가 생성되므로써, 일예로서 도 5에 도시된 바와같이, 모니터의 상단부에 80 라인(오드 필드 40 라인 + 이븐 필드 40 라인) 크기의 블랭크 영역이 만들어지는 형태로 입력영상이 디스플레이된다.
이상 설명한 바와같이 본 발명에 따르면, PDP 텔레비젼에 있어서, 적어도 디스플레이 패널보다 적은 라인수를 갖는 영상모드를 패널상에 디스플레이, 예를들면 640×480 사이즈의 모니터에 640×400 모드의 PC 영상을 디스플레이할 때, 영상 화면의 수직위치를 설정하는 데 적합한 수직 블랭크 신호를 적응적으로 발생함으로써, 모니터 사이즈와 다른 라인수를 갖는 영상을 효과적으로 디스플레이할 수 있다.
Claims (4)
- 방송신호 및 PC 영상신호를 수용하는 PDP 텔레비젼의 모니터상에 모니터의 사이즈보다 작은 라인수를 갖는 영상을 디스플레이하는 데 필요한 수직위치를 설정하기 위한 수직 블랭크 신호를 발생하는 장치에 있어서,입력영상에서 검출한 수평 및 수직 동기신호에 의거하여, 입력 영상의 사이즈별 모드를 판별하여 선택펄스를 발생하고, 입력영상이 상기 PC 영상일 때 필드 구분신호를 발생하며, 상기 입력영상에서 검출한 수직주파수의 극성을 동일하게 일치시키는 모드 판별 및 펄스 정형 블록;상기 검출된 수평 및 수직 동기신호에 의거하여 상기 수직 동기구간(1H - 449H)내에서 오드 필드 및 이븐 필드별로 5H - 44H 라인 사이의 40H 라인으로 된 블랭크 펄스를 각각 생성하는 제 1 카운터;상기 발생된 선택펄스에 응답하여, 상기 검출된 수평 및 수직 동기신호를 입력으로하여 상기 수직 동기구간내의 액티브 구간을 카운트하여 1H -449H 라인으로 된 각 수직구간중 45H - 444H 라인 사이의 액티브 구간을 각각 검출하는 제 2 카운터;상기 검출된 수평 동기신호와 상기 제 2 카운터로부터 제공되는 검출된 액티브 구간간의 논리곱 연산을 통해 상기 검출된 액티브 구간내의 수평 동기펄스를 발생하는 논리수단;상기 논리수단에서 제공되는 상기 액티브 구간내 수평 동기펄스를 주파수 분주하여 N배 분주된 수평 동기펄스를 생성하여 상기 액티브 구간내 200H 의 홀수 라인으로 된 오드 필드용 수평 동기펄스를 갖는 수직구간을 발생하는 주파수 체배기;상기 N 배 분주된 수평 동기펄스를 반전하여 상기 액티브 구간내 200H 의 짝수 라인으로 된 오드 필드용 수평 동기펄스를 갖는 수직구간을 발생하는 인버터; 및상기 발생된 선택펄스 및 상기 발생된 필드 구분신호에 응답하여, 상기 제 1 카운터에서 제공되는 블랭크 펄스와 상기 홀수 라인으로 된 오드 필드용 수평 동기펄스를 갖는 수직구간을 조합하여 만들어진 오드 필드용 수직 블랭크 신호와 상기 제 1 카운터에서 제공되는 블랭크 펄스와 상기 짝수 라인으로 된 오드 필드용 수평 동기펄스를 갖는 수직구간을 조합하여 만들어진 이븐 필드용 수직 블랭크 신호를 교번적으로 발생하는 수직 블랭크 선택 블록으로 이루어진 피디피 텔레비젼에서의 적응적인 수직 블랭크 발생장치.
- 제 1 항에 있어서, 입력영상은, VGA 모드의 PC 영상인 것을 특징으로 하는 피디피 텔레비젼에서의 적응적인 수직 블랭크 발생장치.
- 제 1 항 또는 제 2 항에 있어서, 상기 선택펄스는, 하이 또는 로우레벨을 갖는 논리신호인 것을 특징으로 하는 피디피 텔레비젼에서의 적응적인 수직 블랭크 발생장치.
- 제 1 항 또는 제 2 항에 있어서, 상기 모드 판별 및 펄스 정형 블록은, 상기 검출된 수직 동기신호 구간내의 수평 동기신호의 갯수를 카운트함으로써 상기 입력 영상의 사이즈별 모드를 판별하는 것을 특징으로 하는 피디피 텔레비젼에서의 적응적인 수직 블랭크 발생장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960072682A KR100220696B1 (ko) | 1996-12-27 | 1996-12-27 | 피디피 텔레비젼에서의 적응적인 수직 블랭크 발생장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960072682A KR100220696B1 (ko) | 1996-12-27 | 1996-12-27 | 피디피 텔레비젼에서의 적응적인 수직 블랭크 발생장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980053576A KR19980053576A (ko) | 1998-09-25 |
KR100220696B1 true KR100220696B1 (ko) | 1999-09-15 |
Family
ID=19491176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960072682A KR100220696B1 (ko) | 1996-12-27 | 1996-12-27 | 피디피 텔레비젼에서의 적응적인 수직 블랭크 발생장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100220696B1 (ko) |
-
1996
- 1996-12-27 KR KR1019960072682A patent/KR100220696B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19980053576A (ko) | 1998-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4509071A (en) | Double-scanning non-interlace television receiver | |
KR100339898B1 (ko) | 영상표시장치 | |
KR20010024017A (ko) | 영상 표시 장치 및 영상 표시 방법 | |
EP0740467A1 (en) | Film mode progressive scan conversion | |
US6947094B2 (en) | Image signal processing apparatus and method | |
US4701799A (en) | Image display panel drive | |
KR100220696B1 (ko) | 피디피 텔레비젼에서의 적응적인 수직 블랭크 발생장치 | |
KR100220695B1 (ko) | 피디피 텔레비젼에서의 적응적인 수직 블랭크 발생장치 | |
KR100245791B1 (ko) | 피디피 텔레비젼에서의 적응적인 수직 블랭크 발생장치 | |
KR970004741A (ko) | 부화면영상신호 수직압축회로 | |
JP4328276B2 (ja) | インターレーススキャン方式ビデオ信号補償方法及び装置 | |
KR100213295B1 (ko) | 피디피 텔레비젼의 수직 블랭크 발생장치 | |
KR100237918B1 (ko) | 피디피 텔레비젼의 적응적인 블랭크 신호 발생장치 | |
JPH02303283A (ja) | アクティブマトリクス液晶表示パネルの駆動方法 | |
JPH01284185A (ja) | 液晶表示装置 | |
JPH06261299A (ja) | スキャンコンバータ | |
JP3642181B2 (ja) | 倍速映像表示方法、表示装置及びテレビジョン受像機 | |
JP2001067042A (ja) | インターレース駆動パネル用スキャンコンバータ | |
JPH06242748A (ja) | Lcd表示装置 | |
KR0164161B1 (ko) | 필드 분리 장치 | |
US6011591A (en) | Method of displaying a VGA image on a television set | |
JPH0567113B2 (ko) | ||
JP3642187B2 (ja) | テレビジョン受像機 | |
KR0153670B1 (ko) | 프레임 분리 장치 | |
RU2245002C2 (ru) | Способ отображения сигналов телевизионного изображения в приемнике твч |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080602 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |