KR19980081009A - 강유전체막을 사용한 박막 커패시터 장치 및 ｒａｍ 장치 - Google Patents

강유전체막을 사용한 박막 커패시터 장치 및 ｒａｍ 장치 Download PDF

Info

Publication number
KR19980081009A
KR19980081009A KR1019980011587A KR19980011587A KR19980081009A KR 19980081009 A KR19980081009 A KR 19980081009A KR 1019980011587 A KR1019980011587 A KR 1019980011587A KR 19980011587 A KR19980011587 A KR 19980011587A KR 19980081009 A KR19980081009 A KR 19980081009A
Authority
KR
South Korea
Prior art keywords
thin film
film capacitor
operating voltage
ferroelectric
ferroelectric film
Prior art date
Application number
KR1019980011587A
Other languages
English (en)
Inventor
가와쿠보다카시
후쿠시마노부루
아베가즈히데
Original Assignee
니시무로다이조
가부시키가이샤도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로다이조, 가부시키가이샤도시바 filed Critical 니시무로다이조
Publication of KR19980081009A publication Critical patent/KR19980081009A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Abstract

본 발명은 강유전체막을 사용한 박막 커패시터 장치 및 RAM장치에 관한 것으로서, 반도체 기억 장치는 강유전체막(14) 및 강유전체막(14)을 통하여 대향하는 한쌍의 전극(13,15)을 갖는 박막 커패시터와, 박막 커패시터에 접속하여 설치된 전송 게이트용 트랜지스터를 구비하는 메모리셀을 매트릭스형상으로 복수 배치하여 이루어지고, 박막 커패시터를 포화 분극시켰을 때의 히스테리시스 곡선의 폭에 상당하는 전압은 양의 방향과 음의 방향 사이의 입력 동작시의 전압차에 대해서 5% 이상 20% 이하이며, 박막 커패시터를 포화 분극시켰을 때 잔류 분극량은 입력 동작시의 전압을 가했을 때의 전 분극량에 대해서 5% 이상 30%이하인 것을 특징으로 한다.

Description

강유전체막을 사용한 박막 커패시터 장치 및 ＲＡＭ 장치
본 발명은 강유전체막을 사용한 박막 커패시터 장치 및 RAM 장치에 관한 것으로 상기 강유전체막은 페로프스카이트형 결정 구조의 강유전성 재료 등으로 이루어진다.
최근, 기억 매체로서 강유전체 박막을 사용한 기억 장치(강유전체 메모리)의 개발이 이루어지고 있고, 그 일부는 이미 실용화되어 있다. 강유전체 메모리는 비휘발성이고, 전원을 끈 후에도 기억 내용이 손실되지 않고, 막 두께가 충분히 얇은 경우에는 자발 분극의 반전이 빠르며, DRAM 및 고속의 입력, 판독이 가능하다는 등의 특징을 갖는다. 또한, 1비트의 메모리셀을 하나의 트랜지스터와 하나의 강유전체 커패시터로 구성할 수 있으므로, 대용량화에도 적합하다.
강유전체 메모리에 적합한 강유전체 박막에는 잔류 분극이 큰 것, 잔류 분극의 온도 의존성이 작은 것, 잔류 분극의 장시간 유지가 가능한 것(리텐션) 등이 필요해진다.
현재, 강유전체 재료로서는 주로 지르콘산 티탄산 아연(PZT)이 사용되고 있다. PZT는 지르콘산 아연과 티탄산 아연의 고용체(固溶體)이고 거의 1:1의 몰비로 고용한 것이 자발 분극이 크며, 낮은 전계에서도 반전할 수 있고 기억 매체로서 뛰어나다고 생각되고 있다. PZT는 강유전체상과 상유전체상의 전이 온도(큐리 온도)가 300℃ 이상으로 비교적 높기 때문에, 통상의 전자 회로가 사용되는 온도 범위(120℃ 이하)에서는 기억된 내용이 열에 의해 손실될 우려는 적다.
그러나, PZT의 양질인 박막은 이하와 같은 이유에서 제작이 어려운 것으로 알려져 있다. 첫번째로 PZT의 주성분인 아연은 500℃ 이상에서 증발하기 쉽고 그 때문에 스퍼터시나 그 후의 열처리 시간에서의 조성의 정확한 제어가 어렵다. 두번째로 PZT가 페로프스 카이트형 결정 구조를 형성했을 때 처음으로 강유전성이 나타나지만, 이 페로프스 카이트형 결정 구조를 갖는 PZT를 얻기 어렵고, 파이로클로어라고 불리는 결정 구조 쪽이 얻어지기 쉽다. 또한, PZT를 실리콘 디바이스에 응용한 경우에는 주성분인 아연의 실리콘 중으로의 확산을 방지하기 어렵다는 문제나, 디바이스 공정에서의 환원성 분위기에 의해 용이하게 환원되어 강유전성을 손상시킨다는 문제도 있다.
PZT 이외에서는 티탄산 바륨(BaTiO3)이 대표적인 강유전체로서 알려져 있다. 티탄산 바륨은 PZT와 동일하게 페로프스 카이트형 결정 구조를 갖고, 큐리 온도는 약 120℃인 것이 알려져 있다. Pb와 비교하면 Ba는 증발하기 어려우므로, 티탄산 바륨의 박막 제작에서는 조성의 제어가 비교적 용이하다. 또한, 티탄산 바륨이 결정화한 경우에는, 페로프스 카이트형 이외의 결정 구조를 취하는 일이 거의 없다.
이런 장점에도 불구하고 티탄산 바륨의 박막 커패시터가 강유전체 메모리의 기억 매체로서 그다지 검토되고 있지 않은 이유로서, PZT와 비교하여 잔류 분극이 적고, 잔류 분극의 온도 의존성이 큰 것을 들 수 있다. 이 원인은 티탄산 바륨의 큐리 온도가 낮은(120℃) 데에 있고, 이 때문에 강유전체 메모리를 제작한 경우 100℃ 이상의 고온의 사용조건 하에서 기억 내용이 손상될 우려가 있을 뿐만 아니라, 전자회로가 통상 사용되는 온도 범위(85℃ 이하)에서도 잔류 분극의 온도 의존성이 크고 동작이 불안정하다. 따라서, 티탄산 바륨으로 이루어진 강유전체 박막을 사용한 박막 커패시터는 강유전체 메모리의 기억 매체로서의 용도에 적합하지 않다고 생각되고 있었다.
이에 대해서, 본 발명자들은 하부 전극(예를 들어 Pt의 (100)의 면)의 격자 정수에 비교적 가깝고 또한 약간 큰 격자 정수를 갖는 유전재료(예를 들어 BaxSr1-xTiO3, 이하 BST라고 약칭)를 선택함과 동시에, RF 마그네트론 스퍼터법이라는 성막 과정에서 미스피트 전위가 비교적 들어가기 어려운 성막 방법을 채용하고, 분극축인 c축방향에 에피택시얼 성장시킴으로써 새로운 강유전체 박막이 얻어지는 것을 발견했다. 이 경우, 막 두께 200㎚ 이상의 비교적 두꺼운 막 두께를 가진 박막에서도, 에피택시얼 효과에 의해 본래의 유전체의 격자 정수보다도 막두께 방향(c축)으로 격자 정수가 늘어나고, 면내 방향(a축)의 격자 정수가 줄어든 상태를 유지할 수 있다. 그 결과, 강유전 큐리 온도를 고온측으로 시프트시키고, 실온 영역에서 큰 잔류 분극을 나타내며, 85℃ 정도까지 온도를 높여도 충분히 큰 잔류 분극을 유지할 수 있는 강유전체 박막이 실현 가능한 것을 확인했다.
이와 같은 강유전체 박막은 예를 들어 하부 전극으로서 루테늄산 스트론튬(SrRuO3, 격자정수 a:0.393㎚, 이하 SRO로 약칭)을 사용하고 유전체로서 티탄산 바륨 스트론튬(BaxSr1-xTiO3, BST로 약칭)의 조성 영역 x=0.30 내지 0.90을 사용함으로써 제작할 수 있다. 이 경우, 본래 실온에서는 강유전성을 도시하지 않을 조성영역(x≤0.7)에서도 강유전성이 발현하고, 또한 원래 실온에서 강유전성을 나타내는 조성영역(x＞0.7)에서는 본래 실온 이상에 있는 큐리 온도가 더욱 상승한다는 실용상 바람직한 강유전체 특성을 실현할 수 있는 것을 실험적으로 확인했다.
이와 같은 에피택시얼 유전체막을 사용하고, 강유전성 메모리(이하 FRAM으로 약칭)나 다이나믹 랜덤 액세스 메모리(이하 DRAM으로 약칭)을 형성하는 것이 제안되어 있다. 강유전성 메모리(이하 FRAM으로 약칭)의 경우에는, 강유전성에 기초한 잔류 분극이 최대가 되는 조성 부근의 박막을 이용한다. 다이나믹 랜덤 액세스 메모리(이하 DRAM이라고 약칭)의 경우에는 유전율이 최대가 되는 조성, 즉 큐리 온도가 실온 부근에 있는 조성의 박막을 이용한다.
본 발명은 에피택시얼 효과를 이용하여 강유전성을 발현하는 강유전체 박막을 사용한 디바이스에서, 더욱 고집적화를 가능하게 하는 박막 캐피시터 장치 및 RAM 장치를 제공하는 것을 목적으로 한다.
도 1은 본 발명에 관한 강유전체 커패시터의 비유전율을 나타낸 그래프,
도 2는 본 발명에 관한 강유전체 커패시터의 최대 비유전율의 조성 의존성을 나타낸 그래프,
도 3a 내지 도 3f는 본 발명에 관한 강유전체 커패시터의 분극량-전압 곡선을 나타낸 그래프,
도 4는 본 발명에 관한 강유전체 커패시터의 잔류 분극량과 바륨 분률과의 관계를 나타낸 그래프,
도 5a, 도 5b는 본 발명에 관한 강유전체 커패시터의 분극량-전압 곡선을 나타낸 모식도,
도 6은 본 발명에 관한 강유전체 커패시터의 실효 비유전율과 진폭의 관계를 도시한 그래프,
도 7은 본 발명에 관한 강유전체 커패시터의 실효 비유전율과 전압비의 관계를 나타낸 그래프,
도 8은 본 발명에 관한 강유전체 커패시터의 실효 비유전율과 분극비의 관계를 나타낸 그래프,
도 9는 비교예의 강유전체 커패시터의 비유전율을 나타낸 그래프,
도 10a 내지 도 10f는 본 발명의 실시 형태에 관한 RAM 장치의 제조방법을 행정순으로 나타낸 단면도,
도 11은 본 발명의 실시형태에 관한 RAM장치를 나타낸 회로도 및
도 12는 본 발명의 다른 실시형태에 관한 RAM장치를 나타낸 회로도이다.
*도면의 주요 부분에 대한 부호의 설명
1: 제 1 도전형 반도체 기판 2: 소자간 분리 산화막
3: 게이트 산화막 4: 워드선
5,7: 층간 절연막 6: 제 2 도전형 불순물 확산층
8: 비트선 11: 단결정 실리콘·컨택트 플래그
12: 배리어 금속 13: 하부 전극
14: 강유전체 박막 15: 상부 전극
본 발명의 제 1 시점은 강유전체막 및 상기 강유전체막을 통하여 대향하는 한쌍의 전극을 갖는 박막 커패시터, 및 상기 박막 커패시터에 동작 전압을 부여하기 위한 제어수단을 구비하고,
상기 박막 커패시터에 양의 방향과 음의 방향의 최대 동작 전압을 가하여 측정한 분극 히스테리시스 곡선의 폭에 상당하는 전압이, 양의 방향과 음의 방향의 최대 동작 전압의 차에 대해서 5% 이상 20% 이하인 것을 특징으로 하는 강유전체막을 사용한 박막 커패시터장치를 제공한다.
본 발명의 제 2 시점은 강유전체막 및 상기 강유전체막을 통하여 대향하는 한쌍의 전극을 갖는 박막 커패시터, 및 상기 박막 커패시터에 동작 전압을 부여하기 위한 제어수단을 구비하고,
상기 박막 커패시터에 양의 방향과 음의 방향의 최대 동작 전압을 가하여 측정했을 때의 잔류 분극량이, 양의 방향과 음의 방향의 최대 동작 전압을 가하여 측정했을 때의 전 분극량에 대해서 5% 이상이고 30% 이하인 것을 특징으로 하는 강유전체막을 사용한 박막 커패시터장치를 제공한다.
본 발명의 제 3 시점은 매트릭스형상으로 복수개 배열된 메모리셀,
상기 트랜지스터를 구동함과 동시에 상기 박막 커패시터에 동작 전압을 부여하기 위한 제어수단을 구비하고, 각각의 상기 메모리셀은 강유전체막 및 상기 강유전체막을 통하여 대향하는 한쌍의 전극을 갖는 박막 커패시터, 및 상기 박막 트랜지스터에 접속하여 설치된 전송 게이트용 트랜지스터를 구비하며, 상기 박막 트랜지스터에 양의 방향과 음의 방향의 최대 동작 전압을 가하여 측정한 분극 히스테리시스 곡선의 폭에 상당하는 전압이 양의 방향과 음의 방향의 최대 동작 전압의 차에 대해서 5% 이상 20% 이하인 것을 특징으로 하는 강유전체막을 사용한 RAM 장치를 제공한다.
본 발명의 제 4 시점은 매트릭스형상으로 복수개 배치된 메모리셀, 및
상기 트랜지스터를 구동함과 동시에 상기 박막 커패시터에 동작 전압을 부여하기위한 제어수단을 구비하고, 각각의 상기 메모리셀은 강유전체막 및 상기 강유전체막을 통하여 대향하는 한쌍의 전극을 갖는 박막 커패시터, 및 상기 박막 커패시터에 접속하여 설치된 전송 게이트용 트랜지스터를 구비하며, 상기 박막 커패시터에 양의 방향과 음의 방향의 최대 동작 전압을 가하여 측정했을 때의 잔류 분극량이, 양의 방향과 음의 방향의 최대 동작 전압을 가하여 측정했을 때의 전 분극량에 대해서 5% 이상 30% 이하가 되는 것을 특징으로 하는 강유전체막을 사용한 RAM장치를 제공한다
바람직한 태양은 청구항 2에 기재된 강유전체막을 사용한 박막 커패시터장치는 한쌍의 전극의 한쪽이 한 방향으로 배향된 기본면을 제공하고, 상기 강유전체막이 상기 기본면 상에 성장 형성된 단결정 또는 상기 기본면 상에 성장 형성되며 상기 한쌍의 전극간에서 한방향으로 배향된 다결정으로 이루어진 것을 특징으로 한다.
청구항 3에 기재된 강유전체막을 사용한 박막 커패시터 장치는 상기 기본면의 격자정수가 상기 강유전체막의 재료의 격자정수 보다 작고, 상기 강유전체막의 결정이 상기 기본면의 영향에 의해, 상기 기본면과 평행한 방향으로 격자 정수가 줄어듬과 동시에 막두께 방향으로 연장되도록 변형되어 있는 것을 특징으로 한다.
청구항 4에 기재된 강유전체막을 사용한 박막 커패시터 장치는 상기 강유전체막의 재료가 Baxα1-xTiyβ1-yO3(0＜x≤1, 0＜y≤1)의 조성식으로 표시되고, 여기에서 α는 Sr, Ca로 이루어진 군으로부터 선택된 하나 또는 복수의 재료로 이루어지며, β는 Sn, Zr, Hf, Mg, Ta, Nb, Zn으로 이루어진 군으로부터 선택된 하나 또는 복수의 재료로 이루어진 것을 특징으로 한다.
청구항 5에 기재된 강유전체막을 사용한 박막 커패시터 장치는 상기 막 두께 방향으로 연장되는 상기 강유전체막의 결정의 c축 방향에서의 격자 정수가 0.405∼0.420㎚인 것을 특징으로 한다.
청구항 6에 기재된 강유전체막을 사용한 박막 커패시터 장치는 상기 제어수단은 상기 박막 커패시터의 인가 전압 당 축적 전하량에 상당하는 실효 비유전율이, 양의 방향과 음의 방향의 동작 전압을 상기 박막 커패시터에 가했을 때 얻어지는 실효 비유전율의 최대값의 70% 이상, 더욱 바람직하게는 80% 이상이 되도록 동작 전압을 가하는 것을 특징으로 한다.
청구항 7에 기재된 강유전체막을 사용한 박막 커패시터 장치는 상기 제어수단은 양의 방향과 음의 방향의 동작 전압을 상기 박막 커패시터에 가했을 때, 상기 박막 커패시터의 인가 전압 당 축적 전하량에 상당하는 실효 비유전율이 최대가 되는 동작 전압의 70% 이상 150% 이하의 동작전압을 가하는 것을 특징으로 한다.
우선, 에피택시얼 효과를 이용한 강유전체 박막의 유전특성을 본 발명자들이 상세하게 검토한 결과에 대해서 설명한다. 검토에 사용한 커패시터는 기판과 티탄산 스트론튬(SrTiO3, 이하 STO라고 약칭)의 (001)면 단결정 기판을 사용하고, 하부 전극 및 상부 전극으로서 SRO를, 유전막으로서 Ba몰 조성 x가 0에서 1까지의 BST(BaxSr1-xTiO3,)를, 모두 기판온도 600℃에서 RF마그네트론 스퍼터법에 의해 제작한 것이다. BST의 막 두께는 30㎚로 했다.
도 1은 제작한 시료의 용량-전압(C-V) 특성으로부터 환산한 유전률-전압특성을 나타낸다. x=0.1인 조성에서, 바이어스 0V일 때의 최대 비유전율 980이 얻어진다. 이 값은 동일한 용량을 갖는 산화 실리콘으로 환산했을 때의 막 두께를 나타낸 환산막 두께가 0.18㎚로 매우 우수한 값이다.
도 2는 최대 비유전율을 조성 x에 대해서 도시한다. x가 0.1 부근으로부터 벗어나면 급격하게 유전율이 작아지고 있고, x=0.1 부근 조성의 상유전체의 박막에서 DRAM을 제작하면 고집적화할 수 있는 것을 알 수 있다.
도 3a 내지 도 3f는 제작한 시료의 분극-전압(P-V) 특성을 나타낸다. 강유전성을 도시한 히스테리시스는 x=0.2 이상의 조성에서 관측할 수 있다. 또한, 히스테리시스의 중심 전압은 강유전성이 현저해짐에 따라 0V에서 양의 방향으로 시프트하는 것을 알 수 있다.
도 4는 도 3a 내지 도 3f로부터 히스테리시스 중심에서의 잔류 분극(Pr)을 판독하고 조성(x)에 대해서 플롯한 결과를 도시한다. 도면으로부터 밝혀진 바와 같이, 잔류 분극량은 x=0.6에서 0.8 정도에서 최대값을 나타낸다. 따라서, FRAM으로서 사용하는 경우에는 x=0.6에서 0.8의 조성의 박막을 사용함으로써, FRAM을 고집적화할 수 있는 것을 알 수 있다.
그러나, 이와 같은 종래의 지식에 반해 도 1에서 도 4를 재검토함으로써, 발명자들이 다음과 같은 새로운 사실을 발견했다. 즉, 에피택시얼법에 의해 제작한 매우 막질이 좋은 박막 결정을 갖는 커패시터를 사용하고, 특정의 동작 전압 범위를 생각한 경우에, 입력에 의해 커패시터에 축적되고 판독에 의해 커패시터에서 추출시키는 전하량의 최대값은 유전율이 최대가 되는 조성이나 잔류 분극이 최대가 되는 조성과 일치하지 않는 것이다.
이하에 강유전체막 커패시터에 축적 가능한 전하량에 대해서 설명한다. 도 5a, 도 5b는 강유전체막의 P-V 히스테리시스 루프를 모식적으로 나타낸다. 여기에서 강유전체막에 전하를 축적하는 방법으로서, 히스테리시스 루프의 중심 전압을 기준으로 잡고, 양측을 사용하는 바이폴라 스윙(도 5a)과, 중심으로부터 한쪽만을 사용하는 유니폴라 스윙(도 5b)을 생각할 수 있다. 유니폴라 스윙에서는 히스테리시스 루프는 형성하지 않고 상유전 성분만을 사용하므로 축적 전하량은 작아진다. 한편, 바이폴라 스윙에서는 강유전 성분도 사용 가능하므로 축적 전하량은 커지지만, 강유전 성분은 진폭에 크게 의존하다.
그래서, 바이폴라 스윙에서 Va의 진폭을 더하여 분극량(Pa)이 얻어졌을 때의, 전압 당 축적 전하량에 상당하는 실효 비유전율을 Pa/Va로 정의한다.
도 6은 각 유전체 커패시터에 대해서 히스테리시스 루프의 중심으로부터 진폭 전압을 변화시킨 바이폴라 스윙에 의해 측정한 실효 비유전율을 도시한다.
도 6에서 밝혀진 바와 같이 전압 진폭이 작은 영역에서는 비유전율이 최대를 취하는 조성인 x=0.1의 유전막이 실효 비유전율에서도 최대값을 취한다. 한편, 강유전성의 큰 x=0.3 이상의 조성의 유전막에서는 특정의 전압 진폭에서 실효 비유전율의 피크를 갖는다. 또한, 그 값은 작은 전압 진폭 영역을 제외하면, x=0.3인 것이 최대값을 나타내는 것을 알 수 있다. 즉, 강한 강유전성이 얻어지는 영역인 x=0.6부터 0.8에서는 실효 비유전율의 점에서 반드시 유리한 것은 아니고 또한 피크값이 얻어지는 전압이 높아지고 디바이스 동작상에도 바람직하지 않은 것도 알 수 있다. 즉, 상유전성에 기초한 전하와 강유전성에 기초한 전하를 구별하지 않고 토탈의 축적 전하를 생각하면, 약한 강유전성을 나타내는 조성 범위에서, 큰 실효 비유전율이 낮은 동작 전압에서 얻어진다는 새로운 사실을 알아냈다.
그래서 바람직한 강유전성의 정도를 지표화하기 위해, 각 조성의 유전막에 대해서 각종 크기의 동작 전압을 가했을 때의 히스테리시스 곡선의 폭의 반에 상당하는 항전압과 동작 전압의 비를 구하고, 실효 비유전율의 관계를 조사했다. 도 7은 그 관계를 도시한다. 도면으로부터 알 수 있는 바와 같이, 전압비에서 5% 내지 20% 정도의 부분에서 큰 실효 비유전율이 얻어진 것을 알 수 있다. 따라서 박막 커패시터에 양의 방향과 음의 방향의 최대 동작 전압을 더하여 측정한 분극 히스테리시스 곡선의 폭에 상당하는 전압이, 양의 방향과 음의 방향의 최대 동작 전압의 차에 대해서 5%이상 20%이하인 것이 바람직하다.
마찬가지로 바람직한 강유전성의 정도를 다른 방법으로 지표화하기 위해, 각 조성의 유전막에 대해서 여러 가지 크기의 동작 전압을 가했을 때의 히스테리시스 곡선의 중심부에서의 잔류 분극량과 동작 전압에서의 모든 분극량의 비를 구하고, 실효 비유전율의 관계를 조사했다. 도 8은 그 관계를 나타낸다. 도면으로부터 밝혀진 바와 같이, 분극비로 5% 내지 30% 정도의 부분에서 큰 실효 비유전율이 얻어지는 것을 알 수 있다. 따라서, 박막 커패시터에 양의 방향과 음의 방향의 최대 동작 전압을 가하여 측정했을 때의 잔류 분극량이, 양의 방향과 음의 방향의 최대 동작 전압을 가하여 측정했을 때의 전 분극량에 대해서 5% 이상 30% 이하인 것이 바람직하다.
또한, BST(BaxSr1-xTiO3)의 Ba몰 조성 x와, BST막의 막두께 방향(c축)의 격자 정수(c축 길이)의 관계를 표 1에 나타낸다. 표 1에 나타낸 바와 같이, 본 발명에서 바람직한 강유전성을 제공하는 x=약 0.3∼ 약 0.5의 조성에 대응하는 c축 길이는 약 0.405∼약 0.420㎚가 된다. c축 길이는 페로프스 카이트 결정 중에서 강유전 특성을 출현시키는 티탄이온의 변위 가능 거리, 즉 분극량을 결정하는 가장 본질적인 값이다. 따라서, 본 발명에서, BST계 에피택시얼 유전체막의 c축 길이는 약 0.405∼약 0.420㎚인 것이 바람직하다.
조성x c축 길이(㎚)
0 0.395
0.1 0.399
0.3 0.407
0.5 0.417
0.7 0.424
1.0 0.423
다음에 비교예로서 일반의 방법으로 제작한 다결정 BST 유전막의 비유전율의 조성 의존성에 대해서 설명한다. 검토에 사용한 커패시터는 기판으로서 산화막을 미리 형성한 Si웨이퍼를 사용하고, 하부 전극 및 상부 전극으로서 Pt막을 상온에서 RF마그네트론 스퍼터법에 의해 제작하고 유전막으로서 Ba몰 조성 x가 0에서 1까지의 BST(BaxSr1-xTiO3)를 모두 기판 온도 600℃의 RF 마그네트론 스퍼터법에 의해 제작한 것이다. BST의 막두께는 에피 유전막과 동일한 30㎚로 했다.
도 9는 제작한 다결정 유전체 시료의 용량-전압(C-V) 특성으로부터 환산한 유전율-전압 특성을 나타낸다. 하부 전극으로부터의 결정 변형의 구속을 받지 않는 다결정 BST의 경우에는 x=0.5정도의 조성에서 최대 비유전율 230을 나타낸다. 그러나, 다결정 시료에서 막두께가 30㎚로 매우 얇은 경우에는 최대 유전율을 취하는 조성인 x=0.5 보다도 바륨 분률이 많아져도, P-V 측정에서 거의 강유전 히스테리시스 루프를 만들지 않고, 잔류 분극이 얻어지지 않는다. 이 점은 에피택시얼 BST막과는 현저한 차이이다. 따라서, P-V측정으로부터 얻어지는 실효 비유전율은 C-V측정으로부터 얻어지는 비유전율로부터 계산한 것과 거의 동일하고, 본 발명에 관한 약한 강유전성을 이용하여 축적 전하량을 증대시키는 방법을 적용할 수 없다.
한편, 강유전체막을 사용한 FRAM에서는 강유전성에 기초한 분극을 충분히 이용하고, 디바이스로서 동작 전압을 가능한 한 낮추고, 피로에 의한 열화를 적게 하기 위해서는 역시 동작 전압을 낮추고 싶다는 요청이 있다. 이 요청으로부터, FRAM에서는 항전압은 동작전압에 대해서 최저 30% 이상, 바람직한 것은 40% 이상 필요하고 이 범위는 본 발명의 견지에 기초한 대상 범위와는 분명히 다르다.
또한, PZT 등의 커패시터 재료를 사용한 FRAM에서, 피로에 의한 열화를 감소시킬 목적으로, FRAM 동작과 DRAM 동작을 나누어 사용하는 경우가 있다. 즉, DRAM 동작에서는 분극 포화하지 않는 작은 동작 전압 범위(마이너 루프라고 함)을 사용하고, 외관상 약한 강유전성을 이용하는 경우가 있다. 이 사고방식은 본 발명과 유사한 것과 같이 보인다. 그러나, 이 경우에서도 비휘발성이 필요한 FRAM 동작의 경우에는 DRAM 동작보다 큰, 본래의 강유전성을 이용할 수있는 전압을 인가한다. 이 때문에, 커패시터에 가하는 최대 동작 전압 범위에서 생각하면, 통상의 종래의 FRAM과 어떤 변화도 없다. 따라서 도 6에 도시한 바와 같이 실효 비유전율의 최대값을 포함하는 일정 범위내의 동작 전압을 사용하고 유전체가 갖는 분극량을 최대한 끌어 내는 본 발명의 방법과는 전혀 다른 것이다.
또한, PZT등의 강유전성 재료를 DRAM으로서 사용하는 시도도 있다. 그러나, 이 경우에는 역시 피로에 의한 열화를 피하기 위해, 도 5b에 나타낸 유니폴라스윙을 사용하고 있고, 강유전체의 분극의 상유전체 성분만을 사용하고 있는 것이 된다. 따라서, 역시 유전체가 가진 분극량을 최대한 끌어 내는 본 발명의 방법과는 전혀 다른 것이다.
또한, 본 발명에 관한 우려 중 하나는 강유전성을 일부 이용하고 있으므로, 입력 판독의 반복에 의한 강유전성의 열화이다. 그러나 실험의 결과, 본 발명에서의 강유전성은 약하므로, 1012회 정도의 반복으로는 전혀 열화되지 않는 것이 확인되었다.
상술한 바와 같이 본 발명에 관한 반도체 기억 장치에서 사용되는 강유전체막은 하부 전극의 격자 정수에 비교적 가깝고 약간 큰 격자 정수를 갖는 유전재료를 사용하고 하부 전극의 상부면인 기본면 상에서 에피택시얼 성장시키는 것이 바람직하다.
이에 의해, 강유전체막의 결정은 막두께 방향(c축)에 격자 정수가 늘어나고 면내 방향(a축)의 격자 정수가 줄어든 상태가 된다. 그 결과, 강유전 큐리 온도를 고온측으로 시프트시키고, 실온 영역에서 큰 잔류 분극을 유지할 수 있게 된다. 또한, 동일한 효과는 강유전체막이 단결정이 아니고, 상부 전극에 면하여 한 방향으로 배향된 면을 갖는 다결정체가 되도록 배향 성장되는 경우에도 얻을 수 있다.
또한, 페로프스 카이트형 결정 구조의 강유전체막의 재료는 Baxα1-xTiyβ1-yO3,(0＜x≤1, 0＜y≤1)의 조성식으로 표시할 수 있다. 여기에서 α는 Sr, Ca로 이루어진 군으로부터 선택된 하나 또는 복수의 재료로 이루어진다. β는 Sn, Zr,Hf,Mg,Ta,Nb,Zn으로 이루어진 군에서 선택된 하나 또는 복수의 재료로 이루어진다. 예를 들어, β에는 Mg1/3Ta2/3, Mg1/3Nb2/3, Zn1/3Nb2/3, Zn1/3Ta2/3등의 합금도 포함된다.
또한, 기본면을 제공하는 전극으로서는 루테늄산 스트론튬이나 몰리브덴산 스트론튬 등의 페로브스 카이트형 결정 구조를 갖는 도전성 산화물, 또한 백금, 금, 파라듐, 이리듐, 로듐, 레늄, 루테늄 등의 귀금속 및 그 합금이나 그 산화물 등을 사용할 수 있다.
［실시예 1］
도 10a∼도 10f는 본 발명의 실시예에 관한 반도체 기억 장치의 제조방법을 공정순으로 도시한 모식단면도이다. 강유전체 커패시터에는 에피택시얼 성장시켰을 때에 발생하는 부정합 변형을 이용한 변형 유기 강유전체막을 사용했다. 도면 중 1은 제 1 도전형 반도체 기판, 2는 소자간 분리 산화막, 3은 게이트 산화막, 4는 워드선, 5,7은 층간 절연막, 6은 제 2 도전형 불순물 확산층, 8은 비트선, 11은 단결정 실리콘 컨택트 플래그, 12는 배리어 금속, 13은 하부 전극, 14는 강유전체 박막, 15는 상부 전극이다.
우선, 도 10a에 도시한 바와 같이 통상의 제조법에 의해 공지의 메모리셀의 트랜지스터부 및 층간 절연막(5)을 형성했다. 다음에 도 10b에 나타낸 바와 같이 층간 절연막에 접촉구를 제작했다. 접촉구의 가공시에 우선, 층간막의 80% 정도의 깊이까지 반응성 이온에칭(RIE)법을 사용하고, 그 후 플루오르 수용액에 의해 실리콘 표면까지 에칭을 실시하고, 실리콘의 (100)면을 노출시켰다. 다음에, 실리콘의 선택 성장 CVD 기술에 의해 컨택트 플래그(11)를 형성했다. 컨택트 플래그 형성에서는, 디클로실란을 원료 가스로 한 LPCVD법에 의해, 성장 온도 820℃에서 실리콘을 선택적으로 메우고, 접촉구의 실리콘 (100)면 상에 〈100〉방향의 단결정 컨택트 플래그(11)를 성장시켰다.
다음에, 도 10c에 도시한 바와 같이, 불산을 사용한 습식 선택 에칭에 의해 컨택트 플래그(11)를 에칭하여 평탄화했다. 그 후, 배리어 메탈(12)로서 반응성 스퍼터법에 의해 600℃에서 TiN을, 계속 하부 전극(13)으로서 스퍼터법에 의해 600℃에서 루테늄산 스트론튬의 박막을, 계속 BST 박막(14)을 스퍼터법에 의해 600℃에서 30㎚의 두께로, 모두 〈100〉방향으로 에피택시얼 성장시켰다. 이 때의 BST 박막에 포함되는 Ba의 몰 분률(x)은 0에서 1까지 변화시켰다.
다음에, 도 10d에 도시한 바와 같이 포토리소그래피 및 이온 에칭에 의해 유전체층, 하부 전극층, 및 배리어 메탈층을 패터닝했다. 다음에 도 10e에 도시한 바와 같이, 층간 절연막(7)을 퇴적하고 폴리리소그래피 및 이온에칭에 의해 층간 절연막을 개구하고 니켈 상부 전극(15)을 차례로 형성했다.
다음에, 도 10f에 도시한 바와 같이, 포토리소그래피 및 이온에칭에 의해 층간 절연막을 개구하고, 비트선(8)을 형성했다.
이와 같이 하여 형성한 액티브 셀의 유전체 박막 커패시터의 분극량-전압 히스테리시스 특성을 측정한 바, 도 3a∼도 3f에 나타낸 결과가 얻어졌다. 이 강유전체 커패시터에 대해서, 히스테리시스의 중심으로부터 바이폴라 스윙에 의해 여러종류 진폭으로 정의 전압측으로 전압을 인가한 후, 부의 전압측에 전압을 인가했을 때 축적되는 전하로부터 실효 비유전율을 계산한 바, 도 6에 도시한 결과가 얻어졌다. 바륨분율 0.3의 BST막을 사용한 유전체 커패시터에서는 진폭 4V에서 매우 큰 실효 비유전율 860이 얻어지고, 매우 큰 전하 축적 능력을 나타냈다. 또한, 1012회의 스위칭 사이클을 가했지만, 실효 비유전율의 저하는 보이지 않았다.
이상의 측정결과로부터 비휘발성 반도체 기억 장치용 강유전체 커패시터로서 충분히 안정적으로 기능하는 것이 확인되었다. 즉, 본 발명에 의하면 에피택시얼 성장시에 도입되는 변형에 의해 유기되는 약한 강유전성으로, 가장 큰 실효 비유전율을 이용할 수 있고, 매우 큰 집적도를 갖는 반도체 기억 장치를 제작하는 것이 가능해진다.
도 11, 도 12는 상술한 강유전체 커패시터를 사용한, 각각 본 발명의 다른 실시형태에 관한 RAM 장치를 도시한 회로도이다.
도 11의 RAM장치에서는 하나의 메모리 셀이 2개의 트랜지스터(21)와 2개의 커패시터(22)를 갖는다. 즉, 단위 셀은 1개의 MOS 트랜지스터(21)와 1개의 강유전체 박막을 사용한 커패시터(22)로 구성되고 워드선 WL방향에 인접한 2쌍의 단위 셀로하나의 메모리 셀(31)이 구성된다.
이와 같은 비휘발성 반도체 메모리의 입력은 다음과 같이 하여 이루어진다. 우선, 워드선 구동회로(33)에 의해 소정의 로우 어드레스의 워드선(WL)을 선택하고, 이것을 활성화하여 대응의 스위칭 트랜지스터(21)를 온한다. 이 상태에서 비트선쌍(BL 및 /BL)에 1 또는 0의 정보에 대응하는 상보적인 전위(예를 들어 5V와 0V)를 부여함과 동시에, 플레이트선 구동회로(32)에 의해 플레이트선(PL)을 활성화하고, 입력 신호를 전달한다. 이 조작에 의해 하나의 메모리셀(21)내의 2개의 유니셀의 강유전체 커패시터(22)를 역방향으로 분극시킨다.
다음에, 워드선(WL)의 활성화를 정지하고, 스위칭 트랜지스터(21)를 오프한다. 이에 의해, 상술한 바와 같은 로우 어드레스 및 컬럼 어드레스의 논리곱에 의해 선택되는 메모리셀(31)에 1 또는 0의 정보가 축적·유지되고 정보의 입력이 실시된다. 그 후에는 정보가 입력된 메모리셀(31)과 결합하는 워드선 및 플레이트선/비트선의 한쪽이 활성화되어도, 입력된 정보가 소실되는 일은 없다.
한편, 판독에 있어서는 우선 워드선 구동회로(33)에 의해 소정의 로우 어드레스의 워드선(WL)을 선택하고 이것을 활성화하여 대응의 스위칭 트랜지스터(21)를 온한다. 계속하여 대응의 칼럼 어드레스에 대해서 비트선쌍(BL,/BL)을 프리차지하여 플로팅 상태로 한 후, 플레이트선 구동회로(32)에 의해 플레이트선(PL)을 활성화하여 소정의 전위를 부여한다.
이에 의해, 로우 어드레스 및 컬럼 어드레스의 논리곱에 의해 선택된 하나의 메모리셀(31) 중의, 반대방향으로 분극되어 있는 2개의 커패시터(22)에 축적·유지되어 있던 정보는 스위칭 트랜지스터(21)를 통해 프리차지된 비트선쌍(BL,/BL)에 추출된다. 이에 의해, 강유전 분극의 반전방향과 비반전 방향의 차에 따른 전하량차에 기초한 미소한 전위차가 비트선쌍(BL,/BL)간에 형성된다. 이 전위차는 센스 증폭기(34)에 의해 증폭되고, 정보의 판독이 실시된다. 또한, 메모리셀(31) 내의 커패시터(22)에 대해서는 그 후의 소정 동작에 의해 판독 전의 정보가 입력되고 정보의 재입력이 실시된다.
도 11에 도시한 RAM장치는 인접하는 2개의 커패시터(22)를 반대 방향으로 분극시켜 두고, 판독시에는 한 방향으로 분극시켜 축적 전하량의 차를 검출하기 위해, 커패시터(22)에 의한 축적 전하의 편차나 피로에 의한 열화의 영향을 잘 받지 않는다는 이점을 갖는다.
이에 대해서, 도 12의 RAM 장치에서는 1개의 메모리셀(31)이 1개의 MOS 트랜지스터(21)와 1개의 강유전체 박막을 사용한 커패시터(22)로 구성된다. 또한, 비트선쌍 (BL,/BL)에 기준 전위를 부여하기 위해, 1개의 트랜지스터(26)와 1개의 박막 커패시터(27)로 이루어진 더미셀(35)이 별도로 설치된다.
이 RAM 장치에서는 메모리셀(31)의 1개의 강유전체 박막 커패시터(22)의 분극 방향을 기억 정보로 한다. 판독시에는 메모리셀(31) 및 더미셀(35)의 플레이트선(PL,DPL)에 전압을 가하고, 메모리셀(31)의 커패시터(22)의 전하량과 더미셀(35)의 커패시터(27)의 전하량을 비트선쌍(BL,/BL)을 통하여 센스 증폭기(34)에서 비교하여 판단한다. 따라서 도 11에 도시한 RAM 장치와 같은 2개의 트랜지스터와 2개의 커패시터를 사용하는 경우에 비해 대용량화에 적합하지만, 비교에 필요한 전하량은 반 이하가 되므로 신뢰성이 높은 강유전체막이 필요해지고, 본 발명과 같은 BSTO계의 강유전체막이 적합하다.
이상, 본 발명의 실시형태를 도면을 참조하여 상세하게 설명했지만, 본 발명은 실시형태에 한정되는 것은 아니고, 본 발명의 요지를 벗어나지 않는 범위에서 여러가지의 설계 변경 등이 가능하다.
상기한 바와 같이 강유전체막을 사용한 박막 커패시터 장치 및 RAM 장치를 구비하여, 각각의 장치의 고집적화를 실현할 수 있다.

Claims (20)

  1. 강유전체막 및 상기 강유전체막을 통하여 대향하는 한쌍의 전극을 갖는 박막 커패시터, 및 상기 박막 커패시터에 동작 전압을 부여하기 위한 제어수단을 구비하고,
    상기 박막 커패시터에 양의 방향과 음의 방향의 최대 동작 전압을 가하여 측정한 분극 히스테리시스 곡선의 폭에 상당하는 전압이, 양의 방향과 음의 방향의 최대 동작 전압의 차에 대해서 5% 이상 20% 이하인 것을 특징으로 하는 강유전체막을 사용한 박막 커패시터장치.
  2. 제 1 항에 있어서,
    상기 한쌍의 전극의 한쪽이 한 방향으로 배향된 기본면을 제공하고, 상기 강유전체막이 상기 기본면 상에 성장 형성된 단결정 또는 상기 기본면 상에 성장 형성되며 상기 한쌍의 전극간에서 한방향으로 배향된 다결정으로 이루어진 것을 특징으로 하는 강유전체막을 사용한 박막 커패시터장치.
  3. 제 2 항에 있어서,
    상기 기본면의 격자정수가 상기 강유전체막의 재료의 격자정수 보다 작고, 상기 강유전체막의 결정이 상기 기본면의 영향에 의해, 상기 기본면과 평행한 방향으로 격자 정수가 줄어듬과 동시에 막두께 방향으로 연장되도록 변형되어 있는 것을 특징으로 하는 강유전체막을 사용한 박막 커패시터장치.
  4. 제 3 항에 있어서,
    상기 강유전체막의 재료가 Baxα1-xTiyβ1-yO3(0＜x≤1, 0＜y≤1)의 조성식으로 표시되고, 여기에서 α는 Sr, Ca로 이루어진 군으로부터 선택된 하나 또는 복수의 재료로 이루어지며, β는 Sn, Zr, Hf, Mg, Ta, Nb, Zn으로 이루어진 군으로부터 선택된 하나 또는 복수의 재료로 이루어진 것을 특징으로 하는 강유전체막을 사용한 박막 커패시터장치.
  5. 제 4 항에 있어서,
    상기 막 두께 방향으로 연장되는 상기 강유전체막의 결정의 c축 방향에서의 격자 정수가 0.405∼0.420㎚인 것을 특징으로 하는 강유전체막을 사용한 박막 커패시터장치.
  6. 제 1 항에 있어서,
    상기 제어수단은 상기 박막 커패시터의 인가 전압 당 축적 전하량에 상당하는 실효 비유전율이, 양의 방향과 음의 방향의 동작 전압을 상기 박막 커패시터에 가했을 때 얻어지는 실효 비유전율의 최대값의 70% 이상이 되도록 동작 전압을 가하는 것을 특징으로 하는 강유전체막을 사용한 박막 커패시터장치.
  7. 제 1 항에 있어서,
    상기 제어수단은 양의 방향과 음의 방향의 동작 전압을 상기 박막 커패시터에 가했을 때, 상기 박막 커패시터의 인가 전압 당 축적 전하량에 상당하는 실효 비유전율이 최대가 되는 동작 전압의 70% 이상 150% 이하의 동작전압을 가하는 것을 특징으로 하는 강유전체막을 사용한 박막 커패시터장치.
  8. 강유전체막 및 상기 강유전체막을 통하여 대향하는 한쌍의 전극을 갖는 박막 커패시터, 및 상기 박막 커패시터에 동작 전압을 부여하기 위한 제어수단을 구비하고,
    상기 박막 커패시터에 양의 방향과 음의 방향의 최대 동작 전압을 가하여 측정했을 때의 잔류 분극량이, 양의 방향과 음의 방향의 최대 동작 전압을 가하여 측정했을 때의 전 분극량에 대해서 5% 이상이고 30% 이하인 것을 특징으로 하는 강유전체막을 사용한 박막 커패시터장치.
  9. 제 8 항에 있어서,
    상기 한쌍의 전극의 한쪽이 한방향으로 배향된 기본면을 제공하고, 상기 강유전체막이 상기 기본면상에 성장 형성된 단결정 또는 상기 기본면상에 성장 형성되며 상기 한쌍의 전극 간에서 한방향으로 배향된 다결정으로 이루어진 것을 특징으로 하는 강유전체막을 사용한 박막 커패시터장치.
  10. 제 9 항에 있어서,
    상기 기본면의 격자 정수가 상기 강유전체막의 재료의 격자 정수보다 작고, 상기 강유전체막의 결정이 상기 기본면의 영향에 의해 상기 기본면과 평행인 방향으로 격자정수가 줄어듬과 동시에 막두께 방향으로 연장되도록 변형되고 있는 것을 특징으로 하는 강유전체막을 사용한 박막 커패시터장치.
  11. 제 10 항에 있어서,
    상기 강유전체막의 재료가 Baxα1-xTiyβ1-yO3(0＜x≤1, 0＜y≤1)의 조성식으로 나타나고, 여기에서 α는 Sr, Ca로 이루어진 군으로부터 선택된 하나 또는 복수의 재료로 이루어지고, β는 Sn, Zr, Hf, Mg, Ta, Nb, Zn으로 이루어진 군으로부터 선택된 하나 또는 복수의 재료로 이루어진 것을 특징으로 하는 강유전체막을 사용한 박막 커패시터장치.
  12. 제 11 항에 있어서,
    상기 막 두께 방향으로 연장되는 상기 강유전체막의 결정의 c축 방향에서의 격자 정수가 0.405∼0.420㎚인 것을 특징으로 하는 강유전체막을 사용한 박막 커패시터장치.
  13. 제 8 항에 있어서,
    상기 제어수단은 상기 박막 커패시터의 인가 전압 당 축적 전하량에 상당하는 실효 비유전율이, 양의 방향과 음의 방향의 동작 전압을 상기 박막 커패시터에 가했을 때 얻어진 실효 비유전율의 최대값의 70% 이상이 되도록 동작 전압을 가하는 것을 특징으로 하는 강유전체막을 사용한 박막 커패시터장치.
  14. 제 8 항에 있어서,
    상기 제어수단은 양의 방향과 음의 방향의 동작 전압을 상기 박막 커패시터에 가했을 때, 상기 박막 커패시터의 인가 전압 당의 축적 전하량에 상당하는 실효 비유전율이 최대가 되는 동작 전압의 70%이상 150% 이하인 동작 전압을 가하는 것을 특징으로 하는 강유전체막을 사용한 박막 커패시터장치.
  15. 매트릭스형상으로 복수개 배열된 메모리셀,
    상기 트랜지스터를 구동함과 동시에 상기 박막 커패시터에 동작 전압을 부여하기 위한 제어수단을 구비하고, 각각의 상기 메모리셀은 강유전체막 및 상기 강유전체막을 통하여 대향하는 한쌍의 전극을 갖는 박막 커패시터, 및 상기 박막 트랜지스터에 접속하여 설치된 전송 게이트용 트랜지스터를 구비하며, 상기 박막 트랜지스터에 양의 방향과 음의 방향의 최대 동작 전압을 가하여 측정한 분극 히스테리시스 곡선의 폭에 상당하는 전압이 양의 방향과 음의 방향의 최대 동작 전압의 차에 대해서 5% 이상 20% 이하인 것을 특징으로 하는 강유전체막을 사용한 RAM 장치.
  16. 제 15 항에 있어서,
    상기 제어수단은 상기 박막 커패시터의 인가 전압 당 축적 전하량에 상당하는 실효 비유전율이, 양의 방향과 음의 방향의 동작 전압을 상기 박막 커패시터에 가했을 때 얻어지는 실효 비유전율의 최대값의 70% 이상이 되도록 동작 전압을 가하는 것을 특징으로 하는 강유전체막을 사용한 RAM장치.
  17. 제 15 항에 있어서,
    상기 제어수단은 양의 방향과 음의 방향의 동작 전압을 상기 박막 커패시터에 가했을 때, 상기 박막 커패시터의 인가 전압 당 축적 전하량에 상당하는 실효 비유전율이 최대가 되는 동작 전압의 70% 이상 150% 이하인 동작 전압을 가한 것을 특징으로 하는 강유전체막을 사용한 RAM장치.
  18. 매트릭스형상으로 복수개 배치된 메모리셀, 및
    상기 트랜지스터를 구동함과 동시에 상기 박막 커패시터에 동작 전압을 부여하기위한 제어수단을 구비하고, 각각의 상기 메모리셀은 강유전체막 및 상기 강유전체막을 통하여 대향하는 한쌍의 전극을 갖는 박막 커패시터, 및 상기 박막 커패시터에 접속하여 설치된 전송 게이트용 트랜지스터를 구비하며, 상기 박막 커패시터에 양의 방향과 음의 방향의 최대 동작 전압을 가하여 측정했을 때의 잔류 분극량이, 양의 방향과 음의 방향의 최대 동작 전압을 가하여 측정했을 때의 전 분극량에 대해서 5% 이상 30% 이하가 되는 것을 특징으로 하는 강유전체막을 사용한 RAM장치.
  19. 제 18 항에 있어서,
    상기 제어수단은 상기 박막 커패시터의 인가 전압 당 축적 전하량에 상당하는 실효 비유전율이 양의 방향과 음의 방향의 동작 전압을 상기 박막 커패시터에 가했을 때에 얻어진 실효 비유전율의 최대값의 70% 이상이 되도록 동작 전압을 가하는 것을 특징으로 하는 강유전체막을 사용한 RAM장치.
  20. 제 18 항에 있어서,
    상기 제어수단은 양의 방향과 음의 방향의 동작 전압을 상기 박막 커패시터에 가했을 때, 상기 박막 커패시터의 인가 전압 당의 축적 전하량에 상당하는 실효 비유전율이 최대가 되는 동작 전압의 70% 이상 150% 이하인 동작 전압을 가하는 것을 특징으로 하는 강유전체막을 사용한 RAM장치.
KR1019980011587A 1997-03-27 1998-03-27 강유전체막을 사용한 박막 커패시터 장치 및 ｒａｍ 장치 KR19980081009A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9-076315 1997-03-27
JP9076315A JPH10270654A (ja) 1997-03-27 1997-03-27 半導体記憶装置

Publications (1)

Publication Number Publication Date
KR19980081009A true KR19980081009A (ko) 1998-11-25

Family

ID=13601951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980011587A KR19980081009A (ko) 1997-03-27 1998-03-27 강유전체막을 사용한 박막 커패시터 장치 및 ｒａｍ 장치

Country Status (3)

Country Link
US (1) US5889696A (ko)
JP (1) JPH10270654A (ko)
KR (1) KR19980081009A (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998056003A1 (fr) * 1997-06-05 1998-12-10 Matsushita Electronics Corporation Dispositif a memoire ferroelectrique et son procede de commande
JP3604576B2 (ja) * 1999-02-19 2004-12-22 シャープ株式会社 強誘電体メモリ装置
JP2000268581A (ja) * 1999-03-17 2000-09-29 Fujitsu Ltd Ｒｏｍデータを保持する強誘電体メモリ装置
US6660414B1 (en) * 1999-04-26 2003-12-09 U.S. Department Of Energy Tungsten-doped thin film materials
JP3884193B2 (ja) * 1999-09-14 2007-02-21 株式会社東芝 半導体記憶装置及びその試験方法
US6372306B1 (en) 1999-09-20 2002-04-16 Board Of Regents Of The University Of Nebraska Ferroelectric materials with chemical formula A(1-x)BxC(1-y)DyF3, and fabrication thereof
JP2001093286A (ja) 1999-09-21 2001-04-06 Nec Corp 強誘電体記憶装置及びその製造方法
JP2001297581A (ja) * 2000-04-11 2001-10-26 Fujitsu Ltd データ読み出し方法及び半導体記憶装置
US6346455B1 (en) * 2000-08-31 2002-02-12 Micron Technology, Inc. Method to form a corrugated structure for enhanced capacitance
JP2004031728A (ja) * 2002-06-27 2004-01-29 Matsushita Electric Ind Co Ltd 記憶装置
US20050278020A1 (en) * 2003-04-08 2005-12-15 Xingwu Wang Medical device
US20050244337A1 (en) * 2003-04-08 2005-11-03 Xingwu Wang Medical device with a marker
US20050240100A1 (en) * 2003-04-08 2005-10-27 Xingwu Wang MRI imageable medical device
US20050261763A1 (en) * 2003-04-08 2005-11-24 Xingwu Wang Medical device
US20070027532A1 (en) * 2003-12-22 2007-02-01 Xingwu Wang Medical device
JP4477629B2 (ja) * 2004-03-24 2010-06-09 富士通マイクロエレクトロニクス株式会社 強誘電体メモリ
JP5224702B2 (ja) * 2006-03-13 2013-07-03 キヤノン株式会社 画素回路、及び当該画素回路を有する画像表示装置
JP4887853B2 (ja) * 2006-03-17 2012-02-29 富士通セミコンダクター株式会社 半導体記憶装置
JP6121819B2 (ja) * 2013-07-04 2017-04-26 株式会社東芝 半導体装置および誘電体膜
US9871044B2 (en) * 2015-11-06 2018-01-16 Micron Technology, Inc. Enhanced charge storage materials, related semiconductor memory cells and semiconductor devices, and related systems and methods
KR102314663B1 (ko) 2016-08-31 2021-10-21 마이크론 테크놀로지, 인크. 2 트랜지스터-1 커패시터 메모리를 포함하고 이를 액세스하기 위한 장치 및 방법
KR102188490B1 (ko) 2016-08-31 2020-12-09 마이크론 테크놀로지, 인크. 강유전체 메모리를 포함하며 강유전체 메모리에 액세스하기 위한 장치 및 방법
CN109643570B (zh) 2016-08-31 2023-11-21 美光科技公司 包括铁电存储器且用于操作铁电存储器的装置及方法
KR102369776B1 (ko) * 2016-08-31 2022-03-03 마이크론 테크놀로지, 인크. 강유전 메모리 셀
US10867675B2 (en) 2017-07-13 2020-12-15 Micron Technology, Inc. Apparatuses and methods for memory including ferroelectric memory cells and dielectric memory cells

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5666305A (en) * 1993-03-29 1997-09-09 Olympus Optical Co., Ltd. Method of driving ferroelectric gate transistor memory cell
JP3645338B2 (ja) * 1995-12-11 2005-05-11 株式会社東芝 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
US5889696A (en) 1999-03-30
JPH10270654A (ja) 1998-10-09

Similar Documents

Publication Publication Date Title
US5889696A (en) Thin-film capacitor device and RAM device using ferroelectric film
US10192605B2 (en) Memory cells and semiconductor devices including ferroelectric materials
US6117688A (en) Method for constructing ferroelectric based capacitor for use in memory systems
US5838035A (en) Barrier layer for ferroelectric capacitor integrated on silicon
US7935543B2 (en) Method of forming PZT ferroelectric capacitors for integrated circuits
US6153898A (en) Ferroelectric capacitor, method of manufacturing same and memory cell using same
JP3645338B2 (ja) 不揮発性半導体記憶装置
CN111295735A (zh) 具有织构化铱底电极的基于氧化铪和氧化锆的铁电器件
KR20010080131A (ko) 장기간의 기억력을 가진 메모리용 저임프린트의 강유전체재료 및 그 제조방법
EP0815596B1 (en) Improved non-destructively read ferroelectric memory cell
CN1744320B (zh) 半导体器件及其制造方法
US7619268B2 (en) Fast remanent resistive ferroelectric memory
CN100421236C (zh) 半导体装置及其制造方法
JP3595098B2 (ja) 薄膜キャパシタ
JPH08139292A (ja) 薄膜キャパシタ及び半導体記憶装置
JP2002525876A (ja) 正方晶度の低い強誘電体薄膜
US6855973B2 (en) Semiconductor memory device including a capacitor an upper electrode of which being resistant of exfoliation
US5892255A (en) Ferroelectric based capacitor for use in memory systems and method for fabricating the same
JP4124010B2 (ja) 強誘電体メモリおよびその製造方法
JPH05259389A (ja) 半導体記憶装置
JPH09213899A (ja) 強誘電体膜を有する不揮発性メモリ装置
Kim Research overview and application trend in ferroelectric thin films
JP3400218B2 (ja) 誘電体キャパシタ
KR100449072B1 (ko) 강유전체 소자 및 그 제조 방법
JPH10242308A (ja) 誘電体素子、誘電体素子の製造方法、半導体メモリ、半導体メモリの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application