KR19980071709A - 적층복합 전자부품과 그 제조방법 - Google Patents

적층복합 전자부품과 그 제조방법 Download PDF

Info

Publication number
KR19980071709A
KR19980071709A KR1019980005994A KR19980005994A KR19980071709A KR 19980071709 A KR19980071709 A KR 19980071709A KR 1019980005994 A KR1019980005994 A KR 1019980005994A KR 19980005994 A KR19980005994 A KR 19980005994A KR 19980071709 A KR19980071709 A KR 19980071709A
Authority
KR
South Korea
Prior art keywords
ceramic
ceramic layers
thermal expansion
layers
magnetic
Prior art date
Application number
KR1019980005994A
Other languages
English (en)
Other versions
KR100295588B1 (ko
Inventor
다카시 야마구치
Original Assignee
가와다 미쓰구
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가와다 미쓰구, 다이요 유덴 가부시키가이샤 filed Critical 가와다 미쓰구
Publication of KR19980071709A publication Critical patent/KR19980071709A/ko
Application granted granted Critical
Publication of KR100295588B1 publication Critical patent/KR100295588B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/0026—Multilayer LC-filter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Ceramic Capacitors (AREA)

Abstract

적층복합 전자부품은, 열팽창률이 다른 이종 세라믹층(1, 1', 7, 7')을 적층한 적층체(11)를 가지며, 이들 열팽창률이 다른 이종 세라믹층(1, 1', 7, 7')의 사이에는, 상기 적층체(11)의 인접하는 세라믹층의 열팽창률의 차를 작게 하도록 단계적으로 열팽창률이 다른 복수의 세라믹층으로 이루어진 중간 세라믹층(a, b, c, d)이 배치되어 있다. 이것에 의해, 적층복합 전자부품의 변형이나 균열을 발생시키지 않고, 그 적층체를 소성하는 것을 가능하게 한다.

Description

적층복합 전자부품과 그 제조방법
본 발명은 자성체 세라믹과 유전체 세라믹과 같이, 이종(異種) 세라믹층을 적층하여 이루어지는 적층복합 전자부품에 관한 것으로서, 예를 들면 자성체 세라믹층의 둘레로 회전하는 형태의 내부전극을 형성한 인덕터부와, 유전체 세라믹층에 대향하는 내부전극을 형성한 콘덴서부를 조합시킨 적층복합 전자부품에 관한 것이다.
적층복합 전자부품의 제조에 있어서, 적층체를 얻는 프로세스로서 슬러리 빌드법(slurry build method)이나 시트법(sheet method)과 같은 2가지 방법이 있다. 전자의 슬러리 빌드법은 자성체 페이스트(paste)와 도전 페이스트를 스크린인쇄 등에 의해 순차로 반복 도포하여 자성체층과 둘레 회전형태의 내부전극패턴을 형성하고, 또한 유전체 페이스트와 도전 페이스트를 순차로 반복 도포하여 유전체층과 대향하는 내부전극패턴을 형성하는 방법이다. 또 후자의 시트법은 스크린인쇄 등에 의해 미리 도전 페이스트에 의해 둘레 회전형태의 내부전극패턴이 인쇄된 자성체 세라믹 그린시트를 적층하고, 미리 도전 페이스트에 의해 대향하는 내부전극패턴이 인쇄된 유전체시트를 적층하는 것이다. 각 자성체 세라믹 그린시트에 형성된 둘레 회전형태의 내부전극패턴은 미리 자성체 세라믹 그린시트에 형성된 천공홀 도체로서 순차적으로 접속한다.
상기의 어떠한 방법으로 얻은 적층체이든지 최종적으로는 그것이 소성(燒成)되고, 또한 도체의 노출되어 있는 양 끝단면에 도전 페이스트를 베이크하여, 외부전극이 형성된다. 이것에 의해 적층복합 전자부품을 얻을 수 있다. 이렇게 하여 얻어진 적층체의 내부에는 자성체층과 유전체층이 일체로 되어 있다. 그리고 자성체층에는 그 적층방향으로 중첩되어 둘레로 회전하는 코일형태의 내부전극이 형성되고, 이 내부전극의 일부는 상기 적층체의 끝단부에서 외부전극에 접속된다. 또 유전체층에는 그 층을 통하여 교호적으로 대향하는 한쌍 이상의 내부전극이 형성되고, 이 내부전극이 상기 적층체의 대향하는 끝단면으로 교대로 도출되어, 각각 외부전극에 접속된다. 이것에 의해, 외부전극을 통하여 인덕터와 콘덴서가 소정의 상태로 접속된다.
이와 같은 적층복합 전자부품에서는, 그 제조공정에 있어서 이종 세라믹의 적층체를 접합한 상태의 적층체를 고온으로 소성하고, 그후 냉각한다.
그런데, 자성체 세라믹층이나 유전체 세라믹층과 같이 이종 세라믹은 그 열팽창률이 크게 다를 수 있다. 그러면 적층체를 소성하는 것에 의해 형성된 각 세라믹층의 열팽창, 열수축의 차이에 의해 소성후의 냉각시에 적층체 내부에 열응력이 생기고, 이 열응력에 의해 적층체가 변형되거나, 그 내부에 균열이 생길 수 있다.
종래에는, 이와 같은 소성후의 냉각시에 있어서의 열응력의 발생을 방지하기 위하여, 자성체 세라믹층과 유전체 세라믹층 사이에 그들의 혼합 조성을 가지는 세라믹층을 삽입하는 등의 수단이 제안되어 왔다.
그러나, 이종 세라믹을 혼합하더라도 반드시 목표로 하는 열팽창률을 가지는 세라믹을 얻을 수 있다고는 할 수 없으며, 소성후의 냉각공정에서의 적층체의 변형이나 균열의 방지에 있어서 충분하지는 못하였다.
본 발명의 목적은, 이와 같은 종래의 적층복합 전자부품의 제조공정시의 과제를 감안하여, 적층복합 전자부품의 변형이나 균열을 발생시키지 않고, 그 적층체를 소성할 수 있는 적층복합 전자부품과 그 제조방법을 제공함에 있다.
도 1은 본 발명에 따른 적층복합 전자부품의 예를 나타낸 그 적층체의 분해사시도,
도 2는 본 발명에 따른 적층복합 전자부품의 예를 나타낸 그 외관사시도이다.
상기의 목적을 달성하기 위하여 본 발명은, 적층제(11)의 인접하는 세라믹층의 열팽창률의 차를 작게 하도록, 그들 사이에 단계적으로 열팽창률이 다른 복수의 중간 세라믹층(a, b, c, d)을 삽입한 것이다. 그 때문에 적층복합 전자부품을 제조하는 공정에 있어서, 열팽창률이 다른 상기 이종 세라믹층(1, 1', 7, 7')을 형성하는 세라믹 그린시트 사이에, 단계적으로 열팽창률이 다른 복수의 세라믹층을 형성하는 세라믹 그린시트를 삽입하여, 세라믹 그린시트를 적층하는 것이다.
즉, 본 발명에 따른 적층복합 전자부품은, 열팽창률이 다른 이종의 세라믹층(1, 1', 7, 7')을 적층한 적층체(11)를 가지는 적층복합 전자부품에서, 상기 적층체(11)의 인접하는 세라믹층의 열팽창률의 차를 작게 하도록, 단계적으로 열팽창률이 다른 복수의 세라믹층으로 된 중간 세라믹층(a, b, c, d)을 상기 이종 세라믹층(1, 1', 7, 7') 사이에 배설한 것을 특징으로 한다.
이 적층복합 전자부품에서는, 이종 세라믹층(1, 1', 7, 7')의 열팽창률의 차에 의해 적층체(11)의 소성후의 냉각공정에서 열응력이 발생하는 것을 방지할 수 있다. 이에 따라 적층복합 전자부품의 적층체(11)의 휨등의 변형이나 그 내부의 균열의 발생 등을 방지할 수 있다.
열팽창률이 다른 이종 세라믹층(1, 1', 7, 7')으로서는, 유전체 세라믹층과 자성체 세라믹층을 예로 들 수 있다. 이들 세라믹층에 있어서, 그 열팽창률을 조정하기 위하여 가장 유효한 성분의 예로서는, 자성체 세라믹이나 유전체 세라믹에 그것들과 열팽창률이 다른 글래스(glass) 성분을 첨가하는 것을 들 수 있다. 즉 상기 이종세라믹층(1, 1', 7, 7')의 일측 세라믹층의 조성에 글래스성분을 첨가한 조성에 의해, 열팽창률을 조정함으로써 단계적으로 열팽창률이 다른 복수의 중간 세라믹층(a, b, c, d)을 얻을 수 있다.
이와 같은 중간 세라믹층(a, b, c, d)을 열팽창률이 다른 이종 세라믹층(1, 1', 7, 7') 사이에 삽입하는 것에 의해, 적층체(11)의 인접하는 세라믹층의 열팽창률의 차가 작아진다. 이것에 의해 적층체(11)의 소성후의 냉각공정에 있어서의 열응력의 발생을 방지할 수 있고, 적층체(11)의 휨과 같은 변형이나 그 내부의 균열 발생 등을 방지할 수 있다. 특히 중간 세라믹층(a, b, c, d)이 단계적으로 열팽창률이 다르기 때문에, 적층체(11)를 구성하는 각 세라막층의 열팽창률은 단계적으로 달라지고, 인접하는 다른 세라믹층의 열팽창률의 차를 작게 할 수 있다. 또 인접하는 다른 세라믹층과의 열팽창률의 차가 클 때에는 그 부분의 중간 세라믹층(a, b, c, d)의 층두께를 두껍게 하는 등, 적절히 층두께를 변경하는 것도 필요하다.
상기 중간 세라믹층(a, b, c, d)은 상기 이종 세라믹층(1, 1', 7, 7')의 일측 세라믹층과 동일한 주성분을 포함하며, 이 주성분의 성분비를 바꾸는 조성에 의해 열팽창률을 조정하는 것도 가능하다. 이와 같은 중간 세라믹층(a, b, c, d)으로서는, Fe2O3, NiO, ZnO, CuO를 함유하는 페라이트계 자성체 세라믹으로 이루어진 것을 들 수 있다. 예를 들어 이 자성체 세라믹에 포함되는 NiO, ZnO의 성분비를 변경함으로써, 그 열팽창률을 조정한다.
이와 같은 적층복합 전자부품은, 이종 세라믹 그린시트를 적층하는 공정과, 이 적층체를 소성하는 공정을 가지는데, 세라믹 그린시트를 적층할 때, 적층체(11)의 인접하는 세라믹층의 열팽창률의 차를 작게 하도록, 단계적으로 열팽창률이 다른 복수의 세라믹층을 형성하는 세라믹 그린시트를 만들고, 이 세라믹 그린시트를 열팽창률이 다른 상기 이종 세라믹층(1, 1', 7, 7')을 형성하는 세라믹 그린시트 사이에 삽입하여 세라믹 그린시트를 적층한다.
(실시예)
이하, 본 발명의 실시예에 대하여 도면을 참조하여 상세하게 설명한다.
도 1은 적층 LC부품인 적층복합 전자부품의 적층체의 구조를 나타낸 개념도이다. 통상적으로 이와 같은 적층체는 다음과 같이 하여 다수개가 동시에 제조된다.
우선, 페라이트분말 등의 자성체분말을 바인더 중에 분산된 자성체 슬러리(slurry)를 이용하여, 닥터블레이드법, 추출성형법 등의 수단으로 얇은 자성체 세라믹 그린시트를 제작한다. 이들 세라믹 그린시트의 소정 위치에 미리 천공홀을 만든다. 그 후 은페이스트 등의 도전 페이스트를 사용하고, 이 세라믹 그린시트 상에 둘레회전형태의 내부전극패턴을 종횡으로 배열하여 다수 세트분을 인쇄함과 동시에, 상기 천공홀에 도전 페이스트를 흡인하여 천공홀 도체를 인쇄한다.
또, 산화티타늄 등의 유전체분말을 포함하는 유전체 세라믹 그린시트를 준비하고, 은페이스트등의 도전 페이스트를 사용하여, 이 세라믹 그린시트의 일부에 내부전극패턴을 종횡으로 열거하여 다수 세트분을 인쇄한다.
또한, 이들 자성체 세라믹 그린시트와 유전체 세라믹 그린시트 이외에, 그들 세라믹의 중간 열팽창률을 가지는 세라믹층을 형성하기 위한 세라믹 그린시트를 준비한다.
예를 들어, Fe2O3가 49mol%, NiO가 42mol%, ZnO가 4mol%, CuO가 5mol%로 이루어진 자성체 세라믹의 선팽창계수는 13.0×10-6/℃이고, TiO2를 주체로 하는 유전체 세라믹의 선팽창계수는 8.5×10-6/℃이다. 그리고 예를 들면 16.0×10-6/℃와, 유전체 세라믹이나 자성체 세라믹의 선팽창계수보다 충분히 높은 선팽창계수를 가지는 Na2O나 K2O 성분이 많은 글래스분말을 유전체 세라믹분말과 함께 세라믹 슬러리에 첨가하고, 세라믹 그린시트를 만드는 것에 의해 자성체 세라믹과 유전체 세라믹의 중간 열팽창률을 가지는 세라믹을 얻을 수 있다. 또한 반대로 5×10-6/℃와, 자성체 세라믹의 선팽창계수보다 충분히 낮은 선팽창계수를 가지는 Si-B계 등의 글래스분말을 자성체 세라믹분말과 함께 세라믹 슬러리에 첨가하고, 세라믹 그린시트를 만드는 것에 의해 역시 자성체 세라믹과 유전체 세라믹의 중간 열팽창률을 가지는 세라믹을 구할 수 있다.
또한, 상기 자성체 세라믹에 대해서는 상기 성분 중 NiO성분은 적게 하는 대신, ZnO성분의 배합량을 많게 하면 열팽창률이 작아지고, 자성체 세라믹과 유전체 세라믹의 중간 열팽창률을 가지는 세라믹을 얻을 수 있다.
이와 같은 수단에 의해 자성체 세라믹과 유전체 세라믹 사이에 단계적으로 선팽창계수가 다른 중간 세라믹층을 얻기 위한 세라믹 그린시트를 미리 만들어 준비해 둔다. 이 경우 적층체의 중간 세라믹층의 층두께가 얇은 만큼 자성체 세라믹과 유전체 세라믹 간의 선팽창계수를 미세하게 단계적으로 구분하고, 세라믹 간의 선팽창계수의 차가 작아지게 다수의 중간 세라믹 그린시트를 준비해 둔다. 바꿔 말하면, 적층하는 세라믹층의 열팽창률의 차가 큰 만큼, 두꺼운 중간 세라믹층을 형성할 수 있는 두꺼운 세라믹 그린시트를 준비한다.
다음에, 이들 세라믹 그린시트를 적층한다. 우선 내부전극패턴을 인쇄하지 않은 자성체 세라믹 그린시트를 다수개 적층하고, 그 위에 필요로 하는 코일의 감은 회수에 따라 다른 형상의 내부전극패턴을 가지는 세라믹 그린시트를 순차로 적층한다. 그리고 이들 세라믹 그린시트 상에 내부전극패턴이 인쇄되어 있지 않은 세라믹 그린시트를 적층한다.
다음에, 상기와 같이 하여 선팽창계수가 조정되고, 자성체 세라믹과 유전체 세라믹의 중간 선팽창계수를 가지는 세라믹을 포함하는 세라믹 그린시트를 적층한다. 이미 언급한 바와 같이, 자성체 세라믹에 비하여 유전체 세라믹의 선팽창계수는 작기 때문에, 이 세라믹 그린시트의 적층의 예로서는 선팽창계수가 큰 세라믹을 포함하는 것부터 선팽창계수가 작은 세라믹을 포함하는 세라믹 그린시트를 차례로 적층한다.
다음에, 이와 같이 하여 적층된 자성체 세라믹 그린시트상에 내부전극이 인쇄되어 있지 않은 유전체 세라믹 그린시트를 몇 개정도 적층하고, 이 위에 교대로 엇갈린 내부전극패턴을 가지는 세라믹 그린시트를 교호적으로 적층한다. 이 내부전극을 가지는 유전체 세라믹 그린시트를 필요로 하는 정전용량에 의해, 적정한 매수를 적층한다. 또한 이 유전체 세라믹 그린시트상에 내부전극패턴이 인쇄되어 있지 않은 유전체 세라믹 그린시트를 적층한다.
유전체 세라믹 그린시트와 자성체 세라믹 그린시트와의 적층 순서는 그 순서가 뒤바뀌어도 되는 것은 물론이다. 즉 유전체 세라믹 그린시트를 미리 적층하고, 그 위에 자성체 세라믹 그린시트를 적층할 수 있는 것은 말할 필요도 없다.
이 적층체를 압착한 후, 개개의 칩마다 재단하고, 이 소성하지 않은 적층칩을 소성함으로써 소성이 완료된 적층체(11)를 얻는다.
이렇게 하여 얻어진 적층체(11)는 복수의 세라믹층(1, 1 …, 1', 1' …)이 적층되어 일체로 된 것으로, 그 층구조를 도 1에 도시한다.
자성체 세라믹층(1)에는 둘레 회전형태의 내부전극(5a, 5b …)이 형성되어 있다. 이들 내부전극(5a, 5b …)은 천공홀(6, 6 …)에 형성된 천공홀 도체를 통하여 순차로 접속되어, 적층체(11)의 내부에서 코일형태로 배열되어 있다. 자성체 세라믹으로 이루어진 세라믹층(1, 1 …)은 이 코일의 자심(磁芯)으로 된다.
내부전극(5a, 5b …)을 가지는 세라믹층(1, 1 …) 중, 도 1에서 상하단의 세라믹층(1, 1)에 형성된 내부전극(5e, 5f)은 적층체(11)의 대향하는 한쌍의 끝단면으로 각각 도출된다.
또한, 상기 내부전극(5a, 5b …)이 형성된 세라믹층(1, 1 …)의 양측에 내부전극이 형성되어 있지 않은 세라믹층(1', 1' …), 이른바 블랭크 세라믹층(1', 1' …)이 적층되어 있다.
또한, 내부전극(5a, 5b …)을 가지지 않은 자성체 세라믹층(1', 1' …) 상에 자성체 세라믹층(1, 1')과 그 위의 유전체 세라믹층(7, 7')과의 중간 열팽창률을 가지며, 단계적으로 열팽창률이 다른 중간 세라믹층(a, b, c, d)이 적층되어 있다. 가장 하부의 중간 세라믹층(d)은 자성체 세라믹층(1, 1')보다 열팽창률이 약간 작으며, 그 위의 중간 세라믹층(c, b, a)은 이보다 열팽창률이 순차 단계적으로 커지게 된다. 그리고 가장 위의 중간 세라믹층(a)은 유전체 세라믹층(7, 7')의 열팽창률보다 약간 큰 열팽창률을 가진다.
이 중간 세라믹층(a, b, c, d)의 위에 내부전극(8a, 8b)을 가지고 있지 않은, 이른바 블랭크 유전체 세라믹층(7')이 적층되고, 그 위에 내부전극(8a, 8b)을 가지는 유전체 세라믹층(7, 7 …)이 적층되고, 다시 그 위에 내부전극(8a, 8b)을 가지고 있지 않은 유전체 세라믹층(7')이 적층되어 있다.
유전체 세라믹층(7, 7 …)에 설치된 내부전극(8a, 8b)은 상기 세라믹층(7, 7 …)을 통하여 대향하고 있으며, 동시에 상기 내부전극(5e, 5f)이 도출된 적층체(11)의 대향하는 한쌍의 끝단면으로 교대로 도출된다.
도 2에 나타낸 바와 같이, 이와 같은 적층체(11)의 양끝단에 은페이스트등의 도전 페이스트를 도포하여, 이것을 베이크하고, 다시 필요에 따라서 그 위에 니켈도금이나 납땜등을 실시하여 외부전극(14, 14)이 형성된다. 이 외부전극(14, 14)에는 적층체(11)의 끝단면으로 도출된 상기 내부전극(5c, 5f, 8a, 8b)이 접속된다(도 1 참조). 이것에 의해, 도시한 예에서는 내부전극(5a, 5b …)에 의해 형성되는 인덕터와, 내부전극(8a, 8b)의 대향에 의해 취득되는 정전용량이 외부전극(14, 14)을 통하여 병렬로 접속된 상태가 된다.
도 2에 있어서, 부호 (12)는 자성체 세라믹층(1, 1')이 적층된 인덕터를 가지는 자성체 세라믹적층부, 부호 (13)은 유전체 세라믹층(7, 7')이 적층된 콘덴서를 가지는 유전체 세라믹적층부, 부호 (15)는 자성체 세라믹층(1, 1')과 유전체 세라믹층(7, 7')과의 중간 열팽창률을 가지며, 단계적으로 열팽창률이 다른 중간 세라믹층(a, b, c, d)이 적층된 중간 세라믹적층부이다.
이와 같은 적층복합 전자부품에서는, 자성체 세라믹적층부(12)와 유전체 세라믹적층부(13)의 열팽창률이 다르더라도, 소성후의 냉각공정에서의 히트쇼크를 단계적으로 열팽창률이 다른 중간 세라믹층(a, b, c, d)이 적층된 중간 세라믹적층부(15)에서 완충되므로, 적층체(11)에 휨 등의 왜곡이나 균열이 발생하기 어려워진다.
다음에, 본 발명의 실시예에 대하여 구체적인 수치를 들어 상세하게 설명한다.
(실시예 1)
페라이트계 자성체분말을 만들기 위하여, Fe2O3를 49mol%, NiO를 42mol%, ZnO를 4mol% 및 CuO를 5mol%의 비율로 원료분말을 준비하고, 이들 자성체 재료분말을 각각 680℃에서 가소성한 후, 이들을 유기바인더 중으로 분산하여, 자성체 슬러리를 만든다. 이 자성체 슬러리를 닥터블레이드법에 의해 성형하고, 두께 30μm의 자성체 세라믹 그린시트를 만들었다. 후술하는 바와 같이 하여, 이 자성체 세라믹 그린시트를 소성하여 만들어진 자성체 세라믹의 선팽창계수는 13.0×10-6／℃이다.
일부의 세라믹 그린시트의 소정 위치에 미리 천공홀을 만든 후, 은페이스트를 사용하여, 이 세라믹 그린시트 상에 둘레 회전형태의 내부전극패턴을 종횡으로 배열하여 다수 세트분 인쇄함과 동시에, 상기 천공홀에 은페이스트를 흡인하고 천공홀 도체를 인쇄하였다.
이 자성체 세라믹 그린시트 이외에, TiO2분말을 주체로 하는 유전체 세라믹분말을 준비하고, 상기와 같이 하여 유전체 세라믹 그린시트를 만들었다. 일부 유전체 세라믹 그린시트 상에 은페이스트를 사용하여 내부전극패턴을 종횡으로 다수세트분 인쇄하였다. 후술하는 바와 같이 하여, 이 유전체 세라믹 그린시트를 소성하여 만들어진 유전체 세라믹의 선팽창계수는 8.5×10-6／℃이며, 상기 자성체 세라믹과는 4.5×10-6／℃의 차이가 있다.
또한, 이 TiO2분말을 주체로 하는 유전체 세라믹재료에, SiO2가 46.1중량%, B2O3가 1.5중량%, Na2O가 19.8중량%, k2O가 21.2중량%, BaO가 9.9중량%, ZnO가 1.5중량%의 조성을 가지는 글래스분말을 유전체 세라믹재료의 중량에 대하여 표 1에 나타낸 양만큼 각각 첨가하고, A, B, C, D의 4종류의 유전체-글래스 세라믹 그린시트를 만들었다. 상기 조성의 글래스분말로 만들어진 글래스의 선팽창계수는 16×10-6／℃와, 유전체 세라믹은 물론 자성체 세라믹보다도 크다. 또 이 표 1에는 후술하는 바와 같이 하여 상기 유전체-글래스 세라믹 그린시트(A, B, C, D)를 소성하여 만들어지는 중간 세라믹층(a, b, c, d)의 선팽창계수를 나타내었다. 또한 표 1에는 비교를 위하여 상기 자성체 세라믹층과 유전체 세라믹층의 선팽창계수도 나타내었다.
[표 1]
세라믹의 종류 글래스 첨가량 선팽창계수
유전체 0 중량% 8.5×10-6／℃
유전체-글래스 A 13.3 중량% 9.6×10-6／℃
유전체-글래스 B 26.7 중량% 10.3×10-6／℃
유전체-글래스 C 40.0 중량% 11.4×10-6／℃
유전체-글래스 D 53.3 중량% 12.4×10-6／℃
자성체 －－ 13.0×10-6／℃
우선, 상기 내부전극패턴이 인쇄되어 있지 않은 블랭크 자성체 세라믹 그린시트를 적층하고, 이 위에 내부전극패턴을 가지는 자성체 세라믹 그린시트를 천공홀을 통하여 그들이 코일형태로 연결되도록 순차로 적층하였다. 또한 이들 자성체 세라믹 그린시트 상에 내부전극패턴이 인쇄되지 않은 블랭크 세라믹 그린시트를 적층하였다.
다음에, 상기 4종류의 유전체-글래스 세라믹(A, B, C, D)을 포함하는 유전체-글래스 세라믹 그린시트를 D, C, B, A의 순서로 적층하였다.
다음에, 이 유전체-글래스 세라믹 그린시트 상에 내부전극이 인쇄되어 있지 않은 유전체 세라믹 그린시트를 몇 개 적층하였다. 이 위에 서로 엇갈리는 내부전극패턴을 가지는 유전체 세라믹 그린시트를 교대로 복수층 적층하였다. 다시 이 위에 내부전극패턴이 인쇄되어 있지 않은 유전체 세라믹 그린시트를 적층하였다.
이 적층체를 390Kgf／cm2의 압력으로 압착한 후, 개개의 칩마다 재단하였다. 이 소성되지 않은 적층칩을 500℃의 온도로 탈 바인더 처리한 후, 890℃의 온도로 소성하는 것에 의해 1000개의 도 1에 나타낸 바와 같은 소성이 완료된 적층체(11)를 얻었다.
도 1에 있어서, 자성체 세라믹층(1, 1 …)과 자성체 세라믹층(1')은, 상기 자성체 세라믹 그린시트를 소성하여 형성된 것이다. 중간 세라믹층(a, b, c, d)은 각각 상기 A, B, C, D의 유전체-글래스 세라믹 그린시트가 소성되어 형성된 것이다. 유전체 세라믹층(7, 7 …)과 유전체 세라믹층(7', 7' …)은 상기 유전체 세라믹 그린시트가 소성되어 형성된 것이다.
이와 같은 소성이 완료된 적층체(11)에 있어서의 자성체 세라믹층(1, 1' ), 중간 세라믹층(a, b, c, d) 및 자성체 세라믹층(7, 7')의 적층두께를 표 2의 시료 No.4 란에 나타내었다.
다음에, 이렇게 하여 만들어진 적층체로부터 무작위로 20개를 뽑아내어 절단하고, 광학현미경에 의해 끝단면에서의 균열의 유무에 대하여 검사하였지만, 20개의 적층체에 균열의 유무는 발견할 수 없었다. 이 결과를 표 2의 시료 No.4 란에 나타내었다.
나머지 적층체(11)의 양끝단에 은페이스트 등의 도전 페이스트를 도포하여, 이것을 베이크하고, 다시 그 위에 니켈도금이나 납땜등을 실시하여 외부전극(14, 14)을 형성하였다. 이에 따라 도 2에 나타낸 바와 같은 외형을 가지는 적층복합 전자부품을 완성시켰다.
또, 상기 중간 세라믹층(a, b, c, d)을 형성하기 위한 유전체-글래스 세라믹 그린시트를 적층하지 않은 것, 및 그들 중간 세라믹층(a, b, c, d)을 형성하기 위한 유전체-글래스 세라믹 그린시트의 조합을 변경하여 상기와 같이 하여, 표 2의 시료 No. 1∼3, 5, 6 란에 나타낸 적층체(11)를 얻고, 그 균열의 발생을 검사하였다. 그 결과를 표 2의 시료 No. 1∼3, 5, 6의 각 란에 나타내었다.
아울러, 여기서 각 세라믹층의 선팽창계수는 상기 표 1과 같지만, *1로 마크한 시료 No. 2의 자성체 세라믹층은 선팽창계수 10.5×10-6／℃인 것을, *2로 마크한 시료 No. 3의 자성체 세라믹층은 선팽창계수 11.5×10-6／℃인 것을 각각 사용하였다.
표 2에서 명확하게 알 수 있듯이, 자성체 세라믹층(1, 1')과 유전체 세라믹층(7, 7') 사이에 4단계로 선팽창계수가 다른 두께 45μm의 중간 세라믹층(a, b, c, d)을 삽입한 시료 No. 4와, 자성체 세라믹층(1, 1')과 유전체 세라믹층(7, 7') 사이에 3단계로 선팽창계수가 다른 두께 45μm의 중간 세라믹층(a, c, d)을 삽입한 시료 No. 5에서는 적층체(11)의 균열의 발생수는 0이다. 이들 각 세라믹층 사이의 선팽창계수의 차는 2×10-6／℃ 이하이다. 또 중간 세라믹층을 삽입하지 않은 시료 No. 2에서도 적층체(11)의 균열은 발생하지 않았다. 이 시료 No. 2에 있어서의 자성체 세라믹층(1, 1')과 유전체 세라믹층(7, 7')과의 선팽창계수의 차는 2×10-6／℃로 작다.
한편, 중간 세라믹층을 삽입하지 않은 경우, 자성체 세라믹층(1, 1')과 유전체 세라믹층(7, 7')과의 선팽창계수의 차가 2×10-6／℃를 넘는 시료 No. 1과 시료 No. 3에서는 적층체(11)의 균열이 높은 빈도로 발생한다. 또한 자성체 세라믹층(1, 1')과 유전체 세라믹층(7, 7')의 사이에 2단계의 중간 세라믹층(a, d)을 삽입한 시료 No. 6에서는, 그 중간 세라믹층(a, d)의 선팽창계수의 차가 2×10-6／℃를 넘는 것에 의해 적층체(11)의 균열이 높은 빈도로 발생한다.
[표 2]
시료No. 유전체층적층두께(μm) 중간층 적층두께 (μm) 자성체층적층두께(μm) 균열발생수(개)
A B C D
1 600 - - - - 600 20
2 600 - - - - 600 *1 0
3 600 - - - - 600 *2 16
4 600 45 45 45 45 600 0
5 600 45 - 45 45 600 0
6 600 45 - - 45 600 17
이들 결과로부터, 자성체 세라믹층(1, 1')과 유전체 세라믹층(7, 7')과의 선팽창계수의 차가 2×10-6／℃를 넘을 경우에, 그 사이에 중간 세라믹층(a, b, c, d)을 삽입하는 것이 유효함을 알 수 있다. 그리고 중간 세라믹층(a, b, c, d)의 층두께가 상기한 예와 같이 수십μm 정도인 경우, 자성체 세라믹층(1, 1')과 중간 세라믹층(a), 유전체 세라믹층(7, 7')과 중간 세라믹층(d) 및 중간 세라믹층(a, b, c, d) 사이의 선팽창계수의 차를 2×10-6／℃ 이하로 하는 것에 의해, 적층체(11)의 균열발생을 효과적으로 방지할 수 있음을 알 수 있다.
(실시예 2)
상기 실시예 1에 있어서, 유전체 세라믹재료에 글래스분말을 첨가하여 중간 세라믹층(a, b, c, d)을 형성하기 위한 세라믹 그린시트를 만드는 것 대신에, 자성체 세라믹재료의 중량에 대하여 선팽창계수가 5×10-6／℃인 Si-B계 글래스(alumina borosilicated glass)를 각각 표 3에 나타낸 양을 첨가하고, A, B, C, D의 4종류의 자성체-글래스 세라믹 그린시트를 만들었다. 이 표 3에는 후술하는 바와 같이 하여, 이들 자성체-글래스 세라믹 그린시트(A, B, C, D)를 소성하여 만들어진 중간글래스 세라믹층(a, b, c, d)의 선팽창계수를 나태내었다. 또한 표 3에는 비교를 위하여 자성체 세라믹과 유전체 세라믹의 선팽창계수도 나타내었다.
[표 3]
세라믹의 종류 글래스 첨가량 선팽창계수
유전체 - - 8.5 × 10-6／℃
자성체-글래스 A 43.8 중량% 9.3 × 10-6／℃
자성체-글래스 B 31.3 중량% 10.4 × 10-6／℃
자성체-글래스 C 18.3 중량% 11.3 × 10-6／℃
자성체-글래스 D 6.3 중량% 12.7 × 10-6／℃
자성체 0 중량% 13.0 × 10-6／℃
또한, 일부에 상기 A∼D의 자성체-글래스 세라믹 그린시트를 사용하고, 상기 실시예 1과 같이 하여, 표 4에 나타낸 바와 같은 6종류의 적층체(11)를 구하고, 그 균열의 발생을 검사하였다. 그 결과를 표 4의 각 란에 나타내었다.
그리고, 시료 No. 2와 시료 No. 3에서는 글래스성분을 포함하지 않은 자성체 세라믹층은 적층하지 않고, 그 대신에 선팽창계수가 10.4×10-6／℃의 세라믹을 얻을 수 있는 상기 자성체-글래스 세라믹 그린시트(B)와 선팽창계수가 11.3×10-6／℃의 세라믹을 얻을 수 있는 상기 자성체-글래스 세라믹 그린시트(C)를 각각 사용하여 적층체를 만들었다.
[표 4]
시료 No. 유전체층적층두께(μm) 중간층 적층두께 (μm) 자성체층적층두께(μm) 균열발생수(개)
A B C D
1 600 - - - - 600 20
2 600 - 600 - - - 0
3 600 - - 600 - - 15
4 600 50 50 50 50 600 0
5 600 50 - 50 50 600 0
6 600 50 - - 50 600 18
상기 표 4를 통해 확실히 알 수 있는 바와 같이, 자성체 세라믹층(1, 1')과 유전체 세라믹층(7, 7') 사이에 4단계로 선팽창계수가 다른 두께 50μm의 중간 세라믹층(a, b, c, d)을 삽입한 시료 No. 4와, 자성체 세라믹층(1, 1')과 유전체 세라믹층(7, 7') 사이에 3단계로 선팽창계수가 다른 두께 50μm의 중간 세라믹층(a, c, d)을 삽입한 시료 No. 5에서는 적층체(11)의 균열 발생수는 0이었다. 이들 각 세라믹층 사이의 선팽창계수의 차는 2×10-6／℃ 이하이다. 또한 자성체 세라믹층(1, 1') 대신에 두께 600μm의 중간 세라믹층(b)와 같은 세라믹층을 적층한 시료 No. 2에서도 적층체(11)의 균열은 발생하지 않았다. 이 시료 No. 2에서의 유전체 세라믹층(7, 7')과 중간 세라믹층(b)과의 선팽창계수의 차는 2×10-6／℃ 이하이다.
한편, 중간 세라믹층을 삽입하지 않은 경우, 자성체 세라믹층(1, 1')과 유전체 세라믹층(7, 7')과의 선팽창계수의 차가 2×10-6／℃를 초과하는 시료 No. 1에서는 적층체(11)의 균열이 높은 빈도로 발생하고 있다. 마찬가지로 자성체 세라믹층(1, 1') 대신에 두께 600μm의 중간 세라믹층(c)와 같은 세라믹층을 적층한 시료 No. 3에서도 적층체(11)의 균열이 높은 빈도로 발생한다. 또한 자성체 세라믹층(1, 1')과 유전체 세라믹층(7, 7') 사이에 2단계로 선팽창계수가 다른 중간 세라믹층(a, d)을 삽입한 경우이더라도, 그 중간 세라믹층(a, d)의 선팽창계수의 차가 2×10-6／℃를 넘는 시료 No. 6에서는 적층체(11)의 균열이 높은 빈도로 발생한다.
이와 같은 결과를 통하여, 상기 실시예 1과 같다는 것을 알 수 있다.
(실시예 3)
상기 실시예 1에 있어서, 유전체 세라믹재료에 글래스분말을 첨가하여 중간 세라믹층(a, b, c, d)을 형성하기 위한 세라믹 그린시트를 만드는 것 대신에, Fe2O3, NiO, ZnO, CuO로 된 페라이트계 자성체 세라믹의 주로 ZnO, CuO의 조성비를 바꾸고, 표 5에 나타낸 바와 같은 중간 세라믹층(A∼P)을 형성하기 위한 자성체 세라믹 그린시트를 만든다. 또한 이 표 5에는 후술하는 바와 같이, 이들 자성체 세라믹 그린시트(A∼P)를 소성하여 만들어진 중간 세라믹층의 선팽창계수를 나타낸다.
[표 5]
조성비 (mol%) 선팽창계수(×10-6／℃)
Fe2O3 NiO ZnO CuO
A 49.0 1.0 44.0 6.0 9.6
B 49.0 11.0 34.0 6.0 10.5
C 49.0 20.0 25.0 6.0 11.2
D 49.0 25.0 20.0 6.0 11.9
E 49.0 30.0 15.0 6.0 12.5
F 49.0 35.0 10.0 6.0 13.0
G 49.0 42.0 3.0 6.0 13.7
H 49.0 45.0 0.0 6.0 14.0
I 40.0 0.0 45.0 5.0 9.6
J 40.0 25.0 20.0 5.0 12.1
K 40.0 45.0 0.0 5.0 14.4
L 50.0 0.0 45.0 5.0 9.5
M 50.0 25.0 20.0 5.0 12.0
N 50.0 45.0 0.0 5.0 14.2
O 49.0 25.0 23.0 3.0 12.0
P 49.0 25.0 6.0 20.0 12.0
상기 표 5의 자성체 세라믹(A∼H)에서 알 수 있는 바와 같이, Fe2O3, NiO, ZnO, 및 CuO로 이루어진 자성체 세라믹에 있어서, ZnO 대신에 NiO의 조성비를 증대하면, 자성체 세라믹의 선팽창계수가 증대됨을 알 수 있다. 한편 자성체 세라믹(I∼N)과 같이, Fe2O3의 조성비를 변경하여도 선팽창계수에 큰 변화는 발견할 수 없다는 것을 알 수 있다. 마찬가지로, 자성체 세라믹(O, P)과 같이 CuO의 조성비를 변경하여도 역시 선팽창계수에 큰 변화는 찾아 볼 수 없음을 알 수 있다. 아울러 표 5의 자성체 세라믹(C)에 Co, Mn, Si, Pb, Li, B, P, Cr, Mo, W, Zr, Ca, Ti, K, Y, Ag, Bi의 산화물을 1mol% 첨가해 보았지만, 역시 선팽창계수에 큰 변화는 볼 수 없었다.
또한, 상기 자성체 세라믹 그린시트 중 A, B, C, D를 사용하고, 상기 실시예 1과 같이 하여 표 6에 나타낸 바와 같은 6종류의 적층체(11)를 구하고, 그 균열 발생을 검사하였다. 그 결과를 표 6의 각 란에 나타내었다.
아울러, 시료 No. 2와 시료 No. 3에서는 선팽창계수가 13.0×10-6／℃인 자성체 세라믹층은 적층하지 않고, 그 대신에 선팽창계수가 10.5×10-6／℃인 세라믹이 얻어지는 자성체 세라믹 그린시트(B)와 선팽창계수가 11.2×10-6／℃인 세라믹이 얻어지는 자성체 세라믹 그린시트(C)를 각각 적층하였다.
[표 6]
시료 No. 유전체층적층두께(μm) 중간층 적층두께 (μm) 자성체층적층두께(μm) 균열발생수(개)
A B C D
1 600 - - - - 600 20
2 600 - 600 - - - 0
3 600 - - 600 - - 17
4 600 40 40 40 40 600 0
5 600 40 - 40 40 600 0
6 600 40 - - 40 600 18
상기 표 6에서도, 상기 실시예 2의 표 4와 거의 같은 결과가 얻어지며, 표 4와 마찬가지인 것을 알 수 있다.
다음에, 상기 자성체 세라믹재료 중, A∼E를 일부에 사용하고, 상기 실시예 1과 같이 하여 표 7에 나타낸 바와 같은 8종류의 적층체(11)를 구하고, 그 균열의 발생을 검사하였다. 그 결과를 표 7의 각 란에 나타내었다.
[표 7]
시료 No. 유전체층적층두께(μm) 중간층 적층두께 (μm) 자성체층적층두께(μm) 균열발생수(개)
A B C D E
1 600 - - - - - 600 20
2 600 - - 100 - - 600 20
3 600 - 30 - 30 - 600 15
4 600 - 50 - 50 - 600 0
5 600 10 10 10 10 10 600 0
6 600 - 10 10 10 10 600 16
7 600 - 30 10 10 10 600 6
8 600 - 40 10 10 10 600 0
상기 표 7에서 알 수 있는 바와 같이, 자성체 세라믹층(1, 1')과 유전체 세라믹층(7, 7') 사이에 5단계로 선팽창계수가 다른 두께 10μm의 중간 세라믹층(a, b …)을 삽입한 시료 No. 5에서는 적층체(11)의 균열의 발생수는 0이었다. 이들 각 세라믹층 사이의 선팽창계수의 차는 1×10-6／℃이하이다. 자성체 세라믹층(1, 1')과 유전체 세라믹층(7, 7') 사이에 2단계로 선팽창계수가 다른 중간 세라믹층(b, d)을 삽입한 시료 No. 4에서도 적층체(11)의 균열의 발생수는 0이었다. 이들 각 세라믹층 사이의 선팽창계수의 차는 1×10-6／℃ 이하이지만, 그 두께는 50μm와 상기 중간 세라믹층의 5배의 두께가 있다.
한편, 중간 세라믹층을 삽입하지 않은 경우, 자성체 세라믹층(1, 1')과 유전체 세라믹층(7, 7')과의 선팽창계수의 차가 큰 시료 No. 1에서는 적층체(11)의 균열이 높은 빈도로 발생한다. 또한 자성체 세라믹층(1, 1')과 유전체 세라믹층(7, 7') 사이에 2단계의 중간 세라믹층(b, d)을 삽입하고, 그 중간 세라믹층(b, d)의 선팽창계수의 차가 1×10-6／℃를 넘을 경우에, 중간 세라믹층(b, d)의 층두께가 30μm씩 얇은 No. 3에서도 적층체(11)의 균열이 높은 빈도로 발생한다.
또, 자성체 세라믹층(1, 1'), 중간 세라믹층(a, b …), 및 유전체 세라믹층(7, 7')의 선팽창계수의 차가 2×10-6／℃정도가 되더라도, 예를 들어 시료 No. 8과 같이 그 부분에 두께가 40μm정도로 비교적 두꺼운 중간 세라믹층(b)을 삽입한 경우는, 적층체(11)에 균열이 발생하지 않는다. 그러나 시료 No. 6, 7과 같이 중간 세라믹층(b)의 두께가 각각 10μm, 30μm로 얇으면 적층체(11)에 균열이 발생하기 쉬워지며, 그 두께가 얇은 편이 균열의 발생빈도가 크다.
이들 결과로부터, 중간 세라믹층(a, b, c, d)의 층두께가 10μm 정도로 얇을 경우는, 각 세라믹층 사이의 선팽창계수의 차를 1×10-6／℃이하로 하는 것에 의해 적층체(11)의 균열발생을 방지할 수 있지만, 그 이상의 선팽창계수의 차가 있을 때는 적어도 그 부분의 중간 세라믹층(a, b, c, d, e)의 두께를 수십μm로 두껍게 하는 것이 필요함을 알 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 적층복합 전자부품에서는, 이종 세라믹층의 열팽창율의 차이에 의해, 적층체의 소성후의 냉각공정에 있어서의 열응력의 발생을 방지할 수 있게 된다. 이것에 의해 적층복합 전자부품의 적층체가 휘는 등의 변형이나 그 내부의 균열발생 등을 방지할 수 있다.

Claims (9)

  1. 열팽창률이 다른 이종 세라믹층(1, 1', 7, 7')을 적층한 적층체(11)를 가지는 적층복합 전자부품에 있어서, 상기 적층체(11)의 인접하는 세라믹층의 열팽창계수의 차가 작아지도록, 단계적으로 열팽창률이 다른 복수의 세라믹층으로 이루어진 중간 세라믹층(a, b, c, d)을, 상기 이종 세라믹층(1, 1', 7, 7') 사이에 배설한 것을 특징으로 하는 적층복합 전자부품.
  2. 제 1 항에 있어서, 상기 중간 세라믹층(a, b, c, d)은, 상기 이종 세라믹층(1, 1', 7, 7')의 한쪽 세라믹층의 조성에 글래스성분을 첨가한 조성에 의해, 그 열팽창률을 조정한 세라믹으로 이루어진 것을 특징으로 하는 적층복합 전자부품.
  3. 제 1 항에 있어서, 상기 중간 세라믹층(a, b, c, d)은, 상기 이종 세라믹층(1, 1', 7, 7')의 한쪽 세라믹층과 동일한 주성분을 포함하며, 그 열팽창률을 조정한 것임을 특징으로 하는 적층복합 전자부품.
  4. 제 3 항에 있어서, 상기 중간 세라믹층(a, b, c, d)은, 상기 이종 세라믹층(1, 1', 7, 7')의 한쪽 세라믹층의 주성분의 성분비를 변경한 조성에 의해, 그 열팽창률을 조정한 것을 특징으로 하는 적층복합 전자부품.
  5. 제 1 항 내지 제 4 항중의 어느 한 항에 있어서, 상기 이종 세라믹층(7, 7')의 한쪽과 중간 세라믹층(a, b, c, d)이, 유전체 세라믹으로 이루어진 것을 특징으로 하는 적층복합 전자부품.
  6. 제 1 항 내지 제 4 항중의 어느 한 항에 있어서, 상기 중간 세라믹층(a, b, c, d)은, Fe2O3, NiO, ZnO, CuO를 함유하고 있는 것을 특징으로 하는 적층복합 전자부품.
  7. 제 6 항에 있어서, 상기 중간 세라믹층(a, b, c, d)은, 그것에 포함되는 NiO와 ZnO의 성분비를 변경하는 것에 의해, 그 열팽창률을 조정한 것임을 특징으로 하는 적층복합 전자부품.
  8. 제 1 항 내지 제 7 항중의 어느 한 항에 있어서, 상기 중간 세라믹층(a, b, c, d)은, 단계적으로 열팽창률이 다른 복수의 세라믹층으로 이루어지며, 동시에 그들 중간 세라믹층(a, b, c, d)의 일부의 층두께가 다른 층두께와 다른 것을 특징으로 하는 적층복합 전자부품.
  9. 이종 세라믹 그린시트를 적층하는 공정과, 이 적층체를 소성하는 공정을 가지는 열팽창률이 다른 이종 세라믹층(1, 1', 7, 7')을 적층한 적층체(11)를 가지는 적층복합 전자부품을 제조하는 방법에 있어서, 상기 적층체(11)를 구성하는 각 세라믹층의 열팽창률의 차가 작아지도록 단계적으로 열팽창률이 다른 복수의 세라믹층을 형성하는 세라믹 그린시트를 만들고, 이 세라믹 그린시트를 열팽창률이 다른 상기 이종 세라믹층(1, 1', 7, 7')을 형성하는 세라믹 그린시트 사이에 삽입하여 세라믹 그린시트를 적층하는 것을 특징으로 하는 적층복합 전자부품의 제조방법.
KR1019980005994A 1997-02-28 1998-02-25 적층복합전자부품과그제조방법 KR100295588B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP97-62481 1997-02-28
JP62481 1997-02-28
JP6248197 1997-02-28

Publications (2)

Publication Number Publication Date
KR19980071709A true KR19980071709A (ko) 1998-10-26
KR100295588B1 KR100295588B1 (ko) 2001-11-30

Family

ID=13201428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980005994A KR100295588B1 (ko) 1997-02-28 1998-02-25 적층복합전자부품과그제조방법

Country Status (6)

Country Link
US (2) US6080468A (ko)
EP (1) EP0862193A3 (ko)
KR (1) KR100295588B1 (ko)
CN (1) CN1141724C (ko)
HK (1) HK1011236A1 (ko)
TW (1) TW407287B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106374171A (zh) * 2015-07-21 2017-02-01 Tdk株式会社 复合电子部件

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6080468A (en) * 1997-02-28 2000-06-27 Taiyo Yuden Co., Ltd. Laminated composite electronic device and a manufacturing method thereof
JP2000068149A (ja) * 1998-08-25 2000-03-03 Murata Mfg Co Ltd 積層電子部品及びその製造方法
JP2001044035A (ja) * 1999-07-30 2001-02-16 Murata Mfg Co Ltd 積層インダクタ
JP3635631B2 (ja) * 1999-12-20 2005-04-06 株式会社村田製作所 積層セラミック電子部品の製造方法
JP3685720B2 (ja) * 2001-02-16 2005-08-24 三洋電機株式会社 積層型複合デバイス及びその製造方法
US6768409B2 (en) * 2001-08-29 2004-07-27 Matsushita Electric Industrial Co., Ltd. Magnetic device, method for manufacturing the same, and power supply module equipped with the same
DE10155594A1 (de) * 2001-11-13 2003-05-22 Philips Corp Intellectual Pty Verfrahren zum Herstellen eines aus mehreren Schichten bestehenden mikroelektronischen Substrats
JP2003212666A (ja) * 2002-01-28 2003-07-30 Sanyo Electric Co Ltd セラミック積層体の製造装置および製造方法
JP2003212668A (ja) * 2002-01-28 2003-07-30 Sanyo Electric Co Ltd セラミック積層体およびその製造方法
JP4145262B2 (ja) * 2004-03-23 2008-09-03 三洋電機株式会社 積層セラミック基板
TWM365534U (en) * 2009-05-08 2009-09-21 Mag Layers Scient Technics Co Improved laminated inductor sustainable to large current
KR101373540B1 (ko) * 2010-05-17 2014-03-12 다이요 유덴 가부시키가이샤 기판 내장용 전자 부품 및 부품 내장형 기판
JP5807650B2 (ja) * 2013-03-01 2015-11-10 株式会社村田製作所 積層コイル及びその製造方法
KR101973419B1 (ko) 2014-09-23 2019-04-29 삼성전기주식회사 복합 전자 부품 및 그 실장 기판
CN104733153B (zh) * 2015-03-30 2017-01-18 昆山龙腾光电有限公司 叠层片式磁珠
CN109714015B (zh) * 2018-12-28 2021-10-26 电子科技大学 一种基于磁介复合材料的叠层低通滤波器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6014494A (ja) * 1983-07-04 1985-01-25 株式会社日立製作所 セラミツク多層配線基板およびその製造方法
JPH0268992A (ja) * 1988-09-02 1990-03-08 Nec Corp 多層配線基板
US4963414A (en) * 1989-06-12 1990-10-16 General Electric Company Low thermal expansion, heat sinking substrate for electronic surface mount applications
JP3048592B2 (ja) * 1990-02-20 2000-06-05 ティーディーケイ株式会社 積層複合部品
KR970008552B1 (ko) * 1991-12-10 1997-05-27 삼성전기 주식회사 복합세라믹 소자 및 그 제조방법
JP3310358B2 (ja) * 1992-11-12 2002-08-05 新光電気工業株式会社 固体電解質素子及びその製造方法
US5523549A (en) * 1994-05-25 1996-06-04 Ceramic Powders, Inc. Ferrite compositions for use in a microwave oven
JPH08139230A (ja) * 1994-11-11 1996-05-31 Sumitomo Kinzoku Ceramics:Kk セラミック回路基板とその製造方法
JPH08181443A (ja) * 1994-12-21 1996-07-12 Murata Mfg Co Ltd セラミック多層基板およびその製造方法
US5693429A (en) * 1995-01-20 1997-12-02 The United States Of America As Represented By The Secretary Of The Army Electronically graded multilayer ferroelectric composites
US6080468A (en) * 1997-02-28 2000-06-27 Taiyo Yuden Co., Ltd. Laminated composite electronic device and a manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106374171A (zh) * 2015-07-21 2017-02-01 Tdk株式会社 复合电子部件

Also Published As

Publication number Publication date
KR100295588B1 (ko) 2001-11-30
US6264777B1 (en) 2001-07-24
TW407287B (en) 2000-10-01
EP0862193A2 (en) 1998-09-02
CN1194446A (zh) 1998-09-30
HK1011236A1 (en) 1999-07-09
CN1141724C (zh) 2004-03-10
US6080468A (en) 2000-06-27
EP0862193A3 (en) 1999-07-14

Similar Documents

Publication Publication Date Title
KR100295588B1 (ko) 적층복합전자부품과그제조방법
US5197170A (en) Method of producing an LC composite part and an LC network part
KR102044370B1 (ko) 적층 세라믹 콘덴서 및 그 실장 구조체
EP0285873B1 (en) Method of producing a multi-layered ceramic capacitor
CN113555216B (zh) 层叠陶瓷电容器
JPH07235852A (ja) パイ形フィルタ
JP2017143129A (ja) 積層セラミックコンデンサ
JP2022016003A (ja) 電子部品
JP4099756B2 (ja) 積層基板
JP3423569B2 (ja) 積層電子部品とその特性調整方法
US20030062111A1 (en) Method of manufacturing glass ceramic multilayer substrate
KR100905878B1 (ko) 적층형 세라믹 캐패시터 제조방법
TWI387984B (zh) 疊層型電子部件及其製法
KR20130134868A (ko) 적층형 인덕터
KR100339028B1 (ko) 페라이트 소결체 및 이를 포함한 전자 부품
JP3669404B2 (ja) 多層セラミック基板の製造方法
JP4461814B2 (ja) 積層セラミック電子部品の製造方法
JP2022073617A (ja) 積層セラミックコンデンサ
JPH10303069A (ja) 積層複合電子部品とその製造方法
JP4120270B2 (ja) セラミック多層基板の製造方法
JPH11354924A (ja) 多層セラミック基板の製造方法
US20030201055A1 (en) Method for manufacturing laminated LC filter
JP3493812B2 (ja) セラミック電子部品の製造方法
JP3363054B2 (ja) 積層複合電子部品
JPH10241946A (ja) 積層複合電子部品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080429

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee