KR19980068183A - 반도체장치의 커패시터 제조방법 - Google Patents

반도체장치의 커패시터 제조방법 Download PDF

Info

Publication number
KR19980068183A
KR19980068183A KR1019970004671A KR19970004671A KR19980068183A KR 19980068183 A KR19980068183 A KR 19980068183A KR 1019970004671 A KR1019970004671 A KR 1019970004671A KR 19970004671 A KR19970004671 A KR 19970004671A KR 19980068183 A KR19980068183 A KR 19980068183A
Authority
KR
South Korea
Prior art keywords
film
usg
etching
capacitor
ozone theos
Prior art date
Application number
KR1019970004671A
Other languages
English (en)
Other versions
KR100252211B1 (ko
Inventor
강성훈
고영락
이정규
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019970004671A priority Critical patent/KR100252211B1/ko
Priority to TW086109969A priority patent/TW350118B/zh
Priority to US08/961,448 priority patent/US6194281B1/en
Priority to JP10035044A priority patent/JP2902621B2/ja
Publication of KR19980068183A publication Critical patent/KR19980068183A/ko
Application granted granted Critical
Publication of KR100252211B1 publication Critical patent/KR100252211B1/ko

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

대전면적을 늘려 정전용량을 증가시킨 반도체장치의 커패시터 제조방법에 관한 것이다.
본 발명은, 반도체기판상에 적층된 절연막에 콘택홀을 형성한 후 도체층을 적층하여 상,하부전극으로 이루어진 커패시터 제조방법에 있어서, 콘택홀이 형성된 절연막상에 제 1 도체막을 적층한 후, 그 위에 오존 테오스 USG막을 적층하고, 상기 하부전극에 해당하게 될 콘택홀 상부에 오존 테오스 USG막 패턴을 형성시키며, 상기 오존 테오스 USG막 패턴을 식각마스크로 상기 제 1 도체막을 식각한다. 이어서, 상기 오존 테오스 USG막 패턴의 표면처리를 위해 습식식각을 수행하며, 상기 습식식각된 웨이퍼 전면에 제 2 도체막을 증착시킨 후, 상기 제 2 도체막 전면을 에치백(Etch Back)하여 노출된 상기 오존 테오스 USG막 패턴을 습식식각으로 제거함으로써 커패시터의 하부전극을 형성하게 된다.
따라서, 오존 테오스 USG막의 하지막 의존특성에 큰 정전용량을 가진 커패시터를 용이하게 구현할 수 있는 효과가 있다.

Description

반도체장치의 커패시터 제조방법
본 발명은 반도체장치의 커패시터 제조방법에 관한 것으로서, 보다 상세하게는 반도체장치 커패시터의 대전면적을 늘려 정전용량을 증가시킬 수 있는 커패시터 제조방법에 관한 것이다.
반도체장치의 일반적인 소자 고집적화 경향에 따라 DRAM과 같은 반도체메모리장치도 보다 정교해지고, 소자의 크기는 더욱 작아지고 있다. 따라서, 칩의 평면상의 면적은 메모리 용량과 비교해서 작아지고, 이러한 평면상 면적의 축소로 인한 기능상의 문제점을 보완하기 위해 상대적으로 칩구조의 높이는 증가하고 있다.
일반적으로 회로망에서 소자가 정상적인 기능을 발휘하기 위해서는 소자 자체에 인가되는 전압이나 용량은 일정의 값으로 유지되어야 한다. 소자의 평면상 면적의 감소에도 불구하고 소자의 기능을 유지하기 위해서는 소자의 작용전압범위나 정전용량은 소자의 크기 감소에도 불구하고 유지되거나, 소자크기의 감소에 비해 조금만 감소해야 한다. 결국, 할당된 좁은 평면에서 소자의 기능을 유지하기 위해 소자의 구성은 더욱 복잡해지는 경향을 가지게 된다.
특히, 트랜지스터와 커패시터로 구성되는 DRAM에서 정보를 저장하는 커패시터의 구조는 많은 변화를 겪고 있다.
예를 들어보면, 1M DRAM에서는 커패시터는 평면적 구조에 실리콘 산화막질의 유전체를 많이 채택했다. 그리고, 4M DRAM에서는 스택트(Stacked) 구조에 실리콘 산화막과 실리콘 질화막을 교대로 적층한 O-N-O를 유전체로, 16M DRAM에서는 스택트 구조에 질화막과 산화막을 적층한 N-O를 유전체로, 64M DRAM에서는 실린더 구조에 N-O 유전체를 채택하거나, 스택트 구조에 헤미스페리컬 그레인(HemiSpherical Grain : 이하 'HSG'라 한다)을 형성시켜 N-O 유전체를 채택했다. 그 이상의 256M DRAM이나 1G DRAM에서도 스택트 구조, 실린더 구조, COB(Capacitor On Bit Line) 구조와 같은 3차원 구조에 헤미스페리컬 그레인을 형성시키는 과정을 거치고 강유전체를 채택하는 형태로 연구가 이루어지고 있다.
커패시터의 구조는 기본적으로 두 개의 전극 사이에 유전체 박막이 들어있는 구조를 이루고 있으며, 그 용량은 유전체의 유전율과 대향된 전극의 면적에 비례하고 전극간의 간격, 즉, 유전체의 두께에 반비례한다.
그런데, 반도체장치의 제조에서 유전체막으로 사용할 수 있는 물질로는 일반적인 실리콘 산화막과 실리콘 질화막이 있으며, 반도체장치에서는 이들의 단일막이나 이들 막을 조합하여 사용하고 있다. 그리고, 최근에는 정전용량을 늘리기 위해 질화막에 비해 3배 내지 4배 큰 유전율을 가진 탄탈륨 산화물(Ta2O5) 등의 강유전체가 개발되어 사용되고 있다.
그러나, 단기적으로는 DRAM에서 사용될 수 있는 재료는 어느 정도 한정된 것이고, 그 두께를 줄이는 것도 공정기술상의 한도가 있으므로, 반도체제조에서 적정한 용량을 유지하기 위해 주로 연구되는 것은 대향하는 전극의 면적을 증가시키는 방법이다. 반도체장치에서 실제로 사용되어 온 커패시터의 변화 추세도 이러한 점에 주안을 둔 것이었다.
전극의 면적을 증가시키는 하나의 방법으로는, 종래의 평면적인 형태의 커패시터 전극을 입체적으로 높이 형성하거나, 구조적인 굴곡을 주어 면적을 증가시키는 3차원적 구조의 하부전극을 개발하는 방법이 있다. 스택트 구조, 트렌치(trench) 구조, 실린더 구조, COB 구조 등이 모두 이런 예가 된다.
그런데, 이러한 하부전극의 개발은 시간적인 측면에서 유리나, 정밀한 다수 단계의 가공공정을 거쳐야 하는 것이 일반적이다. 따라서, 많은 경우에 공정의 복잡성으로 인한 비용의 증가와, 디자인 룰(Design Rule)의 한계로 실질적 적용가능성에 대한 회의적인 평가가 있었다. 또한 극히 고도로 집적화된 반도체장치에서는 이들 3차원 구조를 이용하더라도 충분하고 안정된 정전용량의 확보가 어렵다는 문제도 있었다.
반도체장치에서 커패시터의 전극면적을 늘리기 위한 다른 방법으로 HSG 형성과 같은 물질의 자체성질을 이용하는 방법이 있다. HSG 형성공정은, 와타나베 등이 제안한 것으로(참조문헌 : SSDM '92, pp. 422 - 424, Hemispherical Grained Silicon Formation on In-Situ Porous Doped Amorphous-Si Using The Seeding Method, H. Watanabe. et al.), 실리콘의 결정과 비결정 상태의 전이범위 온도영역에서 실리콘의 이동(Migration)에 의해 표면에너지가 가장 안정된 형태인 헤미스페리컬한 모양의 구역을 형성하는 현상을 이용한 공정이다. 그러므로, HSG 형성공정은 표면 반응성이 강한 실리콘계 가스(Si2H6, ShH4)나 막중의 실리콘이 웨이퍼 표면의 구조상의 이상부위나 일부 증착입자를 핵(Seed)으로 각각의 이상부위 주변에 돌출된 모양의 구역을 형성하는 성질을 이용하여 형성막에 다수의 돌기를 가진 거친표면을 만들고, 따라서 표면적을 늘려 반도체장치의 커패시터의 용량을 늘리는 방법으로 사용되는 것이다.
그러나, 이러한 HSG를 이용하는 방법도 다음과 같은 문제점을 가지고 있다.
첫째, 커패시터의 하부전극이 불순물로 도핑되어 있을 때, HSG의 크기가 증가할 수록 하부전극에서 밖으로 확산되는 불순물이 충분하지 않기 때문에 커패시턴스가 감소한다. 또한, 이러한 문제를 해결하기 위해 염화포스포릴(POCl3)침적에 의해 하부전극을 강제로 도핑시킬 경우에는 오산화인(P2O5)막이 형성되어 습식식각이 필요하다. 그리고, 습식식각은 다시 HSG 돌기를 일부 마모시켜 면적증대의 효과가 반감된다. 이온주입으로 불순물을 주입하는 경우에도 충격에 의해 돌기가 마모되는 문제가 있다.
둘째, 웨이퍼에 하부전극의 베이스(Base)를 형성한 후, 전극표면에 HSG를 형성할 때 전극표면 외에도 하부전극들 사이의 공간에 HSG가 형성되어 전극들 사이의 절연을 파괴한다. 이러한 절연파괴를 막기 위해, 하부전극들 사이의 HSG 실리콘의 브리지(Bridge)를 끊기 위한 건식식각을 실시한다. 이때, 전극표면의 HSG도 식각되므로 전극의 면적증대효과는 반감된다.
셋째, 선택적 HSG 형성공정을 제외한 저압화학기상증착(LPCVD)을 이용한 HSG 형성공정에서는 HSG가 웨이퍼 뒷면까지 형성되므로 후속 공정에서 파티클로 작용할 가능성이 많고, 이를 제거하기 위한 전면코팅과 습식식각 및 코팅제거 등의 공정이 추가되어야 한다.
넷째, HSG 형성공정에서 가장 문제가 되는 것은 공정마진이 적은 것이다. 즉, 비정질 실리콘에서 폴리실리콘으로 이행되는 전이온도 영역에서 HSG의 형성이 이루어지므로 형성되는 HSG는 온도조절에 대한 민감성이 크고, 웨이퍼와 웨이퍼 혹은 런(Run)과 런 사이의 크기 및 밀도 재현성이 떨어진다.
이상, 기존의 반도체장치에 사용되는 커패시터 제조방법의 문제를 해결하고 좁은 평면에 더 큰 정전용량을 가진 커패시터를 제조하는 것이 계속적인 문제가 되고 있다.
본 발명의 목적은, 기존의 반도체장치 커패시터의 제조상 문제점이 없이 큰 정전용량을 가질 수 있도록 전극의 표면적을 넓힐 수 있는 반도체장치의 커패시터 제조방법을 제공하는 데 있다.
도1은 본 발명의 실시예의 하나에 따라 반도체기판상에 콘택홀을 갖는 층간절연막 위로 제 1 도체막을 형성시킨 후, 오존 테오스 USG막을 형성시킨 상태를 나타내는 단면도이다.
도2는 도1의 상태에서 오존 테오스 USG막을 식각하여 하부전극 패턴에 해당하는 부분만을 남긴 상태를 나타내는 단면도이다.
도3은 도2의 상태에서 습식식각하여 오존 테오스 USG막의 내부에 에어 브리지(Air Bridge)를 형성한 상태를 나타낸 단면도이다.
도4는 도3의 상태에서 웨이퍼 전면에 제 2 도체막을 침적시킨 상태를 나타내는 단면도이다.
도5는 도4의 상태에서 상기 제 2 도체막을 에치백하여 오존 테오스 USG막이 드러난 상태를 나타내는 단면도이다.
도6은 도5에서 드러난 오존 테오스 USG막을 습식식각을 통해 제거한 상태를 나타내는 단면도이다.
도7은 본 발명의 다른 실시예에 따라 콘택홀을 갖는 층간절연막 위로 제 1 도체막, 오존 테오스 USG막 및 치밀한 막질의 산화막을 차례로 형성시킨 상태를 나타내는 단면도이다.
도8은 도7의 상태에서 하부전극 패턴에 해당하는 부분만을 남긴 상태를 나타내는 단면도이다.
도9는 도8의 상태에서 상부의 산화막을 식각마스크로 습식식각하여 오존 테오스 USG막의 상면을 제외한 측면의 거친 표면에 있는 보이드를 확장하여 측벽에서 내부로 연장되는 공동을 형성한 상태를 나타낸 단면도이다.
도10은 도9의 상태에서 웨이퍼 전면에 제 2 도체막을 침적시킨 상태를 나타내는 단면도이다.
도11은 도10의 상태에서 제 2 도체막을 에치백하여 플라즈마 인가 화학기상증착에 의한 상기 치밀한 산화막의 잔존물과 성긴 구성의 오존 테오스 USG막이 드러난 상태를 나타내는 단면도이다.
도12는 도11에서 드러난 치밀한 산화막의 잔존물과 오존 테오스 산화막을 습식식각을 통해 제거한 상태를 나타내는 단면도이다.
※도면의 주요부분에 대한 부호의 설명
10 : 반도체기판 11 : 콘택홀(Contact Hole)
12, 12' : 층간절연막 13 : 제 1 도체막
14 : 오존 테오스 USG(O3TEOS USG)막
15 : 틈새 16 : 제 2 도체막
17 : 스폰지 구조 21 : 산화막
27 : 도체돌기
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 커패시터 제조방법은, 반도체기판상에 적층된 절연막에 콘택홀을 형성한 후 도체층을 적층하여 상,하부전극으로 이루어진 커패시터를 제조하는 반도체장치 커패시터의 제조방법에 있어서, 상기 콘택홀이 형성된 절연막상에 제 1 도체막을 적층한 후, 그 위에 오존 테오스 USG막을 적층하는 단계; 상기 하부전극에 해당하게 될 콘택홀 상부에 오존 테오스 USG막 패턴을 형성시키는 단계;
상기 오존 테오스 USG막 패턴을 식각마스크로 상기 제 1 도체막을 식각하는 단계; 상기 오존 테오스 USG막 패턴의 표면처리를 위해 습식식각을 하는 단계; 상기 습식식각된 웨이퍼 전면에 제 2 도체막을 증착시키는 단계; 상기 제 2 도체막 전면을 에치백(Etch Back)하는 단계; 및 상기 에치백을 통하여 노출된 상기 오존 테오스 USG막 패턴을 습식식각으로 제거하는 단계를 구비하여 이루어진다.
이상의 본 발명에서 오존 테오스 USG을 적층시키는 단계 후에 플라즈마를 인가하는 등의 방법으로 별도의 산화막을 증착시키는 공정을 추가시킬 수도 있다. 이러한 경우, 별도의 산화막 증착에는 주로 플라즈마 인가 화학기상증착(PECVD)이 사용되는데 별도로 형성된 산화막은 먼저 형성된 오존 테오스 USG막의 표면처리를 위한 혹은 제거를 위한 습식식각 과정에서 함께 제거될 수 있다.
본 발명에서 오존 테오스 USG막은 저압화학기상증착, 준상압화학기상증착, 플라즈마 인가 화학기상증착의 방법 등으로 형성될 수 있으며, 오존 테오스 USG막에 형성되는 공동에 채워지는 도체물질의 크기, 밀도 등의 조절은 제 2 도체막을 형성시키는 공정에서의 공정조건인 온도, 압력, 각 가스의 밀도, 증착시간과 습식식각의 조건에 의해 이루어질 수 있다.
그리고, 본 발명의 하부전극이 형성된 후에 형성되는 유전막은 실리콘 질화막, 실리콘 산화막 및 그들의 조합과 티타늄 산화물, 탄탈륨 산화물 등 강유전체를 사용할 수 있다. 또한, 본 발명의 오존 테오스 USG막 자체가 유전체가 될 수 있으므로 오존 테오스 USG막을 제거하는 대신에 이를 유전체로 사용하고 그 위에 제 2 도체막으로 이루어지는 하부전극 부분을 감싸기 위해 다른 유전막을 형성시킨 후, 다시 상부전극을 형성할 수도 있다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도1은 본 발명의 실시예의 하나에 따라 반도체장치의 커패시터를 형성하는 과정에서 반도체기판(10)에 콘택 홀(11)을 갖는 층간절연막(12, 12') 위로 제 1 도체막(13)을 형성시킨 후, 오존 테오스 USG막(14)을 형성시킨 상태를 나타내는 도면이다. 이때 제 1 도체막(13)의 형성과 함께 상기 콘택 홀(11)의 충전이 이루어진다. 제 1 도체막(13)은 불순물이 첨가된 폴리실리콘이나 비정질 실리콘, 또는 실리사이드(Silicide)나 금속재질로 이루어진다. 하부전극을 이루는 도체막의 두께는 대개 500Å 내지 5,000Å이며, 그 위의 산화막의 두께는 500Å 내지 10,000Å으로 조정된다.
그리고, 이때 형성되는 오존 테오스 USG막(14)은 내부에 다수의 공극(Void)을 가지고 거친 표면을 드러낸다. 본 발명은 이와 같은 오존 테오스 USG막(14)의 특성을 이용한 것이다. 즉, 본 발명의 방법은 1%이상의 고농도 오존환경에서 테오스를 소오스로 한 USG막이 형성될 때 물성으로 인하여 가지는 거친 표면과 공극을 이용한 것이다. 이하 본 발명의 이해를 위해 오존 테오스 USG막의 특성, 특히 하지막 의존성에 대해 좀더 상세히 설명하기로 한다.
반도체장치의 제조에 있어서 가장 빈번히 이루어지는 공정의 하나가 산화막 형성공정이다. 산화막의 형성은 확산과 증착을 통해 주로 이루어진다. 증착공정에서는 소오스(Source) 가스로 실란(SiH4)을 사용하는 경우가 많으나 점차 고밀도 집적회로서에서는 유기 실리콘 소오스인 테오스를 사용하게 되었다.
테오스는 현재 700℃ 정도의 고온에서 로(爐)나 챔버의 벽체를 가열하는 핫월(Hot Wall)방식의 저압화학기상증착(LPCVD)과정의 소오스 가스로 사용되고 있으며, 상대적으로 저온인 400℃ 전후에서는 오존과 반응하는 상압 화학기상증착(APCVD) 또는 준 상압 화학기상증착 과정의 소오스 가스로 사용되고 있다. 상압 화학기상증착에 의한 산화막 형성공정은 테오스와 오존을 대기압에서 반응시켜 실리콘 산화막을 형성시키는 것으로, 종래 산소를 사용하던 것에 비해 반응온도를 700℃에서 400℃로 낮출 수 있게 되어 사용가능성이 점증되고 있다.
한편, 오존 테오스 USG막의 형성공정은 몇 가지 특성을 가지고 있는데 증착에 있어서 하지막에 대한 패턴의존성 및 증착속도의존성이 크다는 것이다. 하지막이란 공정중에 형성되어 있는 기판의 표면을 지칭하며 단일한 평면이나 단일한 재질일 필요는 없다. 하지막 의존성은 하지막을 구성하는 재질과 형성조건에 의해 그 정도가 달라지며, 역으로 특정 하지막에 대해서는 그 위에 증착되는 막이 어떤 종류인가에 따라서 증착되는 막의 증착속도 및 패턴의존성에 차이가 생긴다. 일반적으로 고농도의 오존환경에서 형성된 테오스 USG막을 증착시키는 경우, 증착되는 오존 테오스 USG막은 지극히 현저한 하지막 의존성을 갖게 된다.
오존 테오스 USG막은 공정온도를 낮출 수 있다는 등의 여러 가지 장점으로 인하여 사용의 필요성이 늘고 있으나, 하지막 의존성은 큰 단점으로 생각되어, 반도체장치 제조공정에서는 이를 줄이기 위한 대책이 다각적으로 강구되어 왔다. 그 예로서, 오존농도를 1% 이하로 낮추는 방법, 하지막의 가스 플라즈마 처리, 하지막 의존성이 적은 막으로 매개막을 형성시키는 방법 등을 들 수 있다.
그러나, 본 발명에서는 하지막에 대한 플라즈마처리 없이 고농도의 오존 분위기에서 오존 테오스 USG막을 형성하는 경우, 열산화막 위에서는 증착속도가 적지만 치밀한 막질이 형성되고, 폴리실리콘막이나 비정질 실리콘막, 혹은 플라즈마 인가 증착막 위에서는 높은 증착율을 가지나 공극이 있고 거친 표면을 가지는 막질이 형성되는 오존 테오스 USG막의 하지막 특성을 이용하게 된다.
도2는 하부전극을 형성하는 과정의 하나로, 도1의 상태에서 오존 테오스 USG막(14) 가운데 하부전극 패턴에 해당하는 부분만을 포토리소그래피와 식각공정을 이용하여 남긴 상태를 나타내는 도면이다. 이때의 식각공정에서는 이방성식각을 이용하는 경우가 많다. 또한 오존 테오스 USG막(14)과 함께 제 1 도체막(13)의 하부전극 패턴도 형성될 수 있을 것이다.
도3은 도2의 상태에서 하부전극 패턴에 해당하는 오존 테오스 USG막(14)을 별도의 식각마스크 없이 습식식각 하여 오존 테오스 USG막(14)의 거친 표면에 있는 틈새(15)을 확장함으로써 스폰지와 같이 내부에 공극이 연결되어 에어 브리지(Air Bridge)를 형성하는 구조를 이루는 상태를 나타낸 도면이다.
오존 테오스 USG막(14)의 하지막 의존성으로 인해 빠르게 증착되면서 증착막에 생긴 거친 표면과 틈새(15), 내부 공극을 습식식각을 통해 확장, 확대하여 산화막과 공기의 접촉면적을 확대하고 있다. 에어 브리지의 크기와 상호적인 연결 태양은 식각조건을 조절함으로써 조절할 수 있다.
도4는 도3의 상태에서 내부에 표면사이의 연결통로인 다수의 에어 브리지를 가지는 오존 테오스 USG막(14) 위로 웨이퍼 전면에 제 2 도체막(16)을 침적시킨 상태를 나타내는 도면이다.
이 과정에서는 웨이퍼 상면과 함께 에어 브리지에도 도체막질이 침적되면서 결국 에어 브리지가 도체막질로 이루어진 브리지를 이루게 된다. 이때 도체막질로 이루어진 브리지의 태양은 침적공정의 조건들인 각 기체의 밀도, 온도, 시간, 플라즈마의 인가여부 등을 조절함으로써 조절할 수 있다.
도5는 도4의 상태에서 제 2 도체막(16)을 전반적으로 에치 백하여 오존 테오스 USG막(14)이 드러난 상태를 나타내는 도면이다.
도6은 도5에서 드러난 오존 테오스 USG막(14)을 습식식각을 통해 제거한 상태를 나타내는 도면이다.
이로써 하부전극의 형성이 완료되며, 하부전극은 전체적으로 실린더 구조를 취하고 있으면서, 실린더 내부로는 도체막질의 브리지가 형성되어 있다. 이들 브리지는 복잡하게 서로 연결되어 있으므로 이후 형성될 커패시터의 작용면적을 늘려 정전용량을 증가시키게 된다.
도6과 같이 드러난 오존 테오스 USG막(14)을 제거하지 않고 도5의 상태에서 웨이퍼 전면에 유전물질을 형성시키고 그 위로 다시 도전체막을 형성시켜 커패시터를 완성시킬 수도 있다.
이상 도1에서 도6을 참조하여 설명한 실시예에서는 스폰지 구조(17)의 도체가 전체의 정전용량을 증가시킬 수 있지만 실질적인 커패시터의 제조과정에서는 조건의 조절이 어렵기 때문에 내부가 전체적으로 함몰되어 단순히 실린더 구조에 벽에 안쪽으로 일부 돌기만 형성될 가능성이 높다. 그리고 함몰된 부분의 도체는 이후의 공정에서 파티클로 작용하여 공정불량을 유발시킬 우려가 있다. 이러한 문제를 해결하기 위해 차선책으로 도7에서 도12까지 설명하게 되는 실시예를 제시할 수 있다.
도7은 본 발명의 다른 실시예에 따라 반도체장치의 커패시터를 형성하는 과정에서 반도체기판(10)에 콘택 홀(11)을 갖는 층간절연막(12, 12') 위로 제 1 도체막(13)을 형성시킨 후, 오존 테오스 USG막(14)을 형성시키고 다시 그 위에 플라즈마 인가 화학기상증착으로 치밀한 막질의 산화막(21)을 형성시킨 상태를 나타내는 도면이다.
도8은 도7의 상태에서 오존 테오스 USG막(14)과 플라즈마 인가 화학기상증착으로 형성된 산화막(21) 가운데 하부전극 패턴에 해당하는 부분만을 포토리소그래피와 식각공정을 이용하여 남긴 상태를 나타내는 도면이다. 이때의 식각공정에서는 이방성식각을 이용하는 경우가 많다. 또한 오존 테오스 USG막(14)과 함께 제 1 도체막(13)의 하부전극 패턴도 형성될 수 있을 것이다.
도9는 도8의 상태에서 하부전극 패턴에 해당하는 오존 테오스 USG막(14)을 상부의 플라즈마 인가 화학기상증착으로 형성한 산화막(21)을 식각마스크로 습식식각하여 오존 테오스 USG막(14)의 상면을 제외한 측면의 거친 표면에 있는 틈새(15)와 공극을 확장함으로써 측벽에 내부로 연장되는 공동을 형성한 상태를 나타낸 도면이다. 앞선 실시예에서의 도3과는 달리 오존 테오스 USG막(14)의 상면은 식각저항성이 보다 강한 산화막(21)으로 보호되므로 오존 테오스 USG막(14)은 측면에서만 식각이 이루어지고, 복잡하게 상면과 측면을 연결하는 에어 브리지는 형성되지 않는다.
도10은 도9의 상태에서 내부로 뻗어있는 공동을 가지는 오존 테오스 USG막(14) 위쪽으로 웨이퍼 전면에 제 2 도체막(16)을 침적시킨 상태를 나타내는 도면이다. 제 2 도체막(16)은 오존 테오스 USG막(14)의 상면과 함께 측면에서 내부로 뻗어있는 공동에도 침적되어 대략 수평으로 형성되는 도체돌기를 형성한다.
도11은 도10의 상태에서 제 2 도체막(16)을 전반적으로 에치 백하여 플라즈마 인가 화학기상증착에 의한 치밀한 산화막(21)의 잔존물과 성긴 구성의 오존 테오스 USG막(14)이 드러난 상태를 나타내는 도면이다.
도12는 도11에서 드러난 치밀한 산화막(21)의 잔존물과 오존 테오스 USG막(14)을 습식식각을 통해 제거한 상태를 나타내는 도면이다.
이로써 하부전극의 형성이 완료되며, 하부전극은 전체적으로 실린더 구조를 취하고 있으면서, 실린더 내부로는 실린더 벽에서 안쪽으로 수평형의 도체돌기(27)가 형성되어 있다. 이들 도체돌기(27)들은 이후 형성될 커패시터의 작용면적을 늘려 정전용량을 증가시키게 된다.
따라서, 본 발명에 의하면 기존의 반도체장치의 입체적 구조나 HSG 구조의 커패시터의 제조상 문제점이 없이 표면적을 넓혀 큰 정전용량을 가질 수 있는 반도체장치의 커패시터를 제공할 수 있다는 이점이 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (10)

  1. 반도체기판상에 적층된 절연막에 콘택홀을 형성한 후 도체층을 적층하여 상,하부전극으로 이루어진 커패시터를 제조하는 반도체장치 커패시터의 제조방법에 있어서,
    상기 콘택홀이 형성된 절연막상에 제 1 도체막을 적층한 후, 그 위에 오존 테오스 USG막(O3TEOS USG; Ozon Tetraethylorthosilicate Undoped Silicate Glass)을 적층하는 단계;
    상기 하부전극에 해당하게 될 콘택홀 상부에 오존 테오스 USG막 패턴을 형성시키는 단계;
    상기 오존 테오스 USG막 패턴을 식각마스크로 상기 제 1 도체막을 식각하는 단계;
    상기 오존 테오스 USG막 패턴의 표면처리를 위해 습식식각을 하는 단계;
    상기 습식식각된 웨이퍼 전면에 제 2 도체막을 증착시키는 단계;
    상기 제 2 도체막 전면을 에치백(Etch Back)하는 단계; 및
    상기 에치백을 통하여 노출된 상기 오존 테오스 USG막 패턴을 습식식각으로 제거하는 단계;
    를 구비하여 이루어짐을 특징으로 하는 반도체장치의 커패시터 제조방법.
  2. 제 1 항에 있어서,
    상기 오존 테오스 USG막을 적층시키는 단계 후에 별도의 치밀한 산화막을 증착시키는 공정이 더 추가되는 것을 특징으로 하는 상기 반도체장치의 커패시터 제조방법.
  3. 제 2 항에 있어서,
    상기 별도의 치밀한 산화막은 플라즈마 인가 화학기상증착을 사용하여 형성하는 것을 특징으로 하는 상기 반도체장치의 커패시터 제조방법.
  4. 제 2 항에 있어서,
    상기 별도의 치밀한 산화막은 제 2 도체막 전면을 에치백한 후에 오존 테오스 USG막 패턴을 습식식각으로 제거하는 단계에서 함께 제거하는 것을 특징으로 하는 상기 반도체장치의 커패시터 제조방법.
  5. 제 1 항에 있어서,
    상기 오존 테오스 USG막 패턴을 식각마스크로 제 1 도체막을 식각하는 단계가 상기 오존 테오스 USG막 패턴의 표면처리를 위해 습식식각을 하는 단계와 동시에 같은 식각과정에서 이루어지는 것을 특징으로 하는 상기 반도체장치의 커패시터 제조방법.
  6. 제 1 항에 있어서,
    상기 오존 테오스 USG막 패턴을 식각마스크로 제 1 도체막을 식각하는 단계가 상기 오존 테오스 USG막 패턴의 표면처리를 위해 습식식각을 하는 단계를 거친 후에 이루어지는 것을 특징으로 하는 상기 반도체장치의 커패시터 제조방법.
  7. 제 1 항에 있어서,
    제 1 도체막은 불순물을 포함하는 폴리실리콘 혹은 비정질 실리콘으로 이루어지는 것을 특징으로 하는 상기 반도체장치의 커패시터 제조방법.
  8. 제 1 항에 있어서,
    상기 하부전극에 해당하게 될 콘택 상부에 오존 테오스 USG막 패턴을 형성시키는 단계에서 식각공정은 이방성 식각방법으로 이루어지는 것을 특징으로 하는 상기 반도체장치의 커패시터 제조방법.
  9. 제 1 항에 있어서,
    상기 하부전극이 형성된 후에 형성되는 유전막으로서 탄탈륨 산화물과 같은 강유전체 물질막을 형성시키는 것을 특징으로 하는 상기 반도체장치의 커패시터 제조방법.
  10. 제 1 항에 있어서,
    오존 테오스 USG막을 제거하는 대신에 이를 유전체로 사용하고 그 위에 제 2 도체막으로 이루어지는 하부전극 부분을 감싸기 위해 다른 유전막을 형성시킨 후, 다시 상부전극을 형성하여 커패시터를 형성하는 것을 특징으로 하는 상기 반도체장치의 커패시터 제조방법.
KR1019970004671A 1997-02-17 1997-02-17 반도체장치의 커패시터 제조방법 KR100252211B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019970004671A KR100252211B1 (ko) 1997-02-17 1997-02-17 반도체장치의 커패시터 제조방법
TW086109969A TW350118B (en) 1997-02-17 1997-07-15 Method for manufacturing capacitor of semiconductor device
US08/961,448 US6194281B1 (en) 1997-02-17 1997-10-30 Methods of forming three-dimensional capacitor structures including ozone tetraethylorthosilicate undoped silicate
JP10035044A JP2902621B2 (ja) 1997-02-17 1998-02-17 半導体装置のキャパシタ製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970004671A KR100252211B1 (ko) 1997-02-17 1997-02-17 반도체장치의 커패시터 제조방법

Publications (2)

Publication Number Publication Date
KR19980068183A true KR19980068183A (ko) 1998-10-15
KR100252211B1 KR100252211B1 (ko) 2000-04-15

Family

ID=19497172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970004671A KR100252211B1 (ko) 1997-02-17 1997-02-17 반도체장치의 커패시터 제조방법

Country Status (4)

Country Link
US (1) US6194281B1 (ko)
JP (1) JP2902621B2 (ko)
KR (1) KR100252211B1 (ko)
TW (1) TW350118B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100460719B1 (ko) * 2002-09-06 2004-12-08 아남반도체 주식회사 금속 절연체 금속 캐패시터 제조 방법
KR100460718B1 (ko) * 2002-09-06 2004-12-08 아남반도체 주식회사 금속 절연체 금속 캐패시터 제조 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289796A (ja) * 2001-03-26 2002-10-04 Nec Corp 半導体装置の製造方法
KR100477807B1 (ko) * 2002-09-17 2005-03-22 주식회사 하이닉스반도체 캐패시터 및 그의 제조 방법
US6943039B2 (en) * 2003-02-11 2005-09-13 Applied Materials Inc. Method of etching ferroelectric layers
KR100634509B1 (ko) * 2004-08-20 2006-10-13 삼성전자주식회사 3차원 반도체 캐패시터 및 그 제조 방법
KR100655755B1 (ko) 2004-10-04 2006-12-11 삼성전자주식회사 반도체 장치의 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04368172A (ja) * 1991-06-14 1992-12-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH06151749A (ja) * 1992-11-04 1994-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR970007967B1 (en) * 1994-05-11 1997-05-19 Hyundai Electronics Ind Fabrication method and semiconductor device
US5688726A (en) * 1994-08-03 1997-11-18 Hyundai Electronics Industries Co., Ltd. Method for fabricating capacitors of semiconductor device having cylindrical storage electrodes
JP2770789B2 (ja) * 1995-05-22 1998-07-02 日本電気株式会社 半導体記憶装置の製造方法
US5736450A (en) * 1997-06-18 1998-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a cylindrical capacitor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100460719B1 (ko) * 2002-09-06 2004-12-08 아남반도체 주식회사 금속 절연체 금속 캐패시터 제조 방법
KR100460718B1 (ko) * 2002-09-06 2004-12-08 아남반도체 주식회사 금속 절연체 금속 캐패시터 제조 방법

Also Published As

Publication number Publication date
US6194281B1 (en) 2001-02-27
KR100252211B1 (ko) 2000-04-15
JP2902621B2 (ja) 1999-06-07
TW350118B (en) 1999-01-11
JPH10233494A (ja) 1998-09-02

Similar Documents

Publication Publication Date Title
US8450164B2 (en) Methods of forming a plurality of capacitors
US7557013B2 (en) Methods of forming a plurality of capacitors
KR100401503B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
KR100418573B1 (ko) 반도체소자의 제조 방법
JP2741672B2 (ja) スタック形dramセルのキャパシタ製造方法
KR100252211B1 (ko) 반도체장치의 커패시터 제조방법
KR100259039B1 (ko) 반도체장치의커패시터제조방법
US6143605A (en) Method for making a DRAM capacitor using a double layer of insitu doped polysilicon and undoped amorphous polysilicon with HSG polysilicon
KR20010059517A (ko) 고집적 반도체 메모리장치의 실린더형 하부전극 제조방법
KR20000044884A (ko) 반도체 소자의 캐패시터 형성 방법
US7776738B2 (en) Method for fabricating a storage electrode of a semiconductor device
KR20010037680A (ko) 커패시터 및 그 제조 방법
KR100550644B1 (ko) 반도체장치의 캐패시터 제조방법
KR100476380B1 (ko) 반도체 장치의 실린더형 캐패시터 제조방법
KR100431739B1 (ko) 반도체소자의 캐패시터 제조방법
KR20050052076A (ko) 반도체 장치의 캐패시터 및 그 제조 방법
KR100582404B1 (ko) 반도체 장치의 캐패시터 제조방법
KR19980014482A (ko) 반도체 장치의 커패시터 제조방법
KR20050003020A (ko) 반도체 장치의 캐패시터 제조 방법
KR100411300B1 (ko) 반도체 소자의 캐패시터 및 제조방법
KR20030042874A (ko) 반도체소자의 제조방법
KR20040001948A (ko) 반도체 장치의 캐패시터 제조방법
KR20040008697A (ko) 반도체 장치의 캐패시터 제조방법
KR20040003979A (ko) 반도체장치의 캐패시터 제조방법
KR20040059848A (ko) 반도체 장치의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100114

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee