JPH10233494A - 半導体装置のキャパシタ製造方法 - Google Patents

半導体装置のキャパシタ製造方法

Info

Publication number
JPH10233494A
JPH10233494A JP10035044A JP3504498A JPH10233494A JP H10233494 A JPH10233494 A JP H10233494A JP 10035044 A JP10035044 A JP 10035044A JP 3504498 A JP3504498 A JP 3504498A JP H10233494 A JPH10233494 A JP H10233494A
Authority
JP
Japan
Prior art keywords
film
ozone
capacitor
etching
usg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10035044A
Other languages
English (en)
Other versions
JP2902621B2 (ja
Inventor
Seong-Hun Kang
聲 勳 姜
Young-Lark Koh
永 洛 高
Jung-Kyu Lee
貞 圭 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH10233494A publication Critical patent/JPH10233494A/ja
Application granted granted Critical
Publication of JP2902621B2 publication Critical patent/JP2902621B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 帯電面積を広げ、静電容量を増加させた半
導体装置のキャパシタ製造方法に関するものである。 【解決手段】本発明は、半導体基板上に積層された絶縁
膜にコンタクトホールを形成した後、導体層を積層して
上下部電極でできでいるキャパシタ製造方法において、
コンタクトホールが形成された絶縁膜上に第1導体膜を
積層した後、その上にオゾンテオスUSG膜を積層して、
前記下部電極に当たるコンタクトホールの上部にオゾン
テオスUSG膜パターンを形成させ、前記オゾンテオスUSG
膜パターンをエッチングマスクで前記第1導体膜をエッ
チングする。次に、前記オゾンテオスUSG膜パターンの
表面処理のため湿式エッチングを行い、前記湿式エッチ
ングされたウェハの全面に第2導体膜を蒸着させた後、
前記第2導体膜の全面をエッチバック（Etch Back）して
露出された前記オゾンテオスUSG膜パターンを湿式エッ
チングで除去することでキャパシタの下部電極を形成す
るようになる。従って、オゾンテオスUSG膜の下部膜の
依存特性に大きな静電容量を有するキャパシタを容易に
具現できる効果がある。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置のキャパ
シタ製造方法に関するもので、より詳しくは半導体装置
のキャパシタの帯電面積を広げ静電容量を増加させられ
るようなキャパシタ製造方法に関する。
【０００２】
【従来の技術】半導体装置の一般的な素子高集積化の傾
向により、DRAM(Dynamic Random Access Memory)のよう
な半導体メモリー装置もより精巧になり、素子の大きさ
はさらに小さくなっている。従って、チップの平面上の
面積はメモリー容量と比較して小さくなり、このような
表面上の面積の縮小による機能上の問題点を補完するた
めに相対的にチップ構造の高さは増加している。
【０００３】一般的に回路網で素子が正常的な機能を発
揮するためには、素子自体に与えられる電圧や容量は一
定の値に維持しなければならない。素子の表面上の面積
の減少にもかかわらず素子の機能を維持するためには、
素子の作用電圧範囲や静電容量は素子の大きさの減少に
もかかわらず維持されるか、素子の大きさの減少に比べ
て機能の低下を抑えることが必要である。結局、割り当
てられた狭い表面で素子の機能を維持するために素子の
構成はさらに複雑になる傾向がある。
【０００４】特に、一つのトランジスターと一つのキャ
パシタで単位セルが構成されるDRAMで情報を保持するキ
ャパシタの構造は多くの変化を遂げている。
【０００５】例えば、1M DRAMではキャパシタは表面的
な構造にシリコーン酸化膜質の誘電体を多く採択した。
そして、4M DRAMではスタック(Stacked)構造にシリコー
ン酸化膜とシリコーン窒化膜を交互に積層したO-N-Oを
誘電体として、16M DRAMではスタック構造に窒化膜と酸
化膜を積層したN-Oを誘電体として、64M DRAMではシリ
ンダー構造にN-O誘電体を採択するか、スタック構造に
へミスペリカルグレーン(HemiSpherical Grained：以下
‘HSG’とする)を形成させN-O誘電体を採択した。それ
以上の256M DRAMや1G DRAMでもスタック構造、シリンダ
ー構造、COB(Capacitor On Bit Line)構造のような3次
元構造にへミスぺリカルグレーンを形成させる過程を経
て強誘電体を採択する形態に研究が行われている。
【０００６】キャパシタの構造は基本的に二つの電極の
間に誘電体薄膜が入っている構造をなしており、その容
量は誘電体の誘電率と対向された電極の面積に比例して
電極間の間隔、即ち、誘電体の厚さに反比例する。
【０００７】しかし、半導体装置の製造で誘電体膜とし
て使用できる物質としては一般的なシリコーン酸化膜と
シリコーン窒化膜があり、半導体装置ではこれらの単一
膜やこれらの膜を組み合わせて使用している。そして、
最近には静電容量を増やすために窒化膜より3倍ないし4
倍大きい誘電率を持つタンタリウム酸化物(Ta2O5)など
の強誘電体が開発され使用されている。
【０００８】しかし、短期的にはDRAMで使用できる材料
はある程度限定されたもので、その厚さを減らすことも
工程技術上の限度があるので、半導体製造で適正な容量
を維持するために対向する電極の面積を増加させる方法
が目下研究されている。半導体装置で実際に使用されて
いるキャパシタの変化の趨勢もこのような点に重点をお
いたのである。
【０００９】電極の面積を増加させる一つの方法として
は、従来の平面的な形態のキャパシタの電極を立体的に
高く形成するか、構造的な屈曲を与え面積を増加させる
3次元的な構造の下部電極を開発する方法がある。スタ
ック構造、トレンチ(trench)構造、シリンダー構造、CO
B構造などが全てこのような例になる。
【００１０】しかし、このような下部電極の開発は時間
的な側面では有利であるが、精密な多数の段階の加工工
程を経るのが一般的である。従って、多くの場合に工程
の複雑性による費用の増加と、デザインルール(Design
Rule)の限界で実質的適用可能性に対して懐疑的な評価
があった。また、極めて高度に集積化された半導体装置
ではこれらの3次元構造を利用しても充分で安定された
静電容量の確保が難しいという問題もあった。
【００１１】半導体装置でキャパシタの電極面積を広げ
るための別の方法でHSG形成のような物質自体の性質を
利用する方法がある。HSG形成工程は、渡辺等が提案し
たもので（参考文献：SSDM '92、pp. 422-424, "Hemisp
herical Grained Silicon Formation on In-Situ Porou
s Doped Amorphous-Si Using The Seeding Method",H.
Watanabe. et al.）, シリコーンの結晶と非結晶の状態
の転移範囲温度領域でシリコーンの移動(Migration)に
よって、表面エネルギーがもっとも判定された形態のへ
ミスペリカルな形の区域を形成する現象を利用した工程
である。従って、HSG 形成工程は表面反応性が強いシリ
コーン系ガス(Si2H6, SiH4)や膜中のシリコーンがウェ
ハ表面の構造上の異常部位や一部蒸着粒子を核(Seed)で
それぞれの異常部位周辺に突出された形の区域を形成す
る性質を利用して形成膜に多数の突起を持つ粗い表面を
形成し、表面積を広げることにより半導体装置のキャパ
シタの容量を増やす方法で使用されるものである。
【００１２】しかし、このようなHSGを利用する方法も
次のような問題点がある。
【００１３】第１の問題は、キャパシタの下部電極が不
純物でドーピングされている時、HSGの大きさが大きい
ほど下部電極で外の方に拡散される不純物が十分ではな
いためキャパシタンスが減少することである。また、こ
のような問題を解決するために塩化ポスポリル(POCl3）
堆積により下部電極を強制にドーピングさせる場合には
五酸化燐(P2O5)）膜が形成され湿式エッチングが必要で
あるが、湿式エッチングはまたHSG突起を一部摩耗させ
るため面積の増大の効果が半減される。イオン注入で不
純物を注入する場合にも衝撃により突起が摩耗する問題
がある。
【００１４】第２の問題は、ウェハに下部電極のベース
(Base)を形成した後、電極表面にHSGを形成する時、電
極表面以外にも下部電極の間の空間にHSG が形成されて
電極間の絶縁を破壊することである。このような絶縁破
壊を防ぐために、下部電極の間のHSGシリコーンのブリ
ッジ(Bridge)を切るための乾式エッチングを実施する。
この際、電極表面のHSGもエッチングされるので電極の
面積増大効果は半減することとなる。
【００１５】第３の問題は、選択的HSG形成工程を除外
した減圧化学気相蒸着(LPCVD)を利用したHSG形成工程で
はHSGがウェハの裏面まで形成されるので後続の工程で
パーティクルで作用する可能性が高く、これを除去する
ための全面コーティングと湿式エッチング及びコーティ
ング除去などの工程が追加されなければならないことで
ある。
【００１６】第４の問題としては、HSG形成工程で工程
マージンが少ないということである。
【００１７】即ち、非晶質シリコーンからポリシリコー
ンに移行する転移温度領域でHSGの形成が行われるので
形成されるHSGは温度変化に対して敏感で、ウェハとウ
ェハあるいはラン(Run)とランの間の大きさ及び密度の
再現性が低下する。
【００１８】以上述べたように、既存の半導体装置に使
用されるキャパシタ製造方法では、狭い平面にさらに大
きい静電容量を有するキャパシタを製造することが困難
な状況にあり緊急の課題となっている。
【００１９】
【発明が解決しようとする課題】本発明の目的は、既存
の半導体装置キャパシタの製造上の問題点を解決して、
大きい静電容量を有するように電極の表面積を広げるよ
うな半導体装置のキャパシタ製造方法を提供することに
ある。
【００２０】
【課題を解決するための手段】前記の目的を達成するた
めの本発明による半導体装置のキャパシタ製造方法は、
半導体基板上に積層された絶縁膜にコンタクトホールを
形成した後、導体層を積層して上下部電極からなるキャ
パシタを製造する半導体装置キャパシタの製造方法にお
いて、前記コンタクトホールが形成された絶縁膜上に第
１導体膜を積層する段階と、前記第１導体膜の上にオゾ
ンテオスUSG膜（O3 TEOS USG; Ozone Tetraethylorthos
ilicate Undoped Silicate Glass）を積層する段階と、
前記コンタクトホール上部にオゾンテオスUSG膜パター
ンおよび前記キャパシタの下部電極を形成する段階と、
前記オゾンテオスUSG膜パターンをエッチングマスクと
して前記第１導体膜をエッチングする段階と、前記オゾ
ンテオスUSG膜パターンの表面処置のために湿式エッチ
ングする段階と、前記湿式エッチングされたウェハ全面
に第２導体膜を堆積させる段階と、前記第２導体膜全面
をエッチバックする段階と、前記エッチバックを通じて
露出された前記オゾンテオスUSG膜のパターンを湿式エ
ッチングで除去する段階とを備えることを特徴とする。
【００２１】
【発明の実施の形態】以下、本発明の具体的な実施例を
添付した図面を参照に詳細に説明する。
【００２２】図1は本発明の実施例の一つにより半導体
装置のキャパシタを形成する過程で半導体基板10にコン
タクトホール11を有する層間絶縁膜(12、12')の上に第1
導体膜13を形成させた後、オゾンテオスUSG膜14を形成
させる状態を示す図面である。この時、第1導体膜13の
形成と共に前記コンタクトホール11の充填が行われる。
第1導体膜13は不純物が添加されたポリシリコーン、非
晶質シリコーン、ケイ化物(Silicide)または金属材質で
できる。下部電極をなす導体膜の厚さはおよそ500Å乃
至5000Åで、その上の酸化膜の厚さはおよそ500Å乃至10
000Åで調整される。
【００２３】そして、その時形成されるオゾンテオスUSG
膜14は内部に多数の空洞(Void)を有する粗い表面にな
る。本発明はこのようなオゾンテオスUSG膜14の特性を利
用したものである。 即ち、本発明の方法は1%以上の高
濃度のオゾン環境でテオスをソースとするUSG膜が形成
される時、物性のためできる粗い表面と空洞を利用した
ものである。以下、本発明の理解のために、オゾンテオスU
SG膜の特性、特に下部膜の依存性についてさらに詳しく
説明することにする。
【００２４】半導体装置の製造において、非常に頻繁に
行われる工程の一つが酸化膜形成工程である。酸化膜の
形成は主に拡散と蒸着を通じて行われる。蒸着工程では
ソース(Source)ガスでシラン(SiH4）を使用する場合が
多いが、より高密度な集積回路では有機シリコーンソー
スであるテオスを使用するようになった。
【００２５】テオスは現在700℃程度の高温で炉やチャ
ンバーの壁を加熱するホットウォール（Hot Wall）方式
の減圧化学気相蒸着（LPCVD）過程のソースガスで使用
されているし、相対的に低温の400℃前後では、オゾン
と反応する常圧化学気相蒸着（APCVD）、又は準常圧化
学気相蒸着の過程のソースガスで使用されている。常圧
化学気相蒸着による酸化膜形成工程はテオスとオゾンを
大気圧で反応させ、シリコーン酸化膜を形成させるもの
で、従来の酸素を使用するものに比べて反応温度を700
℃から400℃まで低くすることができるため使用の機会
が漸増している。
【００２６】一方、オゾンテオスUSG膜の形成工程はい
くつかの特性を有していて、蒸着において下部膜に関す
るパターン依存性及び蒸着速度依存性が大きいというこ
とである。下部膜は単一な表面や単一な材質である必要
はない。下部膜の依存性は下部膜を構成する材質と形成
条件によってその程度が変わり、逆に特定の下部膜に関
してはその上に蒸着される膜の種類によって、蒸着され
る膜の蒸着速度及びパターン依存性に差が生じる。一般
的に高濃度のオゾン環境で形成されるテオスUSG膜を蒸
着させる場合、蒸着されるオゾンテオスUSG膜は非常に
顕著な下部膜の依存性を有することになる。
【００２７】オゾンテオスUSG膜は工程温度を低く抑え
ることができるというなどのいくつかの長所があって使
用の必要性が増えているが、下部膜の依存性は大きな短
所とされ、半導体装置製造工程ではこれを減らすための
対策が多角的に研究されてきた。その例としては、オゾ
ン濃度を1%以下に減らす方法、下部膜のガスプラズマ処
理、下部膜の依存性が低い膜で媒介膜を形成する方法な
どが挙げられる。
【００２８】しかし、本発明では下部膜に関するプラズ
マ処理なしに高濃度のオゾン雰囲気でオゾンテオスUSG
膜を形成する場合、熱酸化膜上では蒸着速度が遅いが緻
密な膜質（dense film）が形成され、ポリシリコーン膜
や非晶質のシリコーン膜、あるいはプラズマ蒸着膜の上
では高い蒸着率を有するが、空洞があり、粗い表面を有
する膜質が形成されるオゾンテオスUSG膜の下部膜の特
性を利用することになる。
【００２９】図2は下部電極を形成する過程の一つで、
図1の状態でオゾンテオスUSG膜14の中で下部電極パター
ンに当たる部分だけを光リソグラフィとエッチング工程
を利用して残した状態を示す図面である。この時のエッ
チング工程では異方性エッチングを利用する場合が多
い。また、オゾンテオスＵＳＧ膜14と共に第1導体膜13
の下部電極パターンも同時に形成され得る。図3は図2の
状態で下部電極パターンに当たるオゾンテオスUSG膜14
を別途のエッチングマスクなしに湿式エッチングしてオ
ゾンテオスUSG 膜14の粗い表面にある隙間15を拡張する
ことでスポンジのように内部で空洞が連結されエアブリ
ッジ（Air Bridge）を形成する構造をなす状態を示す図
面である。
【００３０】オゾンテオスUSG膜14の下部膜の依存性に
より速く蒸着され、蒸着膜に生じた粗い表面と隙間15、
内部空洞を湿式エッチングを通じて拡張、拡大して酸化
膜と空気の接触面積を拡大している。エアブリッジの大
きさと相互的な連結態様はエッチング条件を制御するこ
とで調節できる。
【００３１】図4は図3の状態で内部に表面の間の連結通
路である多数のエアブリッジを有するオゾンテオスUSG
膜14の上にウェハ全面に第2導体膜16を堆積させた状態
を示す図面である。
【００３２】この過程では、ウェハ上面と共にエアブリ
ッジにも導体膜質が堆積されながら結局エアブリッジが
導体膜質からなるブリッジをなす。この時、導体膜質か
らできたブリッジの態様は堆積工程の条件である各気体
の密度、温度、時間、プラズマの印可の可否を制御する
ことで調節できる。
【００３３】図5は図4の状態で第2導体膜16を全般的に
エッチバックして、オゾンテオスUSG膜14が表れた状態
を示す図面である。
【００３４】図6は図5で表れたオゾンテオスUSG膜14を
湿式エッチングを経て除去した状態を示す図面である。
【００３５】以上の工程により、下部電極の形成が完了
し、下部電極は全体的にシリンダー構造を取りながら、
シリンダー内部には導体膜質のブリッジが形成されてい
る。これらのブリッジはお互い複雑に連結されているの
で、以後形成されるキャパシタの作用面積を広げ静電容
量を増加させるようになる。
【００３６】図6のように表れたオゾンテオスUSG膜14を
除去しないで図5の状態でウェハ全面に誘電物質を形成
させ、その上にまた導体膜を形成させてキャパシタを完
成させることも可能である。
【００３７】上述のように、図1で図6を参照して説明し
た実施例では、スポンジ構造17の導体が全体の静電容量
を増加させられるが、実質的なキャパシタの製造過程で
は条件の調節が難しいので内部が全体的に陥没され、単
純にシリンダー構造に壁の内側に一部突起だけが形成さ
れる可能性が高い。そして、陥没された部分の導体は以
後の工程でパーティクルで作用して工程不良を誘発させ
る心配がある。このような問題を解決するための方策と
して、図7から図12まで説明する実施例を提示できる。
【００３８】図7は本発明の別の実施例によって半導体
装置のキャパシタを形成する過程で半導体基板10にコン
タクトホール11を有する層間絶縁膜12、12'の上に第1導
体膜13を形成させた後、オゾンテオスUSG膜14を形成さ
せ、またその上にプラズマ化学気相蒸着で緻密な膜質の
酸化膜21を形成させた状態を示す図である。
【００３９】図8は図7の状態でオゾンテオスUSG膜14と
プラズマ化学気相蒸着で形成された酸化膜21の中で下部
電極のパターンに当たる部分だけをフォトリソグラフィ
とエッチング工程を利用して残った状態を示す図であ
る。この時のエッチング工程では異方性エッチングを利
用する場合が多い。また、オゾンテオスUSG膜14と共に
第1導体膜13の下部電極パターンも形成され得る。
【００４０】図9は図8の状態で下部電極のパターンに当
たるオゾンテオスUSG膜14を上部のプラズマ化学気相蒸
着で形成した酸化膜21をエッチングマスクで湿式エッチ
ングしてオゾンテオスUSG 膜14の上面を除外した側面の
粗い表面にある隙間15と空洞を拡張することで側壁に内
部に延長される空洞を形成した状態を示す図である。先
の実施例での図3とは違って、オゾンテオスUSG膜14の上
面はエッチング抵抗性がより強い酸化膜21で保護される
のでオゾンテオスUSG膜14は側面でのみエッチングが行
われ、複雑に上面と側面を連結するエアブリッジは形成
されない。
【００４１】図10は図9の状態で内部に進んでいる空洞
を有するオゾンテオスUSG膜14の上の方にウェハ全面に
第2導体膜16を堆積させた状態を示す図面である。第2導
体膜16はオゾンテオスUSG膜14の上面と共に側面から内
部に進んでいる空洞にも堆積されほぼ水平に形成される
導体突起を形成する。
【００４２】図11は図10の状態で第2導体膜16を全般的
にエッチバックして、プラズマ化学気相蒸着による緻密
な酸化膜21の残存物とまばらな構成のオゾンテオスUSG
膜14が表れた状態を示す図である。
【００４３】図12は図11で表れた緻密な酸化膜21の残存
物とオゾンテオスUSG膜14を湿式エッチングを経て除去
した状態を示す図である。
【００４４】以上の工程を経て下部電極の形成が完了
し、下部電極は全体的にシリンダー構造になっており、
シリンダー内部にはシリンダー壁の方から内側に水平形
の導体突起27が形成されている。これらの導体突起27は
以後形成されるキャパシタの作用面積を広げ静電容量を
増加させることになる。
【００４５】なお、本発明によれば、オゾンテオスUSG
を積層させる段階の後にプラズマを与えるなどの方法で
別の酸化膜を蒸着させる工程を追加することもできる。
このような場合、別の酸化膜の蒸着には主にプラズマ化
学気相蒸着(PECVD)が使用されるが、別に形成された酸
化膜はまず形成されたオゾンテオスUSG膜の表面処理の
ためのあるいは除去のための湿式エッチング過程で同時
に除去され得る。
【００４６】また、本発明でオゾンテオスUSG膜は減圧
化学気相蒸着（Low Pressure Chemical Vapor Depositi
on）、常圧化学気相蒸着（Atmospheric Pressure Vapor
Deposition）、プラズマ化学気相蒸着（Plasma Enhanc
ed Chemical Vapor Deposition）の方法などで形成され
得るし、オゾンテオスUSG膜に形成される空洞に満たさ
れる導体物質の大きさ、密度などの調節は第2導体膜を
形成させる工程での温度、圧力、各ガスの密度、蒸着時
間あるいは湿式エッチングの条件等によって制御し得
る。
【００４７】さらに、本発明の下部電極が形成された後
で形成される誘電膜はシリコーン窒化膜、シリコーン酸
化膜及びそれらの組み合わせとチタン酸化物、タンタリ
ウム酸化物など強誘電体を使用することができる。ま
た、本発明のオゾンテオスUSG膜自体が誘電体になり得
るのでオゾンテオスUSG膜を除去せずにこれを誘電体と
して利用してその上に第2導体膜で行われる下部電極部
分を覆うために別の誘電膜を形成させた後、再び上部電
極を形成することもできる。
【００４８】
【発明の効果】従って、本発明によると既存の半導体装
置の立体的な構造やHSG構造のキャパシタの製造上の問
題点が解消された上に、表面積を広げ、大きな静電容量
をもつことのできる半導体装置のキャパシタを提供する
ことができる利点がある。
【００４９】以上の本発明は記載された具体的な例に対
してのみ詳細に説明されたが、本発明の技術思想の範囲
内で多様な変形及び修正が可能であることは当業者にと
って明白なことであり、このような変形及び修正が添付
された特許請求範囲に属することは当然なものである。
【図面の簡単な説明】
【図１】本発明の実施例の一つによって半導体基板上に
コンタクトホールを有する層間絶縁膜の上に第1導体膜
を形成させた後、オゾンテオスUSG膜を形成させた状態
を示す断面図である。
【図２】図２の状態でオゾンテオスUSG膜をエッチング
して下部電極パターンに該当する部分だけを残した状態
を示す断面図である。
【図３】図２の状態で湿式エッチングしてオゾンテオス
USG膜の内部にエアブリッジ（Air Bridge）を形成した
状態を示す断面図である。
【図４】図３の状態でウェハの全面に第2導体膜を堆積
させた状態を示す断面図である。
【図５】図４の状態で前記第2導体膜をエッチバックし
てオゾンテオスUSG膜が表れた状態を示す断面図であ
る。
【図６】図５で表れたオゾンテオスUSG膜を湿式エッチ
ングを経て除去した状態を示す断面図である。
【図７】本発明の別の実施例によってコンタクトホール
を有する層間絶縁膜の上に第1導体膜、オゾンテオスUSG
膜及び緻密な膜質の酸化膜を次々に形成させた状態を示
す断面図である。
【図８】図７の状態で下部電極のパターンに該当する部
分だけを残した状態を示す断面図である。
【図９】図８の状態で上部の酸化膜をエッチングマスク
で湿式エッチングして、オゾンテオスUSG膜の上面を除
外した側面の粗い表面にあるボイドを拡張して側面から
内部に延長される空洞を形成した状態を示す断面図であ
る。
【図１０】図９の状態でウェハの全面に第2導体膜を堆
積させた状態を示す断面図である。
【図１１】図１０の状態で第2導体膜をエッチバックし
てプラズマ化学気相蒸着による緻密な酸化膜の残存物と
まばらな構成のオゾンテオスUSG膜が表れた状態を示す
断面図である。
【図１２】図１１で現れた緻密な酸化膜の残存物とオゾ
ンテオス酸化膜を、湿式エッチングを経て除去した状態
を示す断面図である。
【符号の説明】
10 半導体基板 11 コンタクトホール（Contact Hole） 12，12' 層間絶縁膜 13 第1導体膜 14 オゾンテオスUSG（O3 TEOS USG）膜 15 隙間 16 第2導体膜 17 スポンジ構造 21 酸化膜 27 導体突起

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に積層された絶縁膜にコン
    タクトホールを形成した後、導体層を積層して上下部電
    極からなるキャパシタを製造する半導体装置キャパシタ
    の製造方法において、前記コンタクトホールが形成され
    た絶縁膜上に第１導体膜を積層する段階と、前記第１導
    体膜の上にオゾンテオスUSG膜（Ozone Tetraethylortho
    silicate Undoped Silicate Glass）を積層する段階
    と、 前記コンタクトホール上部にオゾンテオスUSG膜パター
    ンおよび前記キャパシタの下部電極を形成する段階と、 前記オゾンテオスUSG膜パターンをエッチングマスクと
    して前記第１導体膜をエッチングする段階と、 前記オゾンテオスUSG膜パターンの表面処置のために湿
    式エッチングする段階と、 前記湿式エッチングされたウェハ全面に第２導体膜を堆
    積させる段階と、前記第２導体膜全面をエッチバックす
    る段階と、 前記エッチバックを通じて露出された前記オゾンテオス
    USG膜のパターンを湿式エッチングで除去する段階と、
    を備えることを特徴とする半導体装置のキャパシタ製造
    方法。
  2. 【請求項２】 前記オゾンテオスUSG膜を積層させる段
    階の後に別の緻密な酸化膜を蒸着させる工程がさらに追
    加されることを特徴とする請求項１記載の半導体装置の
    キャパシタ製造方法。
  3. 【請求項３】 前記別の緻密な酸化膜はプラズマ化学気
    相蒸着を使用して形成することを特徴とする請求項２記
    載の半導体装置のキャパシタ製造方法。
  4. 【請求項４】 前記別の緻密な酸化膜は前記第２導体膜
    全面をエッチバックした後に、前記オゾンテオスUSG膜
    パターンを湿式エッチングで制御することを特徴とする
    請求項２記載の半導体装置のキャパシタ製造方法。
  5. 【請求項５】 前記オゾンテオスUSG膜パターンを前記
    エッチングマスクとして前記第１導体膜をエッチングす
    る段階が、前記オゾンテオスUSG膜パターンの表面処理
    のために湿式エッチングする段階と同時に同一のエッチ
    ング過程で行われることを特徴とする請求項１記載の半
    導体装置のキャパシタ製造方法。
  6. 【請求項６】 前記オゾンテオスUSG膜パターンを前記
    エッチングマスクで前記第１導体膜をエッチングする段
    階が、前記オゾンテオスUSG膜パターンの表面処理のた
    めに、湿式エッチングをする段階を経た後に行われるこ
    とを特徴とする請求項１記載の半導体装置のキャパシタ
    製造方法。
  7. 【請求項７】 前記第１導体膜は不純物を含むポリシリ
    コーンあるいは非晶質シリコーンからなることを特徴と
    する請求項１記載の半導体装置のキャパシタ製造方法。
  8. 【請求項８】 前記下部電極になるコンタクトホール上
    部に前記オゾンテオスUSG膜パターンを形成させる段階
    でエッチング工程は異方性エッチング方法で行われるこ
    とを特徴とする請求項１記載の半導体装置のキャパシタ
    製造方法。
  9. 【請求項９】 前記下部電極が形成された後、形成され
    る誘電膜としてタンタリウム酸化物のような強誘電体の
    物質膜を形成させることを特徴とする請求項１記載の半
    導体装置のキャパシタ製造方法。
  10. 【請求項１０】 前記オゾンテオスUSG膜を除去せずに
    誘電体として使用し、前記第２導体膜からなる下部電極
    部分を覆うために別の誘電膜を形成させた後に、上部電
    極を形成してキャパシタを形成することを特徴とする請
    求項１記載の前記半導体装置のキャパシタ製造方法。
JP10035044A 1997-02-17 1998-02-17 半導体装置のキャパシタ製造方法 Expired - Fee Related JP2902621B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970004671A KR100252211B1 (ko) 1997-02-17 1997-02-17 반도체장치의 커패시터 제조방법
KR1997-4671 1997-02-17

Publications (2)

Publication Number Publication Date
JPH10233494A true JPH10233494A (ja) 1998-09-02
JP2902621B2 JP2902621B2 (ja) 1999-06-07

Family

ID=19497172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10035044A Expired - Fee Related JP2902621B2 (ja) 1997-02-17 1998-02-17 半導体装置のキャパシタ製造方法

Country Status (4)

Country Link
US (1) US6194281B1 (ja)
JP (1) JP2902621B2 (ja)
KR (1) KR100252211B1 (ja)
TW (1) TW350118B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100655755B1 (ko) 2004-10-04 2006-12-11 삼성전자주식회사 반도체 장치의 제조 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289796A (ja) * 2001-03-26 2002-10-04 Nec Corp 半導体装置の製造方法
KR100460718B1 (ko) * 2002-09-06 2004-12-08 아남반도체 주식회사 금속 절연체 금속 캐패시터 제조 방법
KR100460719B1 (ko) * 2002-09-06 2004-12-08 아남반도체 주식회사 금속 절연체 금속 캐패시터 제조 방법
KR100477807B1 (ko) * 2002-09-17 2005-03-22 주식회사 하이닉스반도체 캐패시터 및 그의 제조 방법
US6943039B2 (en) * 2003-02-11 2005-09-13 Applied Materials Inc. Method of etching ferroelectric layers
KR100634509B1 (ko) * 2004-08-20 2006-10-13 삼성전자주식회사 3차원 반도체 캐패시터 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04368172A (ja) * 1991-06-14 1992-12-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH06151749A (ja) * 1992-11-04 1994-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR970007967B1 (en) * 1994-05-11 1997-05-19 Hyundai Electronics Ind Fabrication method and semiconductor device
US5688726A (en) * 1994-08-03 1997-11-18 Hyundai Electronics Industries Co., Ltd. Method for fabricating capacitors of semiconductor device having cylindrical storage electrodes
JP2770789B2 (ja) * 1995-05-22 1998-07-02 日本電気株式会社 半導体記憶装置の製造方法
US5736450A (en) * 1997-06-18 1998-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a cylindrical capacitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100655755B1 (ko) 2004-10-04 2006-12-11 삼성전자주식회사 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
TW350118B (en) 1999-01-11
KR19980068183A (ko) 1998-10-15
JP2902621B2 (ja) 1999-06-07
KR100252211B1 (ko) 2000-04-15
US6194281B1 (en) 2001-02-27

Similar Documents

Publication Publication Date Title
US5801104A (en) Uniform dielectric film deposition on textured surfaces
US5563090A (en) Method for forming rugged tungsten film and method for fabricating semiconductor device utilizing the same
JPH06244435A (ja) 半導体装置及びその製造方法
JP2001237401A (ja) 高誘電キャパシタ誘電体を含む半導体デバイス及びその製造方法
JPH1098169A (ja) 高誘電膜の製造方法及びそれを用いたキャパシタの製造方法
JPH10209399A (ja) 半導体素子のコンタクト配線方法及びこれを利用したキャパシタの製造方法
US6159849A (en) Methods of forming nitride dielectric layers having reduced exposure to oxygen
JP2001085636A (ja) 高容量を有するキャパシタ製造方法およびこれを利用した半導体装置の製造方法
JP2741672B2 (ja) スタック形ｄｒａｍセルのキャパシタ製造方法
JPH08204145A (ja) 半導体装置の製造方法
JP2902621B2 (ja) 半導体装置のキャパシタ製造方法
KR100259039B1 (ko) 반도체장치의커패시터제조방법
US7776738B2 (en) Method for fabricating a storage electrode of a semiconductor device
KR20000044884A (ko) 반도체 소자의 캐패시터 형성 방법
JPH05110026A (ja) 半導体装置の製造方法
JP2001223343A (ja) キャパシタの下部電極及びその製造方法
US6140203A (en) Capacitor constructions and semiconductor processing method of forming capacitor constructions
KR100550644B1 (ko) 반도체장치의 캐패시터 제조방법
US6239040B1 (en) Method of coating amorphous silicon film
US6762090B2 (en) Method for fabricating a capacitor
US6348708B1 (en) Semiconductor device utilizing a rugged tungsten film
US6528436B1 (en) Method of forming silicon nitride layer directly on HSG polysilicon
JP2000150826A (ja) 半導体集積回路装置の製造方法
US6204121B1 (en) Method for bottom electrode of capacitor
KR100557965B1 (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080319

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees