KR19980064003A - 전자부품용 리드재, 그것을 이용한 리드 및 반도체 장치 - Google Patents

전자부품용 리드재, 그것을 이용한 리드 및 반도체 장치 Download PDF

Info

Publication number
KR19980064003A
KR19980064003A KR1019970067440A KR19970067440A KR19980064003A KR 19980064003 A KR19980064003 A KR 19980064003A KR 1019970067440 A KR1019970067440 A KR 1019970067440A KR 19970067440 A KR19970067440 A KR 19970067440A KR 19980064003 A KR19980064003 A KR 19980064003A
Authority
KR
South Korea
Prior art keywords
plating layer
lead
thickness
lead material
alloy
Prior art date
Application number
KR1019970067440A
Other languages
English (en)
Other versions
KR100547458B1 (ko
Inventor
다니모또모리마사
스즈끼사또시
마쯔다아끼라
스기에긴야
Original Assignee
후루까와준노스께
후루까와덴끼고오교가부시끼가이샤
기무라히로유끼
교와덴센가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루까와준노스께, 후루까와덴끼고오교가부시끼가이샤, 기무라히로유끼, 교와덴센가부시끼가이샤 filed Critical 후루까와준노스께
Publication of KR19980064003A publication Critical patent/KR19980064003A/ko
Application granted granted Critical
Publication of KR100547458B1 publication Critical patent/KR100547458B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • C22C13/02—Alloys based on tin with antimony or bismuth as the next major constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y10T428/12715—Next to Group IB metal-base component

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Non-Insulated Conductors (AREA)

Abstract

환경에 악영향을 미치지 않고, 납땜성 또는 용접시의 용접강도가 우수하며, 또, 리플로 처리시의 두께편차도 작은 전자부품용 리드재가 제공되고, 이 리드재는, 도전성 기체의 표면에 Pb 를 함유하지 않는 제 1 도금층과 제 2 도금층이 이 순서로 적층되어 있어, 제 2 도금층이 제 1 도금층보다도 용융온도가 낮게 되어 있다. 그리고, 이들 제 1 도금층과 제 2 도금층은, Sn 단체와 Sn 합금으로 구성되어 있다.

Description

전자부품용 리드재, 그것을 이용한 리드 및 반도체장치
본 발명은 전자부품용 리드재, 이것을 이용한 리드 및 반도체 장치에 관한 것이며, 더욱 상세하게는, 도전성 기체(基體)의 표면을 Pb 를 함유하지 않는 Sn 계 도금층으로 피복한 전자부품용 리드재로서, Pb 를 함유하지 않으므로 환경을 해치지 않으며, 납땜성 (땜납 젖음성) 이 우수하고, 땜납과의 접합강도가 높으며, 또 리플로 (reflow) 처리시에도 두께편차를 발생시키지 않는 전자부품용 리드재에 관한 것이다.
Cu 단체 (單體) 또는 Cu 합금과 같은 도전성 기체의 표면을, Sn 단체 또는 땜납으로 대표되는 Sn 합금의 도금층으로 피복한 리드재는, 상기 Cu 단체 또는 Cu 합금이 갖추고 있는 우수한 도전성과 기계적 강도를 가지며, 또한, Sn 단체 또는 Sn 합금이 갖추고 있는 내식성과 양호한 납땜성까지도 같이 갖는 고성능 도체로서, 각종 단자, 커넥터, 리드와 같은 전기·전자기기분야 또는 전력 케이블의 분야 등에서 다용되고 있다.
또, 반도체칩을 회로기판에 탑재하는 경우에는, 반도체칩의 외부 리드부에 땜납의 용융도금 또는 전기도금을 행함으로써, 당해 외부 리드부의 납땜성을 향상시키고 있다.
그런데, 상술한 리드재에 있어서, 도전성 기체를 피복하는 도금층이 Sn 단체로 이루어지는 경우에는 다음과 같은 문제가 있다.
우선, 형성된 Sn 도금층에는 Sn 의 위스커 (whisker ; 침상 (針狀) 단결정) 가 발생하여, 이것이 단락사고의 원인이 되는 경우가 있다는 것이다. 이와 같은 문제는, Sn 도금층에 리플로 처리를 행함으로써 해소할 수 있다.
그러나, Sn 단체의 융점은, 232 ℃ 로 비교적 고온이며, 또 Sn 도금층이 예를 들면, 땜납 조립공정 (땜납을 이용하여 목적의 부재로 하는 공정) 에서 가하는 열 등으로 산화되기 쉬우므로, Sn 도금층은 그 납땜성이 열화된다는 문제가 있다.
또, 콘덴서용 리드선의 경우에는, 용접대상의 예를 들면 알루미늄선과의 용접부의 패딩 (padding) 을 행하므로, 도금층의 두께를 두껍게 하고 있는데, 그와 같은 리드선에 상기 리플로 처리를 행하면, 처리후의 Sn 도금층의 두께편차가 커진다는 문제가 있다.
한편, 도금층을 Sn 합금으로 형성하면, Sn 도금층의 경우와 같은 위스커는 발생하지 않는다. 이와 같은 Sn 합금의 대표예는 땜납 (Sn-Pb 합금) 이며, 종래부터 널리 사용되고 있다.
그러나, 땜납에 함유되어 있는 Pb 는 인체에 악영향을 미칠 우려가 있기 때문에, 최근에는 그 우수한 성질을 갖추고 있음에도 불구하고 사용이 경원시 되고 있다. 그리고, Pb 를 함유하지 않는 Sn 합금, 구체적으로는, Sn-Ag 계, Sn-Bi 계, Sn-In 계, Sn-Zn 계의 것으로 대체되고 있다.
그러나, 이들 Sn 합금으로 도금층을 형성한 리드재에는 다음과 같은 문제가 있다.
우선, 이들 합금의 융점은 비교적 저온이고, 이로 인해, 땜납 조립공정의 열로, 도전성 기체의 구성재료인 Cu 등이 이 Sn 합금 도금층의 표면에 열확산되어, 당해 Sn 합금 도금층의 납땜성이 열화된다는 문제이다.
더우기, 예를 들면 알루미늄선과 용접할 때, 용접부의 온도는 순간적으로는 2000 ℃ 부근의 온도가 되므로, 당해 용접부의 근방에서는, Sn 합금 도금층내의 Zn, Bi, In 등이 원소가 순간적으로 기화하여, 그 결과, 용접부에는 기공이 발생하여, 그 용접강도가 저하된다는 문제도 발생한다. 게다가, 용접부에서는, 도전성 기체로부터 Cu 등이 열확산되어 리드재의 표면에 Cu-Sn 계 화합물층 등이 형성됨으로써, 표면의 변색과 납땜성의 열화도 일어날 수 있다.
또한, Pb 를 함유하지 않는 Sn 합금으로서 예시한 상술한 합금 중, Sn-Ag 계, Sn-In 계의 것은 상기의 문제에 덧붙여 고가라는 문제가 있다. 또 Sn-Bi 계의 것은, 내열성이 열등하여 도전성 기체의 열확산이 일어나기 쉽고, 휨가공성이 열등하므로 도금층에 균열이 발생하기 쉬우며, 또한 납땜후에 형성된 접합부에서는 그 접합강도가 시간경과에 따라 열화된다는 문제가 있다. 그리고, Sn-Zn 계의 것은, 내열성이 열등하다.
본 발명의 목적은, 땜납 도금층을 사용하지 않는 종래의 리드재에 있어서의 상술한 문제를 해결하고, Pb 의 악영향이 배제되어 있는 것은 물론이며, 납땜성이 우수하며, 알루미늄선 등과의 용접부의 용접강도가 높고, 또 도금층의 전체를 두껍게 하여 리플로 처리를 행해도 두께편차의 발생을 억제할 수 있는 전자부품용 리드재를 제공하는 것이다.
또, 본 발명의 다른 목적은 상술한 전자부품용 리드재를 사용하여 제조된 리드를 제공하는 것이며, 나아가서는, 그 리드를 사용하고 있는 반도체장치를 제공하는 것이다.
상술한 목적을 달성하기 위해, 본 발명에 있어서는, 하기로 이루어지는 전자부품용 리드재 :
도전성 기체의 표면에, 제 1 도금층과 제 2 도금층이 이 순서로 적층되어 있으며 ; 그리고,
상기 제 2 도금층을 구성하는 재료의 용융온도는, 상기 제 1 도금층을 구성하는 재료의 용융온도보다도 낮은 것이 제공된다.
구체적으로는, 상기 제 1 도금층은 Sn 단체로 이루어지며, 상기 제 2 도금층은, Ag, Bi, Cu, In, Zn 의 군에서 선택되는 적어도 1 종을 함유하는 Sn 합금으로 이루어지는 전자부품용 리드재 (이하, 제 1 리드재라 함), 또는, 상기 제 1 도금층은 Ag, Cu, Sb, Y 의 군에서 선택되는 적어도 1 종을 함유하는 Sn 합금으로 이루어지며, 상기 제 2 도금층은 Sn 단체로 이루어지는 전자부품용 리드재 (이하, 제 2 리드재라 함) 가 제공된다.
또, 본 발명에 있어서는, 상술한 전자부품용 리드재를 사용한 리드와, 그 리드를 사용하고 있는 반도체 장치가 제공된다.
도1은 본 발명의 리드재의 일례를 나타내는 단면도이다.
도2는 본 발명의 리드의 일례인 반도체장치용 리드프레임을 도시한 평면도이다.
도3은 도2의 리드프레임에 반도체소자를 탑재한 반도체장치를 도시한 단면도이다.
도1은 본 발명의 리드재 (A) 의 기본구성을 나타내는 단면도이다. 도1에 있어서, 도전성 기체 (1) 의 표면에는, 후술하는 제 1 도금층 (2) 과 제 2 도금층 (3) 이 이 순서대로 적층된 도금층의 2 층 구조가 형성되어 있다. 그리고, 이 리드재 (A) 에 있어서는, 최상층의 제 2 도금층 (3) 을 구성하는 재료는 그 용융온도 (이것을 T2라 함) 가 그 아래에 위치하는 제 1 도금층 (2) 을 구성하는 재료의 용융온도 (이것을 T1이라 함) 보다도 낮게 되어 있다.
우선, 이 리드재 (A) 에 있어서의 도전성 기체 (1) 로서는, 적어도 그 표면이 도전성을 갖는 재료이면 어떤것이라도 좋으며, 예를 들면, Cu 계, Fe 계, Ni 계, Al 계 등의 재료를 들 수 있고, 리드재의 목적용도에 따라서 적절히 선정된다. 이들 중에서, 적어도 표면의 구성재료는 Cu 단체 또는 Cu 합금 등인 것이 매우 바람직하다. 특히 리드재에 큰 기계적 강도가 요구되는 경우에는, 예를 들면 강재를 심부 (芯部) 로 하고, 그 표면을 Cu 또는 Cu 합금의 층으로 피복한 것이 바람직하며, 또 리드재에 우수한 도전성이 요구되는 경우에는 Cu 단체로 기체를 구성하는 것이 바람직하다. 또, 도전성 기체의 형상은 한정되는 것은 아니며, 봉형, 선형, 판형, 조 (條), 관형 등, 어느것이라도 좋다.
이 리드재 (A) 는 다음과 같은 효과를 발휘한다.
우선, 최상층에 납땜을 할 때, 만일 납땜온도 (T) 가 T2≤ T 〈 T1의 관계를 만족하는 경우, 최상층의 제 2 도금층 (3) 은 용융되었다고 해도 그 아래에 위치하는 제 1 도금층 (2) 의 용융은 일어나지 않으므로, 이 제 1 도금층 (2) 이 납땜시의 열로 도전성 기체 (1) 로부터 열확산되는 Cu 등에 대하여 장벽으로서 기능하게 된다. 따라서, 리드재 (A) 에 있어서의 납땜성의 열화는 억제되고, 땜납과의 사이에서 양호한 접합강도를 실현할 수 있다.
또, 제 1 도금층 (2) 의 두께를 t1, 제 2 도금층 (3) 의 두께를 t2로 한 경우, 전체의 두께 (t1+ t2) 는 두꺼워도, 두께 (t2) 를 얇게 한 상태로 도금층을 전체로 하여 두껍게 하여, 그것에 리플로 처리를 했다고 하면, 리플로 처리시에는, 얇은 제 2 도금층 (3) 만은 용융되어도 두꺼운 제 1 도금층 (2) 의 용융을 억제할 수 있다. 그 결과, 리플로 처리 종료후의 두께편차의 발생을 억제할 수 있게 된다.
본 발명의 리드재의 경우, 구체적으로는, 다음과 같은 양태의 것이 제안된다.
우선 제 1 리드재는, 제 1 도금층 (2) 이 Sn 단체 (융점 : 231.9 ℃) 로 이루어지며, 또 제 2 도금층 (3) 이 Ag, Bi, Cu, In, Zn 의 군에서 선택되는 적어도 1 종을 함유하는 Sn 합금 (I) 으로 이루어진 것이다.
그리고, 제 2 리드재는, 제 1 도금층 (2) 이 Ag, Cu, Sb, Y 의 군에서 선택되는 적어도 1 종을 함유하는 Sn 합금 (II) 으로 이루어지며, 또 제 2 도금층 (3) 이 Sn 단체로 이루어진 것이다.
즉, 상기 리드재에 있어서는, 2 층 구조의 도금층 중, 하나는 Sn 단체로 구성하고, 다른 도금층은 Sn 합금 (I) 또는 Sn 합금 (II) 으로 구성하는 것이며, 제 1 리드재의 경우는, 최상층의 제 2 도금층 (3) 이 Sn 단체보다 저융점의 Sn 합금 (I) 으로 구성되고, 제 2 리드재의 경우는, 최상층의 제 2 도금층 (3) 이 Sn 단체로 구성되며, 제 1 도금층 (2) 이 그보다도 고융점의 Sn 합금 (II) 으로 구성된 것이다.
우선, 제 1 리드재에 대하여 상세히 설명한다.
제 1 리드재로 사용하는 Sn 합금 (I) 으로서는, Sn-Ag 계, Sn-Bi 계, Sn-Cu 계, Sn-In 계, Sn-Zn 계의 2 원계 합금 외에, 예를 들면, Sn-In-Ag 계, Sn-Zn-In 계, Sn-Bi-Ag-Cu 계 등의 다원계 합금을 들 수 있는데, 이 모든 경우, 그 합금들의 용융온도는 Sn 단체의 용융온도보다도 낮아지도록 합금조성이 조정되어야 한다.
예를 들면 상술한 2 원계 합금에 있어서, Sn-Ag 계의 경우는 Ag 함유량의 상한치를 5 중량%, Sn-Bi 계의 경우는 Bi 함유량의 상한치를 87 중량%, Sn-Cu 계의 경우는 Cu 의 함유량의 상한치를 2 중량%, Sn-Zn 계의 경우는 Zn 함유량의 상한치를 12 중량% 로 각각 규제할 필요가 있다. 상기 상한치를 넘으면, 모든 경우에, 용융온도는 Sn 단체보다 높아져서, 본 발명의 리드재에 있어서의 제 2 도금층 (3) 의 재료로서는 부적절하게 된다.
또한, Sn-In 계의 경우는, In 이 함유되어 있는 것만으로 그 용융온도는 Sn 단체보다도 낮아지므로 In 함규량의 상한치에 제한은 없다. 그러나, 너무 다량으로 함유되어 있으면, 예를 들면 알루미늄선과 그 제 1 리드재를 용접할 때, 이 제 2 도금층 (3) 은 직접 고열을 받게되므로, 그 때의 In 의 기화에 의해 용접부에 기공이 발생하여 용접강도의 저하를 초래한다. 따라서, Sn-In 계의 경우에는, In 함유량은 50 중량% 이하로 규제하는 것이 바람직하다.
또, Sn-Bi 계의 경우, 융점과의 관계에서는 Bi 함유량은 87 중량% 까지 허용되지만, 땜납과 접합했을 때 당해 땜납 접합부에 Bi 가 20 중량% 이상 존재하면, 그 땜납 접합부의 접합강도가 시간경과에 따라 열화되어버린다. 그리고, 너무 다량으로 Bi 가 함유되어 있는 계의 경우에는, In 의 경우와 마찬가지로 용접부에 기공이 발생하여 용접강도의 저하가 야기된다. 이로 인해, Sn 합금 (I) 으로서 Sn-Bi 계 합금을 사용하는 경우에는, 납땜후의 접합부의 Bi 함유량이 20 중량% 보다도 적어지는 합금조성으로 조정하는 것이 바람직하다. 즉, Sn 합금 (I) 으로서는, 납땜조건에 의해서도 좌우되므로 일괄적으로는 말할 수 없지만, 일반적으로는, Bi 함유량이 30 중량% 이하의 Sn-Bi 합금을 사용하는 것이 바람직하다.
상술한 Sn 합금 (I) 중, Sn-Ag 계와 Sn-In 계는 비교적 고가이며, 또 Sn-Zn 계 또는 Sn-In 계는 납땜시에 산화변색을 일으켜 열화되는 일이 있고, Sn-Cu 계의 경우에도 납땜시에 산화변색을 일으켜 열화되는 문제가 있어, Sn-Bi 계가 공업적으로는 가장 유리하다. 이 Sn-Bi 계는, 상기 Sn 합금 (I) 중에서, 그다지 고가도 아니며, 게다가 내산화성이 우수하기 때문이다.
다음에, 제 2 리드재에 대하여 상세히 설명한다.
제 2 리드재로 사용하는 Sn 합금 (II) 으로서는, Sn-Ag 계, Sn-Cu 계, Sn-Sb 계, Sn-Y 계의 2 원계 합금 외에, Sn-Ag-Cu 계, Sn-Ag-Sb 계 등의 다원계 합금을 들 수 있는데, 모든 경우에, 그 합금들의 용융온도는 Sn 단체의 용융온도보다도 높아지도록 합금조성이 조정되어야 한다.
예를 들면 상술한 2 원계 합금에 있어서, Sn-Ag 계의 경우는 Ag 함유량을 5 중량% 이상, Sn-Cu 계의 경우는 Cu 함유량을 2 중량% 이상으로 설정하면 된다. 또, Sn-Sb 계, Sn-Y 계의 경우는, Sb, Y 를 함유시키는 것만으로 그 용융온도는 Sn 단체보다도 높아지므로, 용융온도의 점에서는 함유량에 제한을 받는 일은 없다.
그러나, 이들 원소의 함유량을 너무 많게 해도 내열성의 효과는 포화에 달할 뿐만 아니라, 예를 들면 Sn-Ag 계, Sn-Y 계의 경우에는 비용상승을 초래하고, 또 Sn-Sb 계의 경우에는, 이 제 1 도금층 (2) 이 최상층의 Sn 도금층 (3) 의 아래에 위치하고 있으므로 제 1 리드재에 있어서의 Sn 합금 (I) 정도는 아니지만, 역시, 알루미늄선과의 용접시에 기공 발생의 우려도 있으므로, Sn 합금 (II) 에서의 이들 원소의 함유량은 20 중량% 이하로 설정하는 것이 바람직하다.
이와 같은 제 1 리드재, 제 2 리드재 모두, 제 1 도금층 (2) 의 두께 (t1) 는, 1 ∼ 15 ㎛, 제 2 도금층의 두께 (t2) 는 0.5 ∼ 5 ㎛ 로 설정하고, 또, t1과 t2의 사이에서는 t2/ t1≤ 1 의 관계가 성립하도록 설정하는 것이 바람직하다.
제 1 도금층 (2) 의 두께 (t1) 가 1 ㎛ 보다 얇아지면, 납땜시에 도전성 기체 (1) 로부터 열확산되는 Cu 등에 대하여 장벽으로서의 기능이 유효하게 발휘되지 않고, 또 두께 (t1) 를 15 ㎛ 보다 두껍게 해도 쓸데 없을 뿐만아니라, 형성한 도금층에 축적되는 도금왜곡(도금변형) 이 커져서 기체와의 박리 또는 균열 등이 발생하기 쉽기 때문이다.
제 2 도금층의 두께 (t2) 가 0.5 ㎛ 보다 얇아지면, 예를 들면 알루미늄선과의 용접시에 용접부의 패딩을 행할 수 없으며, 또 두께 (t2) 를 5 ㎛ 보다 두껍게 하면, 예를 들면 리플로 처리시에 두께편차가 일어나기 쉽기 때문이다.
각 도금층의 두께 (t1, t2) 는 상술한 범위내에 설정하면서 2 개의 도금층의 합계의 두께 (t1 +t2) 를 5 ∼ 15 ㎛ 로 하는 것이 바람직하다.
또, 두께 (t1) 의 제 1 도금층 (2) 과 두께 (t2) 의 제 2 도금층 (3) 과의 사이에서는, t2/ t1≤ 1 의 관계, 즉, 제 2 도금층 (3) 을 제 1 도금층 (2) 보다도 얇게 하는 것이 바람직하다.
그 이유의 하나는, 예를 들면 제 1 리드재의 경우, 제 2 도금층 (3) 을 Sn-Ag 계 또는 Sn-In 계로 형성할 때, 이들 고가의 합금계의 도금층을 얇게 함으로써, 리드재로서의 기능 저하를 초래하지 않고, 비용저감이 가능해지기 때문이다.
또, 제 1 리드재에 있어서 제 2 도금층 (3) 이 Sn-Bi 계인 경우, 제 1 도금층 (2) 의 두께를 두껍게 하여 기체로부터의 Cu 등의 열확산을 억제하여 당해 Sn-Bi 계 도금층의 납땜성을 확보한 후에, 이 Sn-Bi 계 도금층을 얇게 함으로써, 휨가공성을 양호하게 할 수 있다.
또는, 예를 들면 납땜시 또는 리플로 처리시, 또 알루미늄선 등과의 용접시에 2 층 구조의 도금층이 용융된 경우에는, 용융후의 재응고시에 형성된 새로운 도금층에서는 Sn 합금에 함유되어 있던 Bi, Ag 등의 성분이 Sn 으로 희석된 상태가 된다. 예를 들면 제 1 리드재에 있어서의 제 2 도금층이 Sn-Bi 계로 형성되어 있는 경우에는, 새로운 도금층에서의 Bi 함유량이 저하되게 된다. 이와 같이, 이 제 2 도금층의 두께 (t2) 를 얇게 함으로써, 새로운 도금층에 있어서의 Bi 함유량을 저하시켜, 납땜후의 접합부에서의 접합강도의 시간경과에 따른 저하를 억제할 수 있다.
특히, 제 1 리드재의 경우, 제 2 도금층 (3) 의 두께는 2 층 구조의 도금층 전체 두께의 40 % 이하의 두께가 되어 있는 것이 바람직하다. 즉, t2/ t1≤ 0.67 이 되어 있는 것이 바람직하다. 비용면에서도, 납땜성, 내열성의 관점에서도, 또 땜납의 접합강도 또는 알루미늄선 등과의 용접부의 용접강도의 관점에서도 양호한 특성을 얻을 수 있기 때문이다.
상술한 관계를 만족시키는 각 도금층의 두께에 있어서는, 또한, t1은 6 ∼ 10 ㎛, t2는 1 ∼ 3 ㎛, t2/ t1은 0.1 ∼ 0.5 로 설정하면, 또한 1 층 리드재로서의 성능향상을 얻을 수 있으므로 매우 바람직하다.
본 발명의 리드재는, 도전성 기체 (1) 의 표면에 예를 들면 전기도금 또는 용융도금을 행하여 제조할 수 있다. 그 때, Sn 또는 상기 Sn 합금 (I), (II) 의 도금에 앞서, 도전성 기체 (1) 의 표면에 미리 Ni 또는 Co 를 바탕도금 해두면, 이들 바탕도금층이 도전성 기체의 Cu 등의 열확산을 억제하기 위한 장벽으로서 유효하게 기능하고, 이 위에 형성된 2 층 구조의 도금층의 내열성이 향상되어, 수득된 리드재는 우수한 납땜성을 갖추게 되므로 매우 바람직하다. 특히, 제 2 도금층 (3) 이 저융점의 Sn-Bi 계로 형성되는 경우에는 유효하다.
본 발명의 리드재의 경우, 기체 표면에 도금층을 형성한 후, 일단, 리플로 처리를 행하여, 적어도 제 2 도금 (3) 을 용융하고, 재응고시키는 것이 바람직하다. 특히, 제 2 리드재의 경우에는 유효하다. 제 2 도금층 (3) 인 Sn 도금층이 용융하여 표면은 평활해지고, 내산화성 또는 납땜성도 향상되기 때문이다.
또한, 이 때, 온도제어를 행함으로써 제 2 도금층 (3) 의 아래에 위치하는 제 1 도금층 (2) 의 적어도 일부는 용융되지 않게 하면, 리플로 처리후의 두께를 더욱 균일하게 할 수 있으므로 매우 바람직하다.
본 발명에서 제공되는 리드로서는, 상술한 재료를 사용하여 제조된 리드선, 리드프레임 등을 들 수 있으며, 또 반도체 장치로서는, 상술한 리드재를 리드선으로 하는 다이오드, 콘덴서, 또는 리드프레임상에 IC 소자를 탑재한 리드프레임 등을 들 수 있다.
예를들면, 도2는 본발명의 반도체장치용 리드프레임을 도시한 평면도이며, 4는 내부리드, 5는 외부리드, 6은 다이패드이다. 그리고 다이패드(6)의 아래에 절연막(7)으로 피복된 알루미늄판(8)이 배치되며, 다이패드(6)의 상부에는 반도체소자(9)가 탑재되며, 내부리드(4)의 부분은 몰드수지(10)로 봉지되어 도3에 도시된 본발명의 반도체장치로 되어있다.
실시예
실시예 1 ∼ 12, 비교예 1 ∼ 3
직경 0.5 ㎜ 의 동피복 강선을, 전해탈지조, 산세정조, Sn 도금조, Sn 합금 도금조에 순차적으로 주행시켜 표 1 에 나타낸 제 1 도금층, 제 2 도금층을 형성하여, 본 발명의 제 1 리드재인 리드선을 제조하였다.
각 리드선을, 155 ℃ 의 에어버스내에 24 시간 유지한 후, 하기의 사양으로 납땜성 (땜납 젖음성) 및 알루미늄선과의 용접강도를 평가하였다.
납땜성 : 리드선을 온도 230 ℃ 의 용융 공정 (共晶) 땜납의 안에 2 초간 침지한 후 끌어올려 땜납의 용융면적을 측정하여, 리드선의 침지면적에 대한 측정면적의 백분율로 표시. 이 값이 클수록 납땜성은 우수하다는 것을 나타낸다.
알루미늄선과의 용접강도 : JIS C 0051 에 준거하여 측정. 즉, 리드선과 알루미늄선을 용접한 후 하측에 배치한 리드선에 1 ㎏ 의 하중을 매달고, 알루미늄선을 척으로 붙잡고, 용접부의 양측에 롤러를 접촉시키고, 이 상태로, 척을 좌우 교대로 흔들어 알루미늄선의 두부 진동운동을 행함으로써 용접부에 90°의 벤딩을 반복해서 부여하였다. 척을 좌측으로 흔들어 원래로 되돌려서 1 회, 계속해서 우측으로 흔들어 원래로 되돌려서 2 회의 양태로 회수를 카운트하여, 용접부가 파단될 때까지의 회수를 측정.
이상의 결과를 표 1 에 나타내었다.
제 1 도금층 제 2 도금층 전체의 도금층 특성
종류 융점(℃) 두께(t1: ㎛) 종류 융점(℃) 두께(t2: ㎛) 전체의 두께(t1+t2: ㎛) t2/ t1 Sn 이외의 성분의 농도 (중량%) 납땜성(%) 용접강도(회)
실시예 1실시예 2실시예 3실시예 4실시예 5실시예 6실시예 7실시예 8실시예 9실시예 10실시예 11실시예 12 SnSnSnSnSnSnSnSnSnSnSnSn 232232232232232232232232232232232232 685858836867 Sn-5%BiSn-50%BiSn-20%BiSn-10%BiSn-10%InSn-1%CuSn-10%ZnSn-20%BiSn-10%BiSn-7%Bi-3%AgSn-2%BiSn-80%Bi 228156209222213227212209222205230209 421332416443 101061181012412121010 0.670.250.20.380.60.250.50.331.00.50.670.43 Bi:2Bi:10Bi:3Bi:3In:4Cu:0.2Zn:3Bi:5Bi:5Bi+Ag:3Bi:1Bi:24 979998979592929897978990 97999109889106
비교예 1비교예 2비교예 3 Sn 도금층 1층만 (두께 10 ㎛)Sn-10%Bi 도금층 1층만 (두께 10 ㎛)Sn-10%Zn 도금층 1층만 (두께 10 ㎛) 859089 1076
표 1 에서 다음의 사실이 명확하다.
(1) 본 발명의 리드재는 납땜성과 용접강도 모두 양호하다. 특히, 실시예 4, 실시예 5, 실시예 7 을 대비해보면 확실한 바와 같이, 각각의 제 2 도금층의 두께는 다르다고 말할 수 있고, 사용한 Sn 합금 (II) 에 있어서의 Sn 이외의 성분의 함유량은 모두 10 중량% 와 동일함에도 불구하고, 제 2 도금층이 Sn-Bi 계로 구성되어 있는 실시예 4 의 리드재는 납땜성이 다른 실시예보다도 양호한 값을 보이고 있다. 이와 같은 점에서, 제 1 리드재에 있어서의 제 2 도금층은 Sn-Bi 계로 구성하는 것의 유용성이 명확하다.
그러나, 제 2 도금층이 Sn-Bi 계의 경우에도, 실시예 11, 12 에서 명확한 바와 같이, Bi 함유량이 너무 적으면 용융강도는 향상되지만 납땜성은 악화되고, 반대로 Bi 함유량이 너무 많으면, 납땜성과 용접강도 모두가 열화된다. 이와 같은 점에서, 제 2 도금층을 Sn-Bi 계로 구성하는 경우에는, 이 도금층에 있어서의 Bi 함유량은 5 ∼ 30 중량% 로 하는 것이 매우 바람직하다는 것을 알 수 있다.
(2) 실시예 1 과 비교예 1 을 대비하면, 양자 모두 기체상의 도금층의 두께는 모두 10 ㎛ 로 동일한데, 비교예 1 에서는 실시예 1 에 비하여 용접강도는 약간 향상되어 있지만 납땜성은 대폭으로 열화되어 있다.
비교예 1 에서 용접강도가 실시예 1 에 비해 약간 향상되어 있는 것은, 비교예 1 의 도금층이 Sn 단체로 이루어지고, 용접시의 기공의 원인이 되는 다른 성분을 함유하고 있지 않기 때문이다. 그러나, 그 도금층은 1 층만이기 때문에, 납땜시에 기체로부터 확산되는 Cu 에 대한 장벽기능이 없으므로, 납땜성이 대폭으로 열화되어 있는 것이다.
(3) 또, 실시예 4 와 비교예 2, 실시예 7 과 비교예 3 을 대비해보면 명확한 바와 같이, 납땜성을 높이기 위해서는, Sn-10%Bi 도금층의 아래에 그보다 융점이 높은 Sn 도금층을 배치하는 (실시예 4 와 비교예 2 의 대비) 것과, Sn-10%Zn 도금층 아래에 그 보다 융점이 높은 Sn 도금층을 배치하는 (실시예 7과 비교예 3의 대비) 것의 유용성이 명확하다.
또 각 리드선을 대기중에 장시간 방치함에 따라 비교예 1의 리드선의 경우에는 위스커가 발생하였다. 그러나 표면층이 Sn 합금으로 형성되어 있는 다른 리드선의 모두에는 위스커의 발생은 확인되지 않았다.
또, 각 리드선에 온도 750 ℃, 운송속도 50 ∼ 70 m/분 으로 리플로 처리를 행한 결과, 도금층 전체의 두께가 10 ㎛ 를 넘은 것 (실시예 4, 7, 10) 에는 두께편차의 발생은 전혀 확인되지 않았다. 그러나, 비교예 1 은 두께편차의 발생이 확인되었다.
또한, 리플로 처리후에 있어서는, 실시예 1 ∼ 12, 비교예 1 ∼ 3 의 리드선에는, 모두 위스커의 발생은 확인되지 않았다.
실시예 13 ∼ 45, 비교예 4, 5
표 2, 3 에서 나타내는 바와 같이 직경 0.6 ㎜ 의 순동선에, 일단, Ni 를 도금하여 두께 0.5 ㎛ 의 바탕 도금층을 막형성하여, 그 후, 그 위에, 표 2, 3 에서 나타낸 바와 같은 제 1 도금층과 제 2 도금층을 순차적으로 형성하였다.
이어서, 각 선재를 온도 170 ℃ 의 에어버스내에서 48 시간 가열한 후, 표 2, 3 에서 나타낸 조건하에서 리플로 처리를 행하여, 곧바로 수냉하여 용융도금층을 재응고시켰다.
수득된 각 선재에 대하여, 하기의 사양으로 납땜성과 두께편차의 정도를 측정하였다.
납땜성 : 실시예 1 ∼ 12 의 경우와 동일.
리플로 처리후의 두께편차의 정도 : 선재를 길이 10 ㎝ 로 절단하고, 도금층의 두께를 30 점, 형광 X 선으로 측정하여, 최대치와 최소두께의 차로 표시.
이상의 결과를 일괄하여 표 2, 3 에 나타내었다.
도금층 리플로 처리 특성
Ni 바탕 도금층의 유무 제 1 도금층 제 2 도금층 도금층 전체의 두께(t1+t2:㎛) t2/t1 온도(℃) 운송속도(m/분) 납땜성(%) 두께편차의 정도(㎛)
종류 융점(℃) 두께(t1:㎛) 종류 융점(℃) 두께(t2:㎛)
실시예 13실시예 14실시예 15실시예 16실시예 17실시예 18실시예 19실시예 20실시예 21실시예 22실시예 23실시예 24실시예 25실시예 26실시예 27실시예 28실시예 29 유유유유유유유유유유유유유유유유유 SnSnSnSnSnSnSnSnSnSnSnSnSnSnSnSnSn 232232232232232232232232232232232232232232232232232 8888880.5124121888888 Sn-7%BiSn-7%BiSn-7%BiSn-7%BiSn-7%BiSn-7%BiSn-7%BiSn-7%BiSn-7%BiSn-7%BiSn-7%BiSn-7%BiSn-3%BiSn-5%BiSn-10%BiSn-30%BiSn-60Bi 226226226226226226226226226226226226230228222192149 0.512481222222222222 8.59101216202.534614201010101010 0.060.130.250.511.54210.50.170.110.250.250.250.250.25 75075075075075075075075075050750750750750750750750 4950505152535050505050504849515562 9095959085858080859090858590909080 0.10.10.20.20.40.60.20.20.20.20.20.20.40.20.20.10.1
도금층 리플로 처리 특성
Ni 바탕 도금층의 유무 제 1 도금층 제 2 도금층 도금층 전체의 두께(t1+t2:㎛) t2/t1 온도(℃) 운송속도(m/분) 납땜성(%) 두께편차의 정도(㎛)
종류 융점(℃) 두께(t1:㎛) 종류 융점(℃) 두께(t2:㎛)
실시예 30실시예 31실시예 32실시예 33실시예 34실시예 35실시예 36실시예 37실시예 38*실시예 39실시예 40실시예 41실시예 42실시예 43실시예 44실시예 45 유유유유무무유유유유유유유유유유 SnSnSnSnSnSnSnSnSnSn-10%AgSn-10%AgSn-10%AgSn-10%AgSn-10%AgSn-2%BiSn-3%Ag 232232232232232232232232232304304304304304230223 8888848884444488 Sn-3%AgSn-10%InSn-5%ZnSn-3%Ag-7%BiSn-7%BiSn-7%BiSn-7%BiSn-10%BiSn-7%BiSnSnSnSnSnSn-10%BiSn-10%Bi 223213207226226226222226232232232232232222222 2222222221248422 101010101061010105681281010 0.250.250.250.250.250.50.250.250.250.250.51210.250.25 750750750750750750--750750750750750750750750 485342555050--4043414040405252 85808090908590909085858580858590 0.20.10.30.10.20.2측정안함측정안함0.90.30.30.81.20.90.20.3
비교예 4비교예 5 무무 SnSn-10%Bi 232222 1010 -- -- -- 1010 -- 750750 4055 6040 2.50.3
* : 순동선의 대신에 순동의 조 (條) 를 사용.
표 2, 3 에서 다음의 사실이 명확하다.
(1) 각 실시예는, 납때성이 80 ∼ 95 %, 두께편차의 정도가 0.1 ∼ 1.2 ㎛ 이며, Sn 도금층 1 층만의 비교예 4 에 비하여, 납땜성이 훨씬 우수하고, 두께편차는 작다.
(2) 실시예 13 내지 18 은, 제 1 도금층이 동일하고, 제 2 도금층의 두께만이 변화하고 있는 제 1 리드재의 사례인데, 제 2 도금층의 두께가 두꺼워져 t2/ t1이 1 을 넘게 되면, 납땜성의 열화가 일어나고, 또 두께편차도 커지기 시작한다. 반대로, 실시예 13 과 같이 제 2 도금층의 두께가 얇아져 t2/ t1이 0.1 보다 작아지면, 두께편차의 정도는 작지만 납땜성은 악화되기 시작한다. 이와 같은 점에서 제 2 도금층의 두께는 0.5 ∼ 5 ㎛ 로 하는 것이 바람직하다는 것을 알 수 있다.
(3) 실시예 19 내지 24 는, 제 2 도금층이 동일하고 제 1 도금층의 두께만이 변화하고 있는 제 1 리드재의 사례인데, 제 1 도금층의 두께가 얇아지면, 납땜성의 악화되어, 장벽으로서의 기능저하를 초래하고 있다. 또 반대로, 제 1 도금층이 너무 두꺼워져도, 납땜성은 포화경향을 보이고 있다. 이와 같은 점에서, 제 1 도금층의 두께는 1 ∼ 15 ㎛ 로 하는 것이 바람직하다.
(4) 실시예 25 내지 29 는, 제 2 도금층을 구성하는 Sn-Bi 계 합금의 조성이 변화하고 있는 것을 제외하고는 모두 동일한 제 1 리드재의 사례인데, Bi 함유량이 너무 많아도, 또 너무 적어도 납땜성의 열화가 확인된다. 특히, Bi 함유량이 3 중량% 인 경우 (실시예 25) 는, 두께편차가 커있다. 이와 같은 점에서, 제 2 도금층을 Sn-Bi 계 합금으로 구성하는 경우에는, Bi 함유량을 5 ∼ 30 중량% 로 하는 것이 매우 바람직하다.
(5) 실시예 30 내지 33 은, 제 2 도금층의 합금조성을 변화시킨 제 1 리드재의 사례인데, 모든 경우에 양호한 납땜성을 보이며, 또, 두께편차의 정도도 양호하다.
(6) 실시예 15 와 실시예 34 를 대비하면, 양자의 상이점은 Ni 바탕도금층의 유무에만 있지만, Ni 의 바탕도금층을 형성하지 않은 실시예 34 가 납땜성은 나쁘다.
이와 같은 점에서, Ni 바탕 도금층을 형성하는 것의 유용성이 명확하다.
(7) 실시예 15 와 실시예 36 의 상이점은 리플로 처리의 유무에 있는데, 리플로 처리를 행하지 않은 것이 납땜성은 악화되어 있다. 이와 같은 점에서, 도금층의 형성후, 리플로 처리를 행하는 것의 유용성이 명확하다.
(8) 실시예 39 내지 43 은, 제 1 도금층을 고융점의 Sn 합금 (II) 으로 구성한 제 2 리드재의 사례인데, 이 경우에도, 납땜성 또는 두께편차의 정도는 양호하다. 그러나, 전체로서는, 제 1 리드재의 경우보다도 납땜성은 저하되고, 두께편차의 정도는 조금 커지는 경향이다.
(9) 실시예 44, 45 는, 제 1 도금층을 고융점의 Sn 합금 (II) 으로 구성하고, 제 2 도금층을 저융점의 Sn 합금 (I) 으로 구성한 사례인데, 이 경우에도 납땜성은 양호하다.
이상의 설명에서 명확한 바와 같이, 본 발명의 리드재는, 우선 도금층이 Pb 를 함유하지 않으므로 환경에 악영향을 미칠 우려는 없다.
게다가, 도금층은, 고융점의 제 1 도금층과 그보다도 융점이 낮은 제 2 도금층과의 2 층 구조로 되어 있으므로, 납땜시에 제 2 도금층이 용융되어도, 그 때의 열로 기체로부터 확산되는 Cu 등은 제 1 도금층으로 차단되어, 그 결과, 납땜성은 향상된다.
그리고, 제 1 리드재에 있어서는, 제 2 도금층을 Sn-Ag 계 또는 Sn-In 계 등의 고가의 합금으로 형성하는 경우에도, 제 1 도금층 (Sn 도금층) 의 두께를 두껍게 하고 당해 제 2 도금층을 얇게 하면 되므로 비용저감을 실현할 수 있다. 또한, 제 2 도금층을 얇게 함으로써, 리플로 처리후의 두께편차를 작게할 수 있다.

Claims (8)

  1. 도전성 기체의 표면에, 제 1 도금층과 제 2 도금층이 이 순서로 적층되어 있으며 ; 그리고,
    상기 제 2 도금층을 구성하는 재료의 용융온도는, 상기 제 1 도금층을 구성하는 재료의 용융온도보다도 낮은 전자부품용 리드재.
  2. 제 1 항에 있어서, 상기 제 1 도금층은 Sn 단체로 이루어지며, 상기 제 2 도금층은, Ag, Bi, Cu, In, Zn 의 군에서 선택되는 적어도 1 종을 함유하는 Sn 합금으로 이루어지는 전자부품용 리드재.
  3. 제 1 항에 있어서, 상기 제 1 도금층은 Ag, Cu, Sb, Y 의 군에서 선택되는 적어도 1 종을 함유하는 Sn 합금으로 이루어지며, 상기 제 2 도금층은 Sn 단체로 이루어지는 전자부품용 리드재.
  4. 제 2 항 또는 제 3 항에 있어서, 상기 제 1 도금층의 두께를 t1, 상기 제 2 도금층의 두께를 t2로 했을 때, t1, t2는,
    1 ㎛ ≤ t1≤ 15 ㎛, 0.5 ㎛ ≤ t2≤ 5 ㎛ 이며, 또 t2/ t1≤ 1.0 의 관계를 만족시키는 전자부품용 리드재.
  5. 제 4 항에 있어서, 5 ㎛ ≤ t1+ t2≤ 15 ㎛ 의 관계를 만족시키는 전자부품용 리드재.
  6. 제 1 항 내지 제 5 항에 있어서, 적어도 상기 제 2 도금층은 리플로 처리되어 있는 전자부품용 리드재.
  7. 제 1 항 내지 제 6 항의 전자부품용 리드재를 사용한 리드.
  8. 제 7 항의 리드를 사용한 반도체 장치.
KR1019970067440A 1996-12-10 1997-12-10 전자부품용리드재,그것을이용한리드및반도체장치 KR100547458B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-329518 1996-12-10
JP32951896 1996-12-10

Publications (2)

Publication Number Publication Date
KR19980064003A true KR19980064003A (ko) 1998-10-07
KR100547458B1 KR100547458B1 (ko) 2006-04-21

Family

ID=18222278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970067440A KR100547458B1 (ko) 1996-12-10 1997-12-10 전자부품용리드재,그것을이용한리드및반도체장치

Country Status (3)

Country Link
US (2) US6110608A (ko)
KR (1) KR100547458B1 (ko)
CN (1) CN1159761C (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3622462B2 (ja) * 1997-12-16 2005-02-23 株式会社日立製作所 半導体装置
US6361823B1 (en) * 1999-12-03 2002-03-26 Atotech Deutschland Gmbh Process for whisker-free aqueous electroless tin plating
JP3523556B2 (ja) * 2000-02-28 2004-04-26 古河電気工業株式会社 メッキ方法
TW501277B (en) * 2000-03-29 2002-09-01 Sanyo Electric Co Plating device
US20020192492A1 (en) * 2001-05-11 2002-12-19 Abys Joseph Anthony Metal article coated with near-surface doped tin or tin alloy
US6727587B2 (en) * 2002-04-30 2004-04-27 Infineon Technologies Ag Connection device and method for producing the same
TW543164B (en) * 2002-05-29 2003-07-21 Kingtron Electronics Co Ltd Tape structure and fabrication method thereof
CN100338748C (zh) * 2002-06-25 2007-09-19 晶强电子股份有限公司 卷带及其制作方法
JP4143478B2 (ja) * 2002-10-02 2008-09-03 アルプス電気株式会社 はんだ接続構造および電子部品のはんだ接続方法
JP4447215B2 (ja) * 2002-12-16 2010-04-07 Ｎｅｃエレクトロニクス株式会社 電子部品
TW588445B (en) * 2003-03-25 2004-05-21 Advanced Semiconductor Eng Bumpless chip package
CN100423217C (zh) * 2003-08-26 2008-10-01 德山株式会社 元件接合用基板、元件接合基板及其制造方法
US7391116B2 (en) * 2003-10-14 2008-06-24 Gbc Metals, Llc Fretting and whisker resistant coating system and method
JP2006319288A (ja) * 2005-05-16 2006-11-24 Nec Electronics Corp 半導体装置
US20080308300A1 (en) * 2007-06-18 2008-12-18 Conti Mark A Method of manufacturing electrically conductive strips
US8226807B2 (en) * 2007-12-11 2012-07-24 Enthone Inc. Composite coatings for whisker reduction
US20090145764A1 (en) * 2007-12-11 2009-06-11 Enthone Inc. Composite coatings for whisker reduction
US8168890B2 (en) * 2008-01-15 2012-05-01 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and component package having the same
GB2459253B (en) * 2008-04-09 2010-07-07 Siemens Magnet Technology Ltd Method of forming a coupled coil arrangement
TWI453877B (zh) * 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
JP2010045140A (ja) * 2008-08-11 2010-02-25 Nec Electronics Corp リードフレーム、リードフレームの製造方法及び半導体装置の製造方法
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8320134B2 (en) 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
JP5601275B2 (ja) * 2010-08-31 2014-10-08 日立金属株式会社 接合材料、その製造方法、および接合構造の製造方法
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8487426B2 (en) 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
US10563292B2 (en) 2015-04-09 2020-02-18 Electronics And Telecommunications Research Institute Metal material for 3-dimensional printing, method for manufacturing the same, and method for 3-dimensional printing using the same
DE102016112289B4 (de) * 2016-07-05 2020-07-30 Danfoss Silicon Power Gmbh Leiterrahmen und Verfahren zur Herstellung desselben
US10186795B2 (en) * 2017-06-15 2019-01-22 Yazaki Corporation Electrical contact member, plated terminal, terminal-attached electrical wire, and wire harness
CN108162564A (zh) * 2018-01-23 2018-06-15 东北大学 用于薄规格电连接器端子的铜钢铜复合材料及其制备方法
US12014868B2 (en) * 2020-08-14 2024-06-18 Cyntec Co., Ltd. Electrode structure

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3162512A (en) * 1961-03-21 1964-12-22 Engelhard Ind Inc Immersion plating with noble metals and the product thereof
DE2356351C3 (de) * 1973-11-12 1980-07-03 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen eines feuerverzinnten Drahtes für elektrotechnische Zwecke
US4441118A (en) * 1983-01-13 1984-04-03 Olin Corporation Composite copper nickel alloys with improved solderability shelf life
DE3601438C1 (de) * 1986-01-20 1987-04-09 Glyco Metall Werke Schichtverbundwerkstoff mit Diffusionssperrschicht,insbesondere fuer Gleit- und Reibelemente,sowie Verfahren zu seiner Herstellung
JP2682226B2 (ja) * 1990-10-24 1997-11-26 日立電線株式会社 半導体装置用リードフレーム
JPH04162460A (ja) * 1990-10-24 1992-06-05 Hitachi Cable Ltd 半導体装置用リードフレーム
JP2637863B2 (ja) 1991-07-02 1997-08-06 九州日本電気株式会社 半導体装置
US5808853A (en) * 1996-10-31 1998-09-15 International Business Machines Corporation Capacitor with multi-level interconnection technology

Also Published As

Publication number Publication date
US6110608A (en) 2000-08-29
KR100547458B1 (ko) 2006-04-21
CN1185036A (zh) 1998-06-17
CN1159761C (zh) 2004-07-28
USRE38588E1 (en) 2004-09-14

Similar Documents

Publication Publication Date Title
KR100547458B1 (ko) 전자부품용리드재,그것을이용한리드및반도체장치
JP3599101B2 (ja) はんだ、それを使用したプリント配線基板の表面処理方法及びそれを使用した電子部品の実装方法
US4441118A (en) Composite copper nickel alloys with improved solderability shelf life
EP0858859B1 (en) Solder for electronic part bonding electrodes, and soldering method
US8421232B2 (en) Semiconductor device and automotive ac generator
EP1088615B1 (en) Sn-Ag-Cu solder and surface treatment and parts mounting methods using the same
JPH11350188A (ja) 電気・電子部品用材料とその製造方法、およびその材料を用いた電気・電子部品
KR101255491B1 (ko) 납프리 땜납 합금, 접합용 부재 및 그 제조법, 그리고 전자 부품
WO1997000753A1 (fr) Metal d'apport de brasage, composant electronique soude et plaque de circuit electronique
EP2799181B1 (en) Sn-Cu-Al-Ti BASED LEAD-FREE SOLDER ALLOY
KR20130137122A (ko) Ｂｉ-Ｓｎ계 고온 땜납 합금
US6871775B2 (en) Process for soldering and connecting structure
JP4873332B2 (ja) リードフレーム及びこの製造方法、この疲労特性の向上方法、これを用いた電子部品及び電子デバイス
JPH11229178A (ja) 金属被覆部材
EP0365807B1 (en) Bonding of metallic surfaces
JP3878978B2 (ja) 鉛非含有はんだ、および鉛非含有の継手
JP3283023B2 (ja) リードフレーム材のアウターリード部、それを用いた半導体装置
JPH10229152A (ja) 電子部品用リード材、それを用いたリードおよび半導体装置
JP2000054189A (ja) Ｓｎ−Ｂｉ系はんだを接合して用いられる電気・電子部品用材料、それを用いた電気・電子部品、電気・電子部品実装基板、それを用いたはんだ接合または実装方法
JPH11343594A (ja) 電気・電子部品用材料とその製造方法、それを用いた電気・電子部品
JPH11350190A (ja) 電気・電子部品用材料とその製造方法、その材料を用いた電気・電子部品
JP4745878B2 (ja) はんだ皮膜及びそれを用いたはんだ付方法
JP2001200323A (ja) 電子部品用リード材料および前記リード材料を用いた電子部品
KR100431090B1 (ko) 저융점 도금층을 이용한 무연솔더
JP3801893B2 (ja) 部材の接合方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20040501

Effective date: 20050930

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140107

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee