KR19980063793A - 고체촬상소자 - Google Patents
고체촬상소자 Download PDFInfo
- Publication number
- KR19980063793A KR19980063793A KR1019970065925A KR19970065925A KR19980063793A KR 19980063793 A KR19980063793 A KR 19980063793A KR 1019970065925 A KR1019970065925 A KR 1019970065925A KR 19970065925 A KR19970065925 A KR 19970065925A KR 19980063793 A KR19980063793 A KR 19980063793A
- Authority
- KR
- South Korea
- Prior art keywords
- charge transfer
- conductivity type
- unnecessary
- potential
- semiconductor region
- Prior art date
Links
- 239000007787 solid Substances 0.000 title claims abstract description 70
- 238000003384 imaging method Methods 0.000 title description 4
- 239000004065 semiconductor Substances 0.000 claims abstract description 132
- 238000005036 potential barrier Methods 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 24
- 238000006243 chemical reaction Methods 0.000 claims abstract description 19
- 230000008569 process Effects 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims description 46
- 238000009792 diffusion process Methods 0.000 claims description 26
- 238000007599 discharging Methods 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 23
- 229920005591 polysilicon Polymers 0.000 description 23
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000002955 isolation Methods 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
- H01L27/14843—Interline transfer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14887—Blooming suppression
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
본 발명의 고체촬상소자는 광전변환부들, 수직 전하전송부들, 수평 전하전송부, 불필요 전하배출부, 및 전위장벽부를 포함한다. 상기 광전변환부들은 n 형 반도체 기판상에 배치된다. 상기 수직 전하전송부들은 각각 상기 광전변환부들에 인접하게 배치되며, 제 1 의 p 형 웰층 및 제 1 의 n 형 반도체 영역을 갖는다. 상기 수평 전하전송부는 상기 전하전송부들의 일단측에 인접하게 배치되며, 제 2 의 p 형 웰층 및 제 2 의 n 형 반도체 영역을 갖는다. 불필요 전하배출부가 수평 전하전송부에 인접하게 배치되어서 수평전하전송전극으로부터 오버플로하는 불필요 전하를 제거한다. 상기 불필요 전하배출부는 제 3 의 p 형 웰층 및 제 3 의 n 형 반도체 영역을 갖는다. 전위장벽부는 수평 전하전송부와 불필요 전하배출부 사이에 형성된다. 제 1 및 제 3 의 반도체 영역들은 동일한 공정으로 형성되고, 제 2 및 제 3 의 웰층들도 동일한 공정으로 형성된다.
Description
본 발명은 고체촬상소자에 관한 것으로, 보다 상세하게는 과잉 전하들을 제거하기 위한 전하배출부가 수평전하전송부에 인접하게 형성된 고체촬상소자에 관한 것이다.
카메라 일체형 VTR (Video Tape Recorder) 용 입력장치로서 종래에 사용되는 고체촬상소자는, 필름을 노광시키는 것 대신에, 광학정보를 전기신호로 변환하고, 상기 광학정보를 기억매체에 저장하고, 또한 상기 광학정보의 하드 카피를 형성하거나 또는 모니터 스크린상에서 감상하기 위해 사용되는 전자스틸 카메라용 입력 장치로서 사용되고 있다.
이러한 종류의 고체촬상소자는 광전변환부 및 상기 광전변환부에 축적된 신호전하들을 수직과 수평으로 전송하기 위한 전하전송부를 갖는다. 이들 부분들에 의해, 고체촬상소자는 광학정보를 전기신호로서 출력할 수 있다. 고체촬상소자에는, 본래 필요한 영상신호(video signal)들에 의한 신호전하들 외에도 불필요한 기간에 광전변환된 전하들 및 실리콘과 실리콘 산화물의 경계면에 발생되는 전하들과 같은 불필요한 신호전하들이 존재한다. 고체촬상소자가 카메라 일체형 VTR 용 입력장치로서 사용되는 경우에는, 불필요한 신호전하들이 어떤 문제도 일으키지 않는데, 그 이유는 여러 프레임을 디스플레이한 후 상기 불필요한 신호전하들이 문제가 없는 레벨로 낙착되기 때문이다.
그러나, 고체촬상소자가 전자스틸 카메라용 입력장치로서 사용되는 경우에는, 불필요한 신호전하들이 본래의 영상신호에 의한 신호전하들 위에 중첩되어 화질을 저하시킨다. 그러한 불필요한 신호전하들을 제거하는데 오랜 시간이 걸리면, 셔터 버튼에 의한 트리거와 셔터의 실제 개폐 사이에 시간지연(time Lag) 이 생기고, 셔터 찬스를 잃어버릴 수도 있다.
이러한 이유 때문에, 고체촬상소자가 전자스틸 카메라용 입력장치로서 사용되는 경우에는, 카메라 일체형 VTR 에 사용되는 경우와는 다르게, 광전변환부 및 수직과 수평 전하전송부들에 존재하는 모든 불필요한 신호전하들은 셔터 버튼이 트리거되는 것과 동시에 순간적으로 배제(remove)되어야 한다.
불필요한 전하들을 배제하는 수단으로서, 광전변환부에 존재하는 불필요한 전하들을 배제하는 데는 수직 오버플로 드레인 구조가 사용되며, 상기 수직 오버플로 드레인 구조에서는 저농도로 도프된, 얇은 p-형 반도체 영역이 광전변환부를 구성하는 n 형 반도체 영역 바로 아래에 형성되고, 그 아래의 n 형 반도체 영역에 역바이어스 전압이 인가되어 n 형 반도체 영역 자체를 공핍화시켜 모든 신호전하들을 n 형 반도체 기판에서 배제한다(일본 TV 학회지(Journal of the Japan TV Society), Vol.37, No. 10, 782-787 페이지, 1983 년, 수직 오버플로 구조를 갖는 CCD 촬상 참조).
수평 전하전송부에 존재하는 불필요한 전하들은 통상의 동작에 의해 수평 전하전송부의 단부에 형성된 리셋 드레인에서 배제되는 데, 그 이유는 수평전송부가 고속으로 동작할 수 있기 때문이다.
수직 전하전송부에 존재하는 불필요한 전하들을 배제하기 위하여, 하나 내지 여러 프레임들의 전송이 요구되는데, 그 이유는 수평 전하전송부의 전하전송능력에 한계가 있기 때문이다. 짧은 시간에 수직 전하전송부에서 불필요한 전하들을 배제하는 방법으로서, 불필요 전하배출부가 수평 전하전송부에 인접하게 형성되고, 수직 전하전송부에서 불필요한 전하들이 수평 전하전송부를 통하여 불필요 전하배출부로 순방향으로 전송된다(일본 특개소 62-154881 와 특개평 2-205359 참조). 이러한 방법을 사용하면, 수직 오버플로 드레인 및 수평 전하전송부의 고속전송과 함께 짧은 시간내에 불필요한 전하들을 소자로부터 배제할 수 있고, 전자 스틸 카메라용 입력 장치로서의 동작가능상태를 즉시 형성할 수 있다.
도 19 는 전하배출부가 종래의 수평 전하전송부에 인접하게 형성되어 있는 고체촬상소자의 개략적인 배치를 나타낸다. 도 19 에서, 고체촬상소자는 광전변환부 (11), 수직 전하전송부 (12), 수평 전하전송부 (13), 출력회로부 (14), 전위장벽부 (15), 불필요 전하배출부 (16), 상기 불필요 전하배출부 (16) 의 일단에 배제되어 전원전압에 접속되어 있는 불필요 전하흡수부 (17) 로 구성되어 있다.
도 20 은 도 19 에서 점선으로 둘러싸인 영역 (X) 를 나타낸다. 상기 구조를 갖는 종래의 고체촬상소자는, 수직 전하전송부 (12) 에 대해서는 최대 전하취급량의 확보를 중시하고 수평 전하전송부 (13) 에 대해서는 고속전송시의 전송 효율을 중시하여, 상기 전하전송부들 (12 와 13) 의 확산층들을 개별적으로 최적화하도록 구성되어 있다(IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE DIGEST OF TECHNICAL PAPERS, VOL. 37, pp. 222 - 223, FEBRUARY, 1994).
도 20 에 도시된 바와 같이, 이러한 종류의 고체촬상소자는 수직 전하전송채널 (21), 전하축적영역 (23) 및 전하장벽영역 (24) 를 갖는 수평 전하전송채널 (22), 전위장벽부 (25), 불필요 전하배출부 (26), 제 1 폴리실리콘층으로 만들어진 제 1 수평 전하전송전극 (27), 제 2 폴리실리콘층으로 만들어진 제 2 수평 전하전송전극 (28), 및 최종 수직 전하전송전극 (29) 을 구비한다.
도 21a 와 도 21b 는 각각 도 19 와 도 20 에서 A - A' 선분을 따른 단면도 및 전위를 나타낸다. 도 21a 과 도 21b 에 도시된 바와 같이, 수직 전하전송부 (12) 를 구성하며 약 1.0 × 1016cm-3의 불순물 농도를 갖는 제 1 의 p 형 웰층 (32) 및 수평 전하전송부 (13), 전위장벽부 (15), 및 불필요 전하배출부 (16) 를 구성하며 약 2.5 × 1015cm-3의 불순물 농도를 갖는 제 2 의 p 형 웰층 (33) 이 약 2.5 × 1014cm-3의 불순물 농도를 갖는 n--형 반도체 기판 (31) 상에 형성되어 있다.
수직 전하전송부 (12) 의 매립채널을 구성하며 약 2.5 × 1017cm-3의 불순물 농도를 갖는 제 1 의 n 형 반도체 영역 (34), 수평 전하전송부 (13) 와 전위장벽부 (15) 의 매립채널들을 구성하며 약 1.0 × 1017cm-3의 불순물 농도를 갖는 제 2 의 n 형 반도체 영역 (35), 및 불필요 전하배출부 (16) 를 구성하며 약 5.0 × 1018cm-3의 불순물 농도를 갖는 n+형 반도체 영역 (38) 은 제 1 및 제 2 의 p 형 웰층들 (32 와 33) 상에 형성되어 있다.
활성영역을 둘러싸도록 소자분리부를 구성하며 약 1.0 × 1018cm-3의 불순물 농도를 갖는 p+형 반도체 영역 (40) 이 제 2 의 p 형 웰층 (33) 상에 형성되어 있다. 제 1 폴리실리콘층 (41) 으로 만들어진 제 1 수평 전하전송전극 (27) 및 제 2 폴리실리콘층 (42) 로 만들어진 최종 수직 전하전송전극 (29) 이 기판상에 추가로 형성되어 있다. 상기 전송전극 (27 과 29) 은 절연막 (43) 으로 둘러싸여 있다. 부호 (18) 은 수직/수평 접속부를 나타내며; 부호 (19) 는 버스라인 배선형성영역을 나타낸다.
일정전압 (VD) 이 불필요 전하흡수부 (17) 를 구성하며 약 1.0 × 1020cm-3의 불순물 농도를 갖는 n++형 반도체 영역 (39) (도 23a 참조)을 통하여 불필요 전하배출부 (16) 를 구성하는 n+형 반도체 영역 (38) 에 인가된다. 전위장벽부 (15) 의 전위장벽은 협채널효과를 이용하여 형성되어 있다.
도 22a 와 도 22b 는 각각 도 19 에서 B - B' 선분을 따른 단면도 및 전위를 나타낸다. 도 22a 와 도 22b 에서는, 수평 전하전송부 (13) 를 구성하는 제 2 의 p 형 웰층 (33) 이 n--형 반도체 기판 (31) 상에 형성되어 있다. 수평 전하전송부 (13) 의 매립채널을 구성하는 제 2 의 n 형 반도체 영역 (35), 약 7.5 × 1016cm-3의 불순물 농도를 갖는 n-형 반도체 영역 (37), 부유확산층부 및 리셋 드레인부를 구성하는 n++형 반도체 영역 (39), 및 소자분리부를 구성하는 p+형 반도체 영역 (40) 이 제 2 의 p 형 웰층 (33) 상에 형성되어 있다.
상기 제 2 의 p 형 웰층 (33) 은, 또한 n++형 반도체 영역 (39) 에 있는 부유확산층부 및 리셋 드레인부로부터 n--형 반도체 기판 (31) 으로의 펀치 쓰루우를 방지하는 펀치 쓰루우 방지층으로서도 기능한다. 제 1 및 제 2 폴리실리콘층들 (41 및 42) 로 만들어진 수평 전하전송전극들 (제 1 및 제 2 수평 전하전송전극 (27 및 28)), 출력 게이트, 및 리셋 트랜지스터의 게이트가 상기 기판상에 추가로 형성되어 있다. 일정전압 (VD) 이 신호전하들의 리셋 드레인을 구성하는 n++형 반도체 영역 (39) 에 인가된다.
도 23a 와 도 23b 는 각각 도 19 에서 C - C' 선분을 따른 단면도 및 전위를 나타낸다. 도 23a 와 도 23b 에서는, 불필요 전하배출부 (16) 를 구성하는 제 2 의 p 형 웰층 (33) 이 n--형 반도체 기판 (31) 상에 형성되어 있다. 불필요 전하배출부 (16) 를 구성하는 n+형 반도체 영역 (38), 불필요 전하흡수부 (17) 를 구성하는 n++형 반도체 영역 (39), 및 소자분리부를 구성하는 p+형 반도체 영역 (40) 이 제 2 의 p 형 웰층 (33) 상에 형성되어 있다.
상기 제 2 의 p 형 웰층 (33) 은, 또한 불필요 전하배출부 (16) 의 일단에 드레인부로서 형성된 n++형 반도체 영역 (39) 으로부터 n--형 반도체 기판 (31) 로의 펀치 쓰로우를 방지하는 펀치 쓰로우 방지층으로서도 기능한다. 제 1 폴리실리콘층 (41) (제 1 수평 전하전송전극 (27)) 및 제 2 폴리실리콘층 (42)(제 2 수평 전하전송전극 (28)) 이 절연막 (43) 을 통하여 기판상에 형성되어 있다. 일정전압 (VD) 이 n++형 반도체 영역 (39) 을 통하여 불필요 전하배출부 (16) 를 구성하는 n+형 반도체 영역 (38) 에 인가된다.
이러한 구조를 갖는 종래의 고체촬상소자의 동작을 하기에 설명한다. 먼저, 광전변환부 (11) 에 존재하는 불필요한 전하들을 배제한다. 이를 위하여, 상기 광전변환부 (11) 를 구성하는 n 형 반도체 영역 (도시되지 않음) 바로 아래에 저농도로 도프된 p 형 반도체 영역 (도시되지 않음) 을 형성한다. 통상 25 V 의 높은 역바이어스 전압을 n-형 반도체 기판 (31) 에 인가하여 n 형 반도체 영역 그 자체를 공핍화시키고 모든 신호전하들을 n--형 반도체 기판 (31) 으로 배제한다.
상기 동작과 동시에, 수직 전하전송부 (12) 에 존재하는 불필요한 전하들을 예를 들어, 4 상(four-phase) 클럭 펄스에 의해 수평 전하전송부 (13) 로 순간적으로 전송한다. 이 때에, 하이레벨 전압 (VH) 및 로우레벨 전압 (VL) 을 각각 도 24 에 도시된 바와 같이, 수평 전하전송부들 (27 및 28) 의 H1 및 H2 에 인가한다. 수평 전하전송부 (13) 에 축적될 수 없는 과잉전하들은, 전위장벽부 (15) 의 전위( B ) 를 통해, 상기 전위장벽부 (15) 에 인접되게 형성된 불필요 전하배출부 (16) 의 n+형 반도체 영역 (38) 으로 보내지고(Swept), n++형 반도체 영역 (39) 을 통해서 흡수 배제된다.
전위장벽부 (15) 의 전위 B 는 수직/수평 접속부 (18) 에 형성된 전위( VH ) 보다 깊게 설정되어 수평 전하전송부 (13) 로 전송된 전하들이 수직 전하전송부 (12) 로 회귀하는 것을 방지한다.
수평 전하전송부 (13) 에 남겨진 불필요한 전하들은 도 24 에 도시된 2 상 클럭 펄스에 반응하여 수평 전하전송부 (13) 의 통상적인 고속 동작에 의해 수평 전하전송부 (13) 의 단부에 형성된 리셋 드레인의 n++형 반도체 영역 (39) 내에 흡수된다.
이어서, 소정의 시간 동안 입사된 광량에 의해 축적된 신호전하들은 수직 전하전송부 (12) 에 대응하여 판독되고, 각각의 수직 전하전송부 (12) 를 거쳐 수평 전하전송부 (13) 로 수직 전송된다. 신호전하들은 일 수평 라인의 단위로 수평 전하전송부 (13) 로 송신되고, 수평 전하전송부 (13) 를 거쳐 수평 전송되어 출력회로부 (14) 를 거쳐 출력된다.
다수의 화소들을 갖는 미세화된 고체촬상소자에서는, 전송부들 (12 와 13) 에서의 p 형 웰층 및 n 형 반도체 영역의 불순물 농도를 최적으로 설정하여 수직 전하전송부 (12) 가 충분한 전하전송량을 확보하고 수평 전하전송부 (13) 에서 고속 전송동작을 할 수 있도록 해야 한다. 불필요 전하배출부 (16) 를 구성하는 n+형 반도체 영역 (38) 은 불필요 전하들을 빠르게 배제하도록 비공핍화 상태로 유지되어야 한다. 상술된 종래의 고체촬상소자에서는, 각각의 영역들이 이러한 요구들을 만족시키기 위하여 개별적인 확산공정에 의해 형성되기 때문에, 예를 들어, 도 21a 에 도시된 소자를 형성하기 위하여 5 개의 불순물 도핑 공정이 요구된다. 이러한 이유로, 불필요한 전하들을 빠르게 배제할 수 있는 종래의 고체촬상소자에서는, 제조 공정의 개수가 많아서 생산비용이 크다.
상대적으로 높은 불순물 농도를 갖는 불필요 전하배출부 (16) 를 구성하는 n+형 반도체 영역 (38) 은 수평 전하전송전극들 (27 과 28) 아래의 수평 전하전송부 (13) 에 인접하게 형성된다. 이러한 이유로, 다음 공정에서 수평 전하전송전극들 (27 과 28) 아래에 게이트 절연막을 형성할 때, n+형 반도체 영역으로부터의 불순물의 외방확산 (outward diffusion) 에 의해 이상확산층이, 수평 전하전송부 (13) 의 채널영역으로 기능하는 n 형 반도체 영역 또는 전위장벽부 (15) 에 형성되어 전위를 변동시킨다.
따라서, 본 발명은 보다 적은 제조공정으로 제조될 수 있고 고속으로 불필요한 전하들을 배제할 수 있는 고체촬상소자를 제공하는 것을 목적으로 한다.
본 발명의 또다른 목적은 수평 전하전송부에 인접하게 형성된 불필요 전하배출부로부터의 불순물의 외방확산이 억제되어 수평 전하전송부와 전위장벽부의 전위들의 변동을 방지할 수 있는 고체촬상소자를 제공하는 것이다.
상기 목적들을 달성하기 위하여, 본 발명에 따르면, 제 1 도전형의 반도체 기판의 일 주면상에 2 차원으로 배치된 복수의 광전변환부들; 상기 광전변환부들에 인접하게 각각 배치되고 제 2 도전형의 제 1 웰층 및 상기 제 2 도전형의 제 1 웰층상에 형성된 제 1 도전형의 제 1 반도체 영역을 갖는 수직 전하전송부들; 상기 수직 전하전송부들의 일 단면에 인접하게 배치되고 제 2 도전형의 제 2 웰층 및 상기 제 2 도전형의 제 2 웰층상에 형성된 제 1 도전형의 제 2 반도체 영역을 갖는 수평 전하전송부; 상기 수직 전하전송부들에 대향하는 면상의 상기 수평 전하전송부에 인접하게 배치되어 상기 수평 전하전송부로부터 오버플로하는 불필요한 전하들을 배제하는 불필요 전하배출부로서, 제 2 도전형의 제 3 웰층 및 제 2 도전형의 상기 제 3 웰층상에 형성된 제 1 도전형의 제 3 반도체 영역을 갖는 상기 불필요 전하전송부; 및 수평 전하전송부와 불필요 전하배출부 사이에 형성되는 전위장벽부를 구비하며, 제 1 도전형의 제 1 및 제 3 반도체 영역들이 동일한 공정으로 형성되고, 제 2 도전형의 제 2 및 제 3 웰층들도 동일한 공정으로 형성되는 고체촬상소자가 제공된다.
도 1 은 본 발명의 제 1 실시예를 따른 고체촬상소자의 개략적인 배치를 나타내는 도;
도 2 는 도 1 에 도시된 고체촬상소자의 주요부분의 확대 평면도;
도 3a 와 도 3b 는 각각 도 1 과 도 2 에서 A - A' 선분을 따른 단면도 및 전위 그래프;
도 4a 와 도 4b 는 각각 도 1 에서 B - B' 선분을 따른 단면도 및 전위 그래프;
도 5a 와 도 5b 는 각각 도 1 에서 C - C' 선분을 따른 단면도 및 전위 그래프;
도 6a 내지 도 6f 는 각각 본 발명의 제 1 실시예에 따른 고체촬상소자의 제조방법의 공정들을 설명하기 위하여 도 1 에서 A - A' 선분을 따른 단면도.
도 7 은 본 발명의 제 2 실시에에 따른 고체촬상소자의 주요부분의 확대 평면도;
도 8a 와 도 8b 는 각각 도 1 과 도 7 에서 A - A' 선분을 따른 단면도 및 본 발명의 제 2 실시예에서의 전위 그래프;
도 9a 와 도 9b 는 각각 도 1 에서 C - C' 선분을 따른 단면도 및 본 발명의 제 3 실시예에서의 전위 그래프;
도 10 은 본 발명의 제 3 과 제 6 실시예에 따른 고체촬상소자의 수평전하전송부에 인가된 클럭 펄스의 파형도;
도 11 은 본 발명의 제 4 실시예에 따른 고체촬상소자의 주요부분의 확대도;
도 12a 와 도 12b 는 각각 도 1 과 도 11 에서 A - A' 선분을 따른 단면도 및 본 발명의 제 4 실시예에서의 전위 그래프;
도 13a 와 도 13b 는 각각 도 1 에서 B - B' 선분을 따른 단면도 및 본 발명의 제 4 실시예에서의 전위 그래프;
도 14a 와 도 14b 는 각각 도 1 에서 C - C' 선분을 따른 단면도 및 본 발명의 제 2 실시예에서의 전위 그래프;
도 15a 내지 도 15e 는 각각 본 발명의 제 4 실시예에 따른 고체촬상소자의 제조방법의 공정들을 설명하기 위한, 도 1 에서 A - A' 선분을 따른 단면도;
도 16 은 본 발명의 제 5 실시예에 따른 고체촬상소자의 주요부분의 확대도;
도 17a 와 도 17b 는 각각 도 1 과 도 16 에서 A - A' 선분을 따른 단면도 및 본 발명의 제 5 실시예에서의 전위 그래프;
도 18a 와 도 18b 는 각각 도 1 에서 C - C' 선분을 따른 단면도 및 본 발명의 제 6 실시예에서의 전위 그래프;
도 19 는 수평전하전송부에 인접한 전하배출부를 갖는 종래의 고체촬상소자의 개략적인 배치를 나타내는 도;
도 20 은 도 19 에 도시된 종래의 고체촬상소자의 주요부분의 확대 평면도;
도 21a 와 도 21b 는 각각 도 19 와 도 20 에서 A - A' 선분을 따른 단면도 및 전위 그래프;
도 22a 와 도 22b 는 각각 도 19 에서 B - B' 선분을 따른 단면도 및 전위 그래프;
도 23a 와 도 23b 는 각각 도 19 에서 C - C' 선분을 따른 단면도 및 전위 그래프; 및
도 24 는 종래의 고체촬상소자의 수평전하전송부에 인가된 클럭 펄스의 파형도;
*도면의 주요부분에 대한 부호의 설명*
101 : 광전 변환부 102 : 수직 전하전송부
103 : 수평 전하전송부 104 : 출력회로부
105 : 전위장벽부 106 : 불필요 전하배출부
107 : 불필요 전하흡수부
이하, 첨부된 도면을 참조하여 본 발명을 설명한다.
도 1 은 본 발명의 제 1 실시예에 따른 고체촬상소자의 개략적인 배치를 나타낸다. 도 1 에서, 부호 (101) 은 입사광을 전기신호로 변환시키기 위한 광전변환부를 나타내고; 부호 (102) 는 상기 광전변환부 (101) 에 의해 발생된 신호전하들을 판독하여 수직으로 전송하기 위한 수직 전하전송부들을 나타내고; 부호 (103) 은 상기 수직 전하전송부들 (102) 로부터 일 수평 라인의 단위로 신호전하들의 전송을 접수하여 상기 신호전하들을 수평으로 전송하기 위한 수평 전하전송부를 나타내고; 부호 (104) 는 상기 수평 전하전송부 (103) 로부터 전송된 신호전하들을 전압신호로 변환하기 위한 출력회로부를 나타내고; 부호 (105) 는 전위장벽부를 나타내고; 부호 (106) 은 상기 수평 전하전송부 (103) 으로부터 상기 전위장벽부 (105) 를 거쳐 오버플로하는 전하들을 배제하기 위한 불필요 전하배출부를 나타내고; 또한 부호 (107) 은 상기 불필요 전하배출부 (106) 의 일단에 형성되며 전원전압 (VD) 에 접속된 n++형 반도체 영역으로 구성된 불필요 전하흡수부를 나타낸다.
도 2 는 도 1 의 고체촬상소자의 주요부분으로서 점선 (X) 로 둘러싸인 영역을 나타낸다. 도 2 에서, 부호 (201) 은 수직 전하전송채널을 나타내고; 부호 (202) 는 전하축적영역 (203) 및 전하장벽영역 (204) 를 갖는 수평 전하전송채널을 나타내고; 부호 (205) 는 전위가 협채널효과에 의해 좁아지는 전위장벽부를 나타내고; 부호 (206) 은 수평 전하전송채널 (202) 로부터 전위장벽부 (205) 를 거쳐 오버플로하는 불필요 전하들을 배제하기 위한 불필요 전하배출부를 나타내고; 부호 (207) 은 제 1 폴리실리콘층으로 만들어진 제 1 수평 전하전송전극을 나타내고; 부호 (208) 은 제 2 폴리실리콘층으로 만들어진 제 2 수평 전하전송전극을 나타내고; 또한 부호 (209) 는 제 2 폴리실리콘층으로 만들어진 최종 수직 전하전송전극을 나타낸다. 전위장벽부 (205) 및 불필요 전하배출부 (206) 는 각각 도 1 의 전위장벽부 (105) 및 불필요 전하배출부 (106) 에 대응한다.
도 3a 와 도 3b 는 각각 도 1 과 도 2 에서 A - A' 선분을 따른 단면도, 및 제 1 실시예에 따른 고체촬상소자의 전위를 도시한다. 도 3a 와 도 3b 에서, 부호 (301) 은 약 2.5 × 1014cm-3의 불순물 농도를 갖는 n--형 반도체 기판을 나타내고; 부호 (302) 는 약 1.0 × 1016cm-3의 불순물 농도를 갖고 수직 전하전송부 (102) 를 구성하는 제 1 의 p 형 웰층을 나타내고; 부호 (303) 은 수평 전하전송부 (103), 전위장벽부 (105(205)) 및 불필요 전하배출부 (106(206)) 를 구성하며 약 2.5 × 1015cm-3의 불순물 농도를 갖는 제 2 의 p 형 웰층을 나타내고; 부호 (304) 는 수직 전하전송부 (102) 의 매립채널 및 불필요 전하배출부 (106) 를 구성하며 약 2.5 × 1017cm-3의 불순물 농도를 갖는 제 1 의 n 형 반도체 영역; 또한 부호 (305) 는 수평 전하전송부 (103) 의 매립채널 및 전위장벽부 (105) 를 구성하며 약 1.0 × 1017cm-3의 불순물 농도를 갖는 제 2 의 n 형 반도체 영역을 나타낸다.
부호 (310) 은 소자분리부를 구성하며 약 1.0 × 1018cm-3의 불순물 농도를 갖는 p+형 반도체 영역을 나타내고; 부호 (311) 은 제 1 수평 전하전송전극 (207) 을 구성하는 제 1 폴리실리콘층을 나타내고; 또한 부호 (312) 는 최종의 수직 전하전송전극 (209) 을 구성하는 제 2 폴리실리콘층을 나타낸다. 일정전압 (VD) 은 불필요 전하흡수부 (107) 로서 기능하는 n++형 반도체 영역 (309) (도 5a 참조) 을 통해 불필요 전하배출부 (106(206)) 를 구성하는 제 1 의 n 형 반도체 영역 (304) 에 인가되어 있다. 부호 (108) 은 수직/수평 접속부를 나타내고; 또한, 부호 (109) 는 버스라인 배선형성영역을 나타낸다.
도 4a 와 도 4b 는 각각 도 1 에서 B - B' 선분을 따른 단면도 및 제 1 실시예를 따른 고체촬상소자의 전위를 도시하고 있다. 도 4a 와 도 4b 에 도시되어 있는 고체촬상소자는 도 22a 와 도 22b 에 도시된 종래의 고체촬상소자와 동일한 배치를 가지므로 상세한 설명은 생략한다.
도 5a 와 도 5b 는 각각 도 1 에서 C - C' 선분을 따른 단면도 및 제 1 실시예의 전위를 도시하고 있다. 도 5a 와 도 5b 에서, 불필요 전하배출부 (106(206)) 를 구성하는 제 2 의 p 형 웰층 (303) 및 제 1 의 n 형 반도체 영역 (304) 은, n--형 반도체 기판 (301) 상에 적층되어 있다. 전원전압 (VD) 에 접속된 불필요 전하흡수부 (107) 를 구성하는 n++형 반도체 영역 (309) 이 제 1 의 n 형 반도체 영역 (304) 의 일단에 형성되어 있다. 제 2 의 p 형 웰층 (303) 은 n++형 반도체 영역 (309) 으로부터 n--형 반도체 기판 (301) 으로의 펀치 쓰로우를 방지하는 기능을 한다. 제 1 의 n 형 반도체 영역 (304) 및 n++형 반도체 영역 (309) 은 소자분리부를 구성하는 p+형 반도체 영역 (310) 으로 둘러싸인 영역내에 형성되어 있다. 그 위에 형성된 이들 영역들을 갖는 기판상에서, 즉, n 형 반도체 영역 (304) 상에서, 수평 전하전송부 (103) 의 전하전송전극들 (207 과 208) 을 각각 구성하는 제 1 및 제 2 폴리실리콘층들 (311 과 312) 이 형성되어 절연막 (313) 으로 둘러싸여 있다.
도 6a 내지 도 6f 는 각각 제 1 실시예에 따른 고체촬상소자의 제조시의 주요 공정들을 설명하기 위하여 도 1 과 도 2 에서 A - A' 선분을 따른 단면도를 도시하고 있다.
얇은 절연막 (예를 들어, 실리콘 산화물막) (313a) 이 n--형 반도체 기판 (301) 상에 형성되어 있고, 포토레지스트막 (314a) 이 포토리소그래피에 의해 상기 절연막 (313a) 상에 선택적으로 형성되어 있다. 포토레지스트막 (314a)을 마스크로 사용하여, p 형 불순물 (예를 들어, 붕소) 이 n--형 반도체 기판 (301) 내에 이온 주입(및 열확산)되어 제 2 의 p 형 웰층 (303) 을 형성한다(도 6a 참조).
포토레지스트막 (314a) 을 제거한 후, 포토레지스트막 (314b) 이 포토리소그래피에 의해 제 2 의 p 형 웰층 (303) 의 영역내에 형성된다. 포토레지스트막 (314b) 을 마스크로 사용하여, p 형 불순물 (예를 들어, 붕소) 이 n--형 반도체 기판 (301) 내에 이온 주입(및 열확산)되어 제 1 의 p 형 웰층 (302) 을 형성한다(도 6b 참조).
제 1 및 제 2 의 p 형 웰층들 (302 와 303) 이 개별적인 이온주입 공정들에 의해 형성되는 것에 주목해야 한다. 대안적으로는, 붕소가 제 1 이온주입에서 제 1 및 제 2 의 p 형 웰층들 (302 와 303) 의 형성영역들에 이온주입될 수도 있고, 이온들이 제 2 이온주입에서 제 1 의 p 형 웰층 (302) 의 형성영역으로만 이온주입될 수도 있다.
포토레지스트막 (314b) 을 제거한 후, 소자분리부로서 기능하는 p+형 반도체 영역 (310) 및 두꺼운 절연막 (예를 들어, 실리콘 산화물막)(313b) 으로 만들어진 적층막이 이온 주입 및 주지의 LOCOS(실리콘의 국소 산화)법을 사용하여 제 2 의 p 형 웰층 (303) 및 절연막 (313a) 상에 선택적으로 형성된다(도 6c 참조).
두꺼운 절연막 (313b) 을 마스크로 사용하여, n 형 불순물 (예를 들어, 인) 이 제 1 및 제 2 의 p 형 웰층들 (302 와 303) 에 이온주입되어 제 2 의 n 형 반도체 영역 (305) 을 형성한다(도 6d 참조).
포토레지스트막 (314c) 은 포토리소그래피를 사용하여 제 2 의 n 형 반도체 영역 (305) 상에 선택적으로 형성된다. 포토레지스트막 (314c) 및 두꺼운 절연막 (313b) 을 마스크로 사용하여, n 형 불순물 (예를 들어, 인) 이 제 2 의 n 형 반도체 영역 (305) 에 이온주입되어 제 1 의 n 형 반도체 영역 (304) 을 형성한다(도 6e 참조).
제 1 의 n 형 반도체 영역 (304) 은 2 개의 불순물 이온 주입 공정들에 의해 형성된다. 비록 제 1 실시예에 의해 제 1 및 제 2 의 n 형 반도체 영역 (304 와 305) 이 동일한 접합심(junction depth)을 갖는 경우가 예시될 지라도, 제 1 및 제 2 의 n 형 반도체 영역 (304 와 305) 은 상이한 접합심을 갖는 2 개의 n 형 반도체 영역들로서 형성될 수도 있다.
포토레지스트막 (314c) 및 절연막 (313a) 을 제거한 후, 제 1 폴리실리콘층 (311) 으로 만들어진 수평 전하전송부 (103) 의 전하전송전극 (207) 이 절연막(예를 들어, 실리콘 산화물막)(313c) 을 통하여 형성된다. 제 2 폴리실리콘층 (312) 으로 만들어진 수직 전하전송부 (102) 의 전하전송전극 (209) 은 절연막(예를 들어, 실리콘 산화물막)(313d) 을 통하여 형성된다(도 6f 참조).
그 후, 인터레벨 절연막 (313e) 이 열산화, CVD(화학기상증착)법, 등을 사용하여, 전극을 구성하는 제 1 및 제 2 폴리실리콘층 (311 과 312) 상에 형성되고 금속막의 배선 패턴이 형성된다.
제 1 실시예의 고체촬상소자에서는, 제 1 의 n 형 반도체 영역 (304) 및 제 2 의 p 형 웰층 (303) 이 불필요 전하배출부 (106(206)) 를 구성한다. 전압 (VD) 은, 도 3a 와 도 3b 에 도시된 전위 (VH) 가 인가된 전하전송전극 아래에 형성된 수평 전하전송부 (103) 의 전위 ( HHS ) 보다 깊고, 도 5a 와 도 5b 에 도시된 전위 (VL) 가 인가된 전하전송전극 아래에 형성된 불필요 전하배출부 (106) 의 가장 얕은 전위 ( OL ) 보다 얕도록 설정된다. 이러한 설정으로, 불필요 전하배출부 (106) 는 비공핍화 상태로 되고, 수평 전하전송부 (103) 의 전하전송채널영역도 공핍화 상태로 된다. 그러므로, 제 1 실시예의 고체촬상소자는 도 19 내지 도 23b 에 도시된 종래의 고체촬상소자와 비슷하게 동작한다.
제 1 실시예의 고체촬상소자에서는, 불필요 전하배출부 (106(206)) 가 수평 전하전송부 (103) 를 구성하는 제 2 의 p 형 웰층 (303) 및 수직 전하전송부 (102) 를 구성하는 제 1 의 n 형 반도체 영역 (304) 으로 만들어지기 때문에, 제조 공정의 개수는 종래의 고체촬상소자의 경우보다 적어진다.
이 경우, 불필요 전하배출부 (106(206)) 의 전위 ( OL ) 와 전압 (VD) 사이의 차이 () 는 0.5 V 이상인 것이 바람직하다. 불필요 전하배출부 (106) 의 폭 (W) 은 협채널효과가 발생하지 않도록 6 ㎛ 이상인 것이 바람직하다.
도 7 은 도 1 의 점선으로 둘러싸인 제 2 실시예에 따른 고체촬상소자의 영역 (X) 를 도시하고 있다. 도 8a 와 도 8b 는 각각 도 1 과 도 7에서 A - A' 선분을 따른 단면도 및 전위를 도시하고 있다. 제 2 실시예는 제 1 실시예의 개선이다. 도 2 및 도 3a 에 도시된 제 1 실시예에서와 동일한 부호들이 도 7 및 도 8a 에서 동일한 부분을 나타내며, 그 설명은 생략한다.
제 2 실시예는 도 7, 도 8a, 및 도 8b 에 도시된 바와 같이, 불필요 전하배출부 (206(106)) 를 구성하는 제 1 의 n 형 반도체 영역 (304) 이 전위장벽부 (205(105)) 로부터 거리 L 만큼 오프셋되도록 형성되고, 잔여 오프셋 영역에 제 2 의 n 형 반도체 영역 (305) 이 형성되어 있는 것이 특징적이다.
이러한 이유로, 제 2 실시예의 고체촬상소자에서는, 비록 불필요 전하배출부 (206(106)) 를 구성하는 제 1 의 n 형 반도체 영역 (304) 이 정렬 오프셋과 같은 가공편차에 의해 오프셋될 지라도, 전위장벽부 (205(105)) 및 제 1 의 n 형 반도체 영역 (304) 은 서로간에 중첩하지 않으며, 전위장벽부 (205(105)) 의 전위는 안정화될 수 있다. 이 경우, 거리 L 은 1㎛ 이상인 것이 바람직하다.
도 9a 와 도 9b 는 각각 도 1 에서 C - C' 선분을 따른 단면도 및 본 발명의 제 3 실시예에 따른 고체촬상소자의 전위를 도시하고 있다. 도 10 은 도 9a 와 도 9b 에 도시된 고체촬상소자의 수평 전하전송부에 인가된 클럭 펄스를 도시하고 있다. 제 3 실시예는 또한 제 1 실시예의 개선이다.
제 3 실시예에서, 수직 전하전송부 (102) 에 존재하는 불필요 전하들이 수평 전하전송부 (103) 로 전송되는 경우, 수평 전하전송전극들 (207 과 208) 에 인가된 클럭 펄스들 ( H1 과 H2 ) 은 도 10 에 도시된 바와 같이, 하이레벨 전압 (VH) 으로 유지된다.
이러한 이유로, 제 3 실시예의 고체촬상소자에서는, 전위 (VH) 가 인가되기 때문에, 전하전송전극들 (207 과 208) 아래에 형성된 불필요 전하배출부 (106(206)) 의 전위와 전압 (VD) 사이의 차이 (VD- OH) 가 확대되어 제 1 실시예의 경우보다 넓은 일정전압 (VD) 의 설정 마진을 설정할 수 있다.
도 11 은 도 1 에서 점선으로 둘러싸인 제 4 실시예에 따른 고체촬상소자의 영역 (X) 를 도시하고 있다. 상기 고체촬상소자는 도 2 의 것과 동일한 배치를 가지므로, 그 설명은 생략한다. 도 12a 와 도 12b 는 각각 도 1 과 도 11 에서 A - A' 선분을 따른 단면도 및 제 4 실시예에 따른 고체촬상소자의 전위를 도시하고 있다. 도 12a 와 도 12b 에서, 부호 (301) 은 약 2.0 × 1014cm-3의 불순물 농도를 갖는 n--형 반도체 기판을 나타내고; 부호 (302) 는 수직 전하전송부 (102), 수평 전하전송부 (103), 및 전위장벽부 (105(205)) 를 구성하며 약 1.0 × 1016cm-3의 불순물 농도를 갖는 제 1 의 p 형 웰층을 나타내고; 또한, 부호 (303) 은 수평 전하전송부 (103), 전위장벽부 (105(205)), 및 불필요 전하배출부 (106(206)) 를 구성하며 약 2.5 × 1015cm-3의 불순물 농도를 갖는 제 2 의 p 형 웰층을 나타낸다.
부호 (306) 은 수평 전하전송부 (103) 와 전위장벽부 (105(205)) 의 매립채널들 및 불필요 전하배출부 (106(206)) 를 구성하며 약 2.5 × 1017cm-3의 불순물 농도를 갖는 n 형 반도체 영역을 나타내고; 부호 (310) 은 소자분리부를 구성하며 약 1.0 × 1018cm-3의 불순물 농도를 갖는 p 형 반도체 영역을 나타내고; 부호 (311) 은 제 1 수평 전하전송전극 (207) 을 구성하는 제 1 폴리실리콘층을 나타내고; 또한, 부호 (312) 는 최종의 수직 전하전송전극 (209) 을 구성하는 제 2 폴리실리콘층을 나타낸다.
일정전압 (VD) 이 불필요 전하흡수부 (107) 로서 기능하는 n++형 반도체 영역 (309)(도 14a 참조) 을 통하여 불필요 전하배출부 (106(206)) 를 구성하는 n 형 반도체 영역 (306) 에 인가된다.
도 13a 와 도 13b 는 각각 도 1 에서 B - B' 선분을 따른 단면도 및 본 발명의 제 4 실시예에 따른 고체촬상소자의 전위를 도시하고 있다. 도 13a 와 도 13b 에서는, 불필요 전하배출부 (106(206)) 를 구성하는 제 1 및 제 2 의 p 형 웰층들 (302 와 303) 이 n--형 반도체 기판 (301) 상에 적층되어 있다. 수평 전하전송부 (103) 의 매립채널을 구성하는 n 형 반도체 영역 (306), 약 1.8 × 1017cm-3의 불순물 농도를 갖는 n-형 반도체 영역 (307), 부유확산층부 및 리셋 드레인부를 구성하는 n++형 반도체 영역 (309), 및 소자분리부를 구성하는 p+형 반도체 영역 (310) 이 제 1 및 제 2 의 p 형 웰층들 (302 와 303) 상에 형성되어 있다. 그 위에 형성된 이들 영역들을 갖는 기판상에는, 제 1 및 제 2 폴리실리콘층들 (311 과 312), 출력 게이트, 및 리셋 트랜지스터의 게이트로 만들어진 수평 전하전송전극 (제 1 및 제 2 수평 전하전송전극 (207 과 208)) 이 절연막 (313) 을 통하여 형성되어 있다. 일정전압 (VD) 이 신호전하들의 리셋 드레인을 구성하는 n++형 반도체 영역 (309) 에 인가되어 있다.
도 14a 와 도 14b 는 각각 도 1 에서 C - C' 선분을 따른 단면도 및 본 발명의 제 4 실시예에 따른 고체촬상소자의 전위를 도시하고 있다. 도 14a 와 도 14b 에 도시된 바와 같이, 제 2 의 p 형 웰층 (303) 및 불필요 전하배출부 (106(206)) 를 구성하는 n 형 반도체 영역 (306) 이 n--형 반도체 기판 (301) 상에 적층되어 있다. 전원전압 (VD) 에 접속된 불필요 전하흡수부 (107) 를 구성하며, 약 1.0 × 1020cm-3의 불순물 농도를 갖는 n++형 반도체 영역 (309) 이 n 형 반도체 영역 (306) 의 일단과 접촉하여 형성되어 있다. n 형 반도체 영역 (306) 및 n++형 반도체 영역 (309) 이 소자분리부를 구성하는 p+형 반도체 영역 (310) 에 의해 둘러싸인 영역내에 형성되어 있다. 그 위에 이들 영역들을 갖는 기판상에는, 수평 전하전송부 (103) 의 전하전송전극들 (207 과 208) 을 각각 구성하는 제 1 및 제 2 폴리실리콘층들 (311 과 312) 이 형성되어 절연막 (313) 에 의해 둘러싸여 있다.
도 15a 내지 도 15e 는 각각 제 4 실시예에 따른 고체촬상소자의 제조시의 주요 공정들을 설명하기 위한, 도 1 및 도 11 에서 A - A' 선분을 따른 단면도를 도시하고 있다.
얇은 절연막(예를 들어, 실리콘 산화물막)(313a) 이 n--형 반도체 기판 (301) 상에 형성되어 있다. 리소그래피에 의해 형성된 포토레지스트막 (314a)을 마스크로 사용하여, p 형 불순물 (예를 들어, 붕소) 이 기판 (301) 내에 이온주입 (및 열확산) 되어 제 2 의 p 형 웰층 (303) 을 선택적으로 형성한다(도 15a 참조). 리소그래피에 의해 형성된 포토레지스트막 (314b) 을 마스크로 사용하여, p 형 불순물 (예를 들어, 붕소) 이 기판 (301) 내에 이온주입 (및 열확산) 되어 제 1 의 p 형 웰층 (302) 을 선택적으로 형성한다(도 15b 참조).
소자분리부를 구성하는 p+형 반도체 영역 (310), 및 두꺼운 절연막 (예를 들어, 실리콘 산화물막) (313b) 이 이온주입법 및 주지의 LOCOS 법을 사용하여 제 2 의 p 형 웰층 (303) 상에 적층되어 있다.
두꺼운 절연막 (313b) 을 마스크로 사용하여, n 형 불순물 (예를 들어, 인) 이 제 1 및 제 2 의 p 형 웰층들 (302 와 303) 내에 이온주입되어 n 형 반도체 영역 (306) 을 형성한다(도 15d 참조).
절연막 (313a) 을 제거한 후, 절연막 (예를 들어, 실리콘 산화물막)(313c) 이 n 형 반도체 영역 (306) 상에 새롭게 형성된다. 제 1 폴리실리콘층 (311) 으로 만들어진 수직 및 수평 전하전송부들 (102 와 103) 의 전하전송전극 (207) 이 절연막 (313c) 을 통하여 형성된다. 제 2 폴리실리콘층 (312) 으로 만들어진 수직 전하전송부 (102) 의 전하전송전극 (209) 은 절연막 (예를 들어, 실리콘 산화물막)(313d) 을 통하여 형성되어 있다(도 15e 참조).
그 후, 인터레벨 절연막 (313e) 이 열산화, CVD 등을 사용하여 제 1 및 제 2 폴리실리콘층들 (311 과 312) 상에 형성되고, 금속막의 배선 패턴이 형성된다.
상술된 제 4 실시예의 고체촬상소자는 n 형 반도체 영역 (306) 및 제 2 의 p 형 웰층 (303) 이 불필요 전하배출부 (106(206)) 를 구성한다는 특징이 있다. 이 경우, 전압 (VD) 은, 도 12a 와 도 12b 에 도시된 전위 (VH) 가 인가된 전하전송전극 (207) 아래에 형성된 수평 전하전송부 (103) 의 전위 ( HHS ) 보다 깊고, 도 14a 와 도 14b 에 도시된 전위 (VL) 가 인가된 전하전송전극 (207) 아래에 형성된 불필요 전하배출부 (106(206)) 의 가장 얕은 전위 ( OL ) 보다 얕게 되도록 설정된다. 이러한 설정으로, 불필요 전하배출부 (106(206)) 는 비공핍화 상태로 되고, 반면에 수평 전하전송부 (103) 의 전하전송채널영역은 공핍화 상태로 된다. 그러므로, 제 4 실시예의 고체촬상소자는 도 19 내지 도 23b 에 도시된 종래의 고체촬상소자와 유사하게 동작한다. 제 4 실시예의 고체촬상소자에서는, 불필요 전하배출부 (106(206)) 가 수평 전하전송부 (103) 를 구성하는 제 2 의 p 형 웰층 (303) 및 수직과 수평 전하전송부 (102 와 103) 를 구성하는 n 형 반도체 영역 (306) 으로 만들어지기 때문에, 제조 공정의 개수가 제 1 실시예의 고체촬상소자보다 줄어들 수 있다.
제 4 실시예에서는, 불필요 전하배출부 (106(206)) 의 전위 ( OL ) 와 전압 (VD) 사이의 차이는 0.5 V 이상인 것이 바람직하다. 불필요 전하배출부 (106(206)) 의 폭 (W) 은 6 ㎛ 이상으로 협채널효과를 발생시키지 않는 것이 바람직하다.
도 16 은 도 1 에서 점선으로 둘러싸인 제 5 실시예에 따른 고체촬상소자의 영역 (X) 를 도시하고 있다. 도 17a 와 도 17b 는 각각 도 1 과 도 16 에서 A - A' 선분을 따른 단면도, 및 본 발명의 제 5 실시예에서의 전위를 도시하고 있다. 제 5 실시예는 제 4 실시예의 개선이다.
도 11, 도 12a, 및 도 12b 에 도시된 제 4 실시예에서의 부호들이 도 16, 도 17a, 및 도 17b 에서 동일한 부분을 나타내므로, 반복적인 설명을 생략한다. 제 5 실시예는 도 16, 도 17a, 및 도 17b 에 도시된 바와 같이, 불필요 전하배출부 (206(106)) 를 구성하는 제 2 의 p 형 웰층 (303) 이 형성되어 전위장벽부 (205(105)) 로부터 거리 L 만큼 오프셋되고, 제 1 의 p 형 웰층 (302) 은 잔여 오프셋 영역에 형성되어 있는 특징이 있다.
이러한 이유로, 제 5 실시예의 고체촬상소자에서는, 불필요 전하배출부 (206(106)) 를 구성하는 제 1 의 p 형 웰층 (302) 이 정렬오프셋과 같은 가공편차에 의해 오프셋될 지라도, 제 1 의 p 형 웰층 (302) 의 단부는 전위장벽부 (205) 에 끼여들지 않고, 상기 전위장벽부 (205) 의 전위가 안정화될 수 있다. 이 경우, 거리 L 은 1 ㎛ 이상인 것이 바람직하다.
도 18a 와 도 18b 는 각각 도 1 에서 C - C' 선분을 따른 단면도 및 본 발명의 제 6 실시예에 따른 고체촬상소자의 전위를 도시하고 있다. 도 10 은 제 6 실시예에 따른 고체촬상소자의 수평 전하전송부 (103) 에 인가된 클럭 펄스를 도시하고 있다. 제 6 실시예는 제 5 실시예의 개선이다.
제 6 실시예에서는, 수직 전하전송부 (102) 에 존재하는 불필요 전하들이 수평 전하전송부 (103) 로 전송되는 경우, 도 10 에 도시된 바와 같이, 수평 전하전송전극들 (207 과 208) 에 인가된 클럭 펄스들 ( H1 과 H2 ) 이 하이레벨 전압 (VH) 으로 유지된다.
이러한 이유로, 제 6 실시예에서, 고체촬상소자는 제 4 실시예의 고체촬상소자에서와 유사하게 동작할 수 있다. 게다가, 전위 (VH) 만이 전하전송전극들 (207 과 208) 에 인가되기 때문에, 상기 전하전송전극들 (207 과 208) 아래에 형성된 불필요 배출부 (106(206)) 의 전위와 상기 전압 (VD) 사이의 차이 (VD- OH) 가 확대되어 제 4 실시예의 경우보다 넓은 일정전압 (VD) 의 설정 마진을 설정할 수 있다.
본 발명의 상술된 실시예들에서, 전위장벽부 (105(205)) 의 전위장벽은 전하전송채널의 협채널효과에 의해 형성된다. 그 대신에, 반대 도전형의 불순물이 매립채널을 구성하는 n 형 반도체 영역내에 도프되어 n-형 반도체 영역을 형성하여, 전위장벽부 (105(205)) 를 형성할 수도 있다. 또한, 전용 전극을 배치하고, 상기 전극에 소망의 전위를 인가하여 전위장벽부 (105(205)) 를 형성할 수도 있다.
상술된 실시예들에서, 일정전압 (VD) 이 인가된 n++형 반도체 영역은 불필요 전하배출부 (106(206)) 의 일단에만 배치되어 있다. 그러나, n++형 반도체 영역을 불필요 전하배출부 (106(206)) 의 양단에 배치하여 상기 양단으로 전압을 인가할 수도 있다. 이러한 구조에 의해, 불필요 전하들이 보다 빠르게 배출될 수 있다.
상술된 실시예들은 매립된 형태로, 2 상 구동 전하전송장치에 적용된 경우에 대해 설명했다. 그러나, 본 발명은 표면전하전송장치 또는 3 또는 4 상 구동전하전송장치에도 유사하게 적용될 수 있다.
이상의 설명에서와 같이, 본 발명에 따른 고체촬상소자에서는, 적어도 수직 전하전송부 및 불필요 전하배출부를 구성하는 n 형 반도체 영역들이 동일한 불순물 도핑 공정에 의해 형성되어 있다. 그러므로, 불필요 전하배출부가 설치된 고체촬상소자가 종래보다 더 적은 공정의 개수로 제조될 수 있으므로, 제품의 제조비용을 감소시킨다.
상대적으로 높은 불순물 농도를 갖는 불필요 배출부로서 기능하는 n+형 반도체 영역이 수평 전하전송전극 아래에 형성될 필요가 없기 때문에, 다음 공정에서 수평 전하전송전극 아래에 게이트 절연막을 형성하는 경우, n+형 반도체 영역으로부터 불순물의 외방확산에 의해 어떠한 이상확산층도 채널 영역 또는 전위장벽부에 형성되지 않는다. 따라서, 이상확산층의 형성에 의해 전위가 변동하는 종래의 고체촬상소자의 결점이 해결될 수 있다.
불필요 전하배출부가 전위장벽부로부터 오프셋되고, 상기 오프셋에 의해 생긴 영역이 수평 전하전송부와 같이 구성된 실시예들에 따르면, 불필요 전하배출부가 n 형 반도체 영역 또는 p 형 웰층의 정렬오프셋과 같은 가공 편차에 의해 전위장벽부측으로 오프셋되는 경우라도, 전위장벽부와 불필요 전하배출부는 서로간에 중첩되지 않으며, 전위장벽부의 전위가 안정화될 수 있다.
수직 전하전송부에 존재하는 불필요 전하들이 수평 전하전송부로 전송되는 경우, 수평 전하전송전극에 인가된 클럭 펄스들 ( H1 와 H2 ) 이 하이레벨 전압 (VH) 로 유지되는 실시예들에 따르면, 전위 (VH) 가 인가된 전하전송전극 아래에 형성된 불필요 전하전송부의 전위 ( OH ) 와 일정전압 (VD) 사이의 차이 () 가 확대되어 일정전압 (VD) 의 설정마진을 확대할 수 있다.
Claims (16)
- 제 1 도전형의 반도체 기판의 일 주표면상에 2 차원적으로 배치된 복수의 광전변환부들 (101);상기 광전변환부들에 각각 인접하게 배치되고 제 2 도전형의 제 1 웰층 (302) 및 상기 제 2 도전형의 상기 제 1 웰층상에 형성된 상기 제 1 도전형의 제 1 반도체 영역 (304) 을 갖는 수직 전하전송부들 (102);상기 수직 전하전송부들의 일단측에 인접하게 배치되고 상기 제 2 도전형의 제 2 웰층 (303) 및 상기 제 2 도전형의 상기 제 2 웰층상에 형성된 상기 제 1 도전형의 제 2 반도체 영역 (305) 을 갖는 수평 전하전송부 (103);상기 수직 전하전송부들에 대향하는 측상에서 상기 수평 전하전송부에 인접하게 배치되어 상기 수평 전하전송부로부터 오버플로하는 불필요 전하를 배출하는 불필요 전하배출부 (106, 206) 로서, 상기 제 2 도전형의 제 3 웰층 (303), 및 상기 제 2 도전형의 상기 제 3 웰층상에 형성된 상기 제 1 도전형의 제 3 반도체 영역 (304) 을 갖는 상기 불필요 전하배출부; 및상기 수평 전하전송부와 상기 불필요 전하배출부 사이에 형성된 전위장벽부 (105, 205) 를 구비하며,상기 제 1 도전형의 상기 제 1 및 제 3 반도체 영역들이 동일한 공정으로 형성되고, 상기 제 2 도전형의 상기 제 2 및 제 3 웰층들이 동일한 공정으로 형성되는 것을 특징으로 하는 고체촬상소자.
- 제 1 항에 있어서, 상기 제 1 도전형의 상기 제 2 반도체 영역의 불순물 확산 공정과 동시에 상기 제 1 도전형의 불순물이 상기 제 1 도전형의 상기 제 1 및 제 3 반도체 영역들에 도프되고, 상기 제 1 도전형의 불순물이 다음 공정에서 부가적으로 도프되는 것을 특징으로 하는 고체촬상소자.
- 제 1 항에 있어서, 상기 제 2 도전형의 상기 제 2 및 제 3 웰층들의 불순물 확산 공정과 동시에 상기 제 2 도전형의 불순물이 상기 제 2 도전형의 상기 제 1 웰층내에 도프되고, 상기 제 2 도전형의 불순물이 다음 공정에서 부가적으로 도프되는 것을 특징으로 하는 고체촬상소자.
- 제 1 항에 있어서, 상기 불필요 전하배출부가 6 ㎛ 이상의 채널폭을 갖는 것을 특징으로 하는 고체촬상소자.
- 제 1 항에 있어서, 상기 수직 전하전송부들, 소정의 전위가 인가되는 일단에 배치된 확산층을 갖는 상기 수평 전하전송부, 및 상기 전위장벽부의 채널영역이 공핍화 상태로 유지되고, 또한상기 불필요 전하배출부의 채널 영역이 일단 또는 양단에 배치된 확산층에 인가되는 전위에 의해 비공핍층 상태로 유지되는 것을 특징으로 하는 고체촬상소자.
- 제 5 항에 있어서, 상기 불필요 전하배출부의 일단 또는 양단에 배치된 상기 확산층에 인가되는 전위가 상기 불필요 전하배출부가 공핍화 상태인 경우의 전위보다 0.5 V 이상 낮은 것을 특징으로 하는 고체촬상소자.
- 제 1 항에 있어서, 하이레벨 전압이 상기 수평 전하전송부의 수평 전하전송전극에 인가되는 경우, 상기 수직 전하전송부들, 소정의 전위가 인가되는 일단에 배치된 확산층을 갖는 상기 수평 전하전송부, 및 상기 전위장벽부의 채널영역이 공핍화 상태로 유지되고, 또한상기 불필요 전하배출부의 채널영역이 일단 또는 양단에 배치된 확산층에 인가되는 전위에 의해 비공핍화 상태로 유지되는 것을 특징으로 하는 고체촬상소자.
- 제 7 항에 있어서, 상기 불필요 전하배출부의 일단 또는 양단에 배치된 상기 확산층에 인가되는 전위가 상기 불필요 전하배출부가 공핍화 상태인 경우의 전위보다 0.5 V 이상 낮은 것을 특징으로 하는 고체촬상소자.
- 제 1 도전형의 반도체 기판의 일 주표면상에 2 차원적으로 배치된 복수의 광전변환부들 (101);상기 광전변환부들에 각각 인접하게 배치되고 제 2 도전형의 제 1 웰층 (302) 및 상기 제 2 도전형의 상기 제 1 웰층상에 형성된 상기 제 1 도전형의 제 1 반도체 영역 (304) 을 갖는 수직 전하전송부들 (102);상기 수직 전하전송부들의 일단측에 인접하게 배치되고 상기 제 2 도전형의 제 2 웰층 (303) 및 상기 제 2 도전형의 상기 제 2 웰층상에 형성된 상기 제 1 도전형의 제 2 반도체 영역 (305) 을 갖는 수평 전하전송부 (103);상기 수직 전하전송부들에 대향하는 측상에서 상기 수평 전하전송부에 인접하게 배치되어 상기 수평 전하전송부로부터 오버플로하는 불필요 전하를 배출하는 불필요 전하배출부 (106, 206) 로서, 상기 제 2 도전형의 제 3 웰층 (303), 및 상기 제 2 도전형의 상기 제 3 웰층상에 형성된 상기 제 1 도전형의 제 3 반도체 영역 (304) 을 갖는 상기 불필요 전하배출부; 및상기 수평 전하전송부와 상기 불필요 전하배출부 사이에 형성된 전위장벽부 (105, 205) 를 구비하며,상기 제 1 도전형의 상기 제 1, 제 2, 및 제 3 반도체 영역들이 동일한 공정으로 형성되고, 상기 제 2 도전형의 상기 제 1 및 제 3 웰층들을 형성하는 불순물 확산공정과 동시에 상기 제 2 도전형의 상기 제 2 웰층이 불순물을 도핑하여 형성되는 것을 특징으로 하는 고체촬상소자.
- 제 9 항에 있어서, 상기 불필요 전하배출부를 구성하는 상기 제 1 도전형의 상기 제 3 반도체 영역 및 상기 제 2 도전형의 상기 제 3 웰층 중의 하나 이상이 상기 전위장벽부로터 후퇴하여 형성되고, 후퇴에 의해 형성된 영역이 상기 제 1 도전형의 상기 제 2 반도체 영역 및 상기 수평 전하전송부를 구성하는 상기 제 2 도전형의 상기 제 2 웰층 중의 하나를 구성하는 것을 특징으로 하는 고체촬상소자.
- 제 9 항에 있어서, 상기 불필요 전하배출부가 상기 전위장벽부로부터 1 ㎛ 이상 후퇴하여 형성되는 것을 특징으로 하는 고체촬상소자.
- 제 9 항에 있어서, 상기 불필요 전하배출부가 6 ㎛ 이상의 폭을 갖는 것을 특징으로 하는 고체촬상소자.
- 제 9 항에 있어서, 상기 수직 전하전송부들, 소정의 전위가 인가되는 일단에 배치된 확산층을 갖는 상기 수평 전하전송부, 및 상기 전위장벽부의 채널영역이 공핍화 상태로 유지되고, 또한상기 불필요 전하배출부이 채널영역이 일단 또는 양단에 배치된 확산층에 인가된 전위에 의해 비공핍화 상태로 유지되는 것을 특징으로 하는 고체촬상소자.
- 제 13 항에 있어서, 상기 불필요 전하배출부의 일단 또는 양단에 배치된 상기 확산층에 인가되는 전위가 상기 불필요 전하배출부가 공핍화 상태인 경우의 전위보다 0.5 V 이상 낮은 것을 특징으로 하는 고체촬상소자.
- 제 9 항에 있어서, 하이레벨 전압이 상기 수평 전하전송부의 수평 전하전송전극에 인가되는 경우, 상기 수직 전하전송부들, 소정의 전위가 인가되는 일단에 배치된 확산층을 갖는 상기 수평 전하전송부, 및 상기 전위장벽부의 채널영역이 공핍화 상태로 유지되고, 또한상기 불필요 전하배출부의 채널영역이 일단 또는 양단에 배치된 확산층에 인가되는 전위에 의해 비공핍화 상태로 유지되는 것을 특징으로 하는 고체촬상소자.
- 제 15 항에 있어서, 상기 불필요 전하배출부의 일단 또는 양단에 배치된 상기 확산층에 인가되는 전위가 상기 불필요 전하배출부가 공핍화 상태인 경우의 전위보다 0.5 V 이상 낮은 것을 특징으로 하는 고체촬상소자.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8325369A JP2914496B2 (ja) | 1996-12-05 | 1996-12-05 | 固体撮像素子 |
| JP96-325369 | 1996-12-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980063793A true KR19980063793A (ko) | 1998-10-07 |
| KR100265268B1 KR100265268B1 (ko) | 2000-10-02 |
Family
ID=18176071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970065925A KR100265268B1 (ko) | 1996-12-05 | 1997-12-04 | 고체촬상소자 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6278487B1 (ko) |
| JP (1) | JP2914496B2 (ko) |
| KR (1) | KR100265268B1 (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2894323B2 (ja) * | 1997-06-23 | 1999-05-24 | 日本電気株式会社 | 固体撮像装置およびその製造方法 |
| JP3317248B2 (ja) | 1998-09-18 | 2002-08-26 | 日本電気株式会社 | 固体撮像装置 |
| JP3963443B2 (ja) * | 2002-07-23 | 2007-08-22 | 松下電器産業株式会社 | 固体撮像装置およびその製造方法 |
| JP2004140258A (ja) * | 2002-10-18 | 2004-05-13 | Sanyo Electric Co Ltd | 固体撮像素子及びその製造方法 |
| JP4782989B2 (ja) * | 2004-05-10 | 2011-09-28 | パナソニック株式会社 | 固体撮像装置 |
| JP4305516B2 (ja) * | 2007-01-30 | 2009-07-29 | ソニー株式会社 | 固体撮像素子及び固体撮像装置 |
| JP2009089029A (ja) * | 2007-09-28 | 2009-04-23 | Fujifilm Corp | Ｃｃｄ型固体撮像素子 |
| JP5243983B2 (ja) * | 2009-01-30 | 2013-07-24 | 浜松ホトニクス株式会社 | 電子増倍機能内蔵型の固体撮像素子 |
| US9093573B2 (en) | 2013-09-09 | 2015-07-28 | Semiconductor Components Industries, Llc | Image sensor including temperature sensor and electronic shutter function |
| US9574951B2 (en) | 2013-09-09 | 2017-02-21 | Semiconductor Components Industries, Llc | Image sensor including temperature sensor and electronic shutter function |
| CN113066811B (zh) * | 2021-03-18 | 2022-09-27 | 中国电子科技集团公司第四十四研究所 | 高mtf背照tdiccd |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60244063A (ja) | 1984-05-18 | 1985-12-03 | Nec Corp | 固体撮像素子 |
| JP2554621B2 (ja) | 1985-12-26 | 1996-11-13 | 日本電気株式会社 | 固体撮像装置 |
| JPH01204577A (ja) | 1988-02-10 | 1989-08-17 | Matsushita Electron Corp | 固体撮像装置およびその駆動方法 |
| JPH07112059B2 (ja) | 1989-02-03 | 1995-11-29 | シャープ株式会社 | 固体撮像装置 |
| JPH04371084A (ja) | 1991-06-19 | 1992-12-24 | Sony Corp | 固体撮像装置 |
| JP3512849B2 (ja) * | 1993-04-23 | 2004-03-31 | 株式会社東芝 | 薄膜トランジスタおよびそれを用いた表示装置 |
| JPH06334166A (ja) | 1993-05-18 | 1994-12-02 | Sony Corp | 固体撮像装置 |
| US5693967A (en) * | 1995-08-10 | 1997-12-02 | Lg Semicon Co., Ltd. | Charge coupled device with microlens |
| JP2856182B2 (ja) | 1995-12-15 | 1999-02-10 | 日本電気株式会社 | 固体撮像装置 |
| JP2910671B2 (ja) | 1996-05-15 | 1999-06-23 | 日本電気株式会社 | 固体撮像装置 |
-
1996
- 1996-12-05 JP JP8325369A patent/JP2914496B2/ja not_active Expired - Fee Related
-
1997
- 1997-12-04 KR KR1019970065925A patent/KR100265268B1/ko not_active IP Right Cessation
- 1997-12-05 US US08/985,524 patent/US6278487B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6278487B1 (en) | 2001-08-21 |
| KR100265268B1 (ko) | 2000-10-02 |
| JPH10173162A (ja) | 1998-06-26 |
| JP2914496B2 (ja) | 1999-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9419045B2 (en) | Solid-state imaging device and electronic instrument | |
| US7235831B2 (en) | Light-receiving element and photoelectric conversion device | |
| US7456888B2 (en) | Photoelectric conversion device and image pick-up system using the photoelectric conversion device | |
| US8399914B2 (en) | Method for making solid-state imaging device | |
| JP3142327B2 (ja) | 固体撮像装置及びその製造方法 | |
| KR100265268B1 (ko) | 고체촬상소자 | |
| KR20190064097A (ko) | 이미지 센서 및 그 제조방법 | |
| KR100212612B1 (ko) | 고상 화상 형성 장치 | |
| KR100265259B1 (ko) | 고체 촬상장치 및 그 제조방법 | |
| JP3317248B2 (ja) | 固体撮像装置 | |
| JP2007115787A (ja) | 固体撮像素子 | |
| KR100256280B1 (ko) | 고체촬상장치 | |
| KR100545972B1 (ko) | 고체 촬상 소자 및 그 구동 방법 | |
| JP3033524B2 (ja) | 固体撮像装置 | |
| JP2007189131A (ja) | 固体撮像素子 | |
| US5060038A (en) | Charge sweep solid-state image sensor | |
| US7564494B2 (en) | Solid-state imaging device and its driving method for preventing damage in dynamic range | |
| JP3247163B2 (ja) | 固体撮像装置及びその製造方法 | |
| KR100279961B1 (ko) | 고체촬상장치, 그의 제조방법 및 그의 구동방법 | |
| JP2004273566A (ja) | 固体撮像装置 | |
| JPH06275809A (ja) | 固体撮像素子 | |
| JPS60105382A (ja) | 固体撮像素子 | |
| JP2906961B2 (ja) | 固体撮像装置 | |
| JPH0570947B2 (ko) | ||
| JP2000012826A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030605 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |