JP2000012826A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP2000012826A JP2000012826A JP10171580A JP17158098A JP2000012826A JP 2000012826 A JP2000012826 A JP 2000012826A JP 10171580 A JP10171580 A JP 10171580A JP 17158098 A JP17158098 A JP 17158098A JP 2000012826 A JP2000012826 A JP 2000012826A
- Authority
- JP
- Japan
- Prior art keywords
- region
- shift register
- vertical shift
- solid
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 固体撮像装置の小型化、多画素化等による微
細化を行ったときにも垂直シフトレジスタの取扱電荷量
が十分となるようにすることを目的とする。 【解決手段】 第１導電型の半導体基板１０上に形成さ
れた第２導電型のウェル領域１１と、このウェル領域１
１上に形成された第１導電型の光電変換領域１Ｎ及びこ
の光電変換領域１Ｎ上に積層された第２導電型の電荷蓄
積領域１Ｐより成り、マトリックス状に配された複数個
の受光素子１と、この複数個の受光素子１から読み出さ
れた信号電荷を垂直方向に転送する複数列の垂直シフト
レジスタ３と、この垂直シフトレジスタ３と受光素子１
との間に垂直方向に設けられたチャネルストップ領域４
とを有する固体撮像装置において、水平方向において、
この垂直シフトレジスタ３の一部とチャネルストップ領
域４の一部とがオーバーラップするように形成したもの
である。
細化を行ったときにも垂直シフトレジスタの取扱電荷量
が十分となるようにすることを目的とする。 【解決手段】 第１導電型の半導体基板１０上に形成さ
れた第２導電型のウェル領域１１と、このウェル領域１
１上に形成された第１導電型の光電変換領域１Ｎ及びこ
の光電変換領域１Ｎ上に積層された第２導電型の電荷蓄
積領域１Ｐより成り、マトリックス状に配された複数個
の受光素子１と、この複数個の受光素子１から読み出さ
れた信号電荷を垂直方向に転送する複数列の垂直シフト
レジスタ３と、この垂直シフトレジスタ３と受光素子１
との間に垂直方向に設けられたチャネルストップ領域４
とを有する固体撮像装置において、水平方向において、
この垂直シフトレジスタ３の一部とチャネルストップ領
域４の一部とがオーバーラップするように形成したもの
である。
Description
【０００１】
【発明の属する技術分野】本発明は小型化、多画素化す
るのに適用して好適な固体撮像装置に関する。
るのに適用して好適な固体撮像装置に関する。
【０００２】
【従来の技術】一般にビデオカメラ等において図２に示
す如きインターライン転送方式のＣＣＤを使用した固体
撮像装置が使用されている。この図２につき説明する
に、この図２はインターライン転送方式のＣＣＤを使用
した固体撮像装置の平面図を示す。
す如きインターライン転送方式のＣＣＤを使用した固体
撮像装置が使用されている。この図２につき説明する
に、この図２はインターライン転送方式のＣＣＤを使用
した固体撮像装置の平面図を示す。
【０００３】この図２において、１はマトリックス状に
複数個例えば４１万個が配された受光素子を示し、２は
この各受光素子１の垂直方向間を分離する垂直分離領
域、３はこの受光素子１の列方向即ち垂直方向に沿い且
つゲート領域５を介して複数列配されたＣＣＤより成る
垂直シフトレジスタ、４はこの垂直シフトレジスタ３に
沿って、この垂直シフトレジスタ３と受光素子１との間
に垂直方向に連続的に配されたチャンネルストップ領域
である水平分離領域を示す。
複数個例えば４１万個が配された受光素子を示し、２は
この各受光素子１の垂直方向間を分離する垂直分離領
域、３はこの受光素子１の列方向即ち垂直方向に沿い且
つゲート領域５を介して複数列配されたＣＣＤより成る
垂直シフトレジスタ、４はこの垂直シフトレジスタ３に
沿って、この垂直シフトレジスタ３と受光素子１との間
に垂直方向に連続的に配されたチャンネルストップ領域
である水平分離領域を示す。
【０００４】斯るインターライン転送方式のＣＣＤを使
用した固体撮像装置は各受光素子１から読み出した信号
電荷を垂直シフトレジスタ３により垂直方向に転送し、
更に水平シフトレジスタ６にて順次水平方向に転送す
る。この水平シフトレジスタ６の最終端にフローティン
グディヒュージョンアンプ（ＦＤＡ）等から成る出力回
路である信号電荷検出回路７を設け、この信号電荷検出
回路７にて光電変換して得られた信号電荷を電圧変換し
て出力する如くなされたものである。
用した固体撮像装置は各受光素子１から読み出した信号
電荷を垂直シフトレジスタ３により垂直方向に転送し、
更に水平シフトレジスタ６にて順次水平方向に転送す
る。この水平シフトレジスタ６の最終端にフローティン
グディヒュージョンアンプ（ＦＤＡ）等から成る出力回
路である信号電荷検出回路７を設け、この信号電荷検出
回路７にて光電変換して得られた信号電荷を電圧変換し
て出力する如くなされたものである。
【０００５】図３はこの図２のインターライン転送方式
のＣＣＤを使用した固体撮像装置の一部拡大図を示し、
図４はこの図３の水平方向のＸ−Ｘ線断面図で、図５は
この図３の垂直方向のＹ−Ｙ線断面図である。この図
３，図４及び図５を参照して従来の固体撮像装置の例を
更に説明する。
のＣＣＤを使用した固体撮像装置の一部拡大図を示し、
図４はこの図３の水平方向のＸ−Ｘ線断面図で、図５は
この図３の垂直方向のＹ−Ｙ線断面図である。この図
３，図４及び図５を参照して従来の固体撮像装置の例を
更に説明する。
【０００６】図４及び図５において、１０はシリコンよ
り成るＮ型半導体基板を示し、このＮ型半導体基板１０
上の全域に亘って不純物濃度がＰのＰ型ウェル１１を設
ける。図２で示した受光素子１はこのＰ型ウェル１１上
に光の強さに応じた信号電荷を蓄積する不純物濃度がＮ
+ のＮ型領域より成る光電変換領域１Ｎを設けると共に
この光電変換領域１Ｎ上に積層して、光の強さに応じた
正孔を蓄積する不純物濃度がＰ++のＰ型領域より成る正
孔蓄積領域１Ｐを形成したものである。
り成るＮ型半導体基板を示し、このＮ型半導体基板１０
上の全域に亘って不純物濃度がＰのＰ型ウェル１１を設
ける。図２で示した受光素子１はこのＰ型ウェル１１上
に光の強さに応じた信号電荷を蓄積する不純物濃度がＮ
+ のＮ型領域より成る光電変換領域１Ｎを設けると共に
この光電変換領域１Ｎ上に積層して、光の強さに応じた
正孔を蓄積する不純物濃度がＰ++のＰ型領域より成る正
孔蓄積領域１Ｐを形成したものである。
【０００７】この図４，図５例の受光素子１においては
縦型のオーバーフロードレインを構成しており、この受
光素子１の深さ方向の静電ポテンシャルは図６の曲線２
０に示す如くで、表面のＰ型領域の正孔蓄積領域１Ｐで
比較的低ポテンシャルで一定であり、これよりポテンシ
ャルが高くなり、信号電荷蓄積領域であるＮ型領域の光
電変換領域１Ｎの略中央部で極大値まで上がり、その後
このポテンシャルが低下し、Ｐ型ウェル１１で極小とな
り、深さ方向のバリア２０ａを形成し、その後このポテ
ンシャルが上昇し、ドレインを構成するＮ型半導体基板
１０で所定ポテンシャルまで上がる如きものであり、蓄
積電荷２１がこの深さ方向のバリア２０ａを超えたとき
は、この超えた電荷はドレインを構成するＮ型半導体基
板１０に流れ出る如くなされている。
縦型のオーバーフロードレインを構成しており、この受
光素子１の深さ方向の静電ポテンシャルは図６の曲線２
０に示す如くで、表面のＰ型領域の正孔蓄積領域１Ｐで
比較的低ポテンシャルで一定であり、これよりポテンシ
ャルが高くなり、信号電荷蓄積領域であるＮ型領域の光
電変換領域１Ｎの略中央部で極大値まで上がり、その後
このポテンシャルが低下し、Ｐ型ウェル１１で極小とな
り、深さ方向のバリア２０ａを形成し、その後このポテ
ンシャルが上昇し、ドレインを構成するＮ型半導体基板
１０で所定ポテンシャルまで上がる如きものであり、蓄
積電荷２１がこの深さ方向のバリア２０ａを超えたとき
は、この超えた電荷はドレインを構成するＮ型半導体基
板１０に流れ出る如くなされている。
【０００８】また、この各受光素子１の垂直方向間に配
された垂直分離領域２は図５に示す如く、このＰ型ウェ
ル１１の延長領域により形成する。
された垂直分離領域２は図５に示す如く、このＰ型ウェ
ル１１の延長領域により形成する。
【０００９】また、この受光素子１の列方向即ち垂直方
向に沿い且つ読み出しゲート領域５を介して配されたＣ
ＣＤより成る垂直シフトレジスタ３は図４に示す如く垂
直方向に沿ってこのＰ型ウェル１１上に所定幅の不純物
濃度がＰ+ の埋め込みチャンネル形成のためのＰ型領域
３Ｐを形成すると共にその上に不純物濃度がＮ+ の信号
電荷転送領域３Ｎを形成したものである。
向に沿い且つ読み出しゲート領域５を介して配されたＣ
ＣＤより成る垂直シフトレジスタ３は図４に示す如く垂
直方向に沿ってこのＰ型ウェル１１上に所定幅の不純物
濃度がＰ+ の埋め込みチャンネル形成のためのＰ型領域
３Ｐを形成すると共にその上に不純物濃度がＮ+ の信号
電荷転送領域３Ｎを形成したものである。
【００１０】またこの垂直シフトレジスタ３に沿って、
この垂直シフトレジスタ３と受光素子１との間に垂直方
向に連続的に配されたチャネルストップ領域である水平
分離領域４は、図４に示す如く、このＰ型ウェル１１上
に不純物濃度がＰ+ のＰ型領域を形成したものである。
この図３，図４，図５において、１３及び１４は夫々絶
縁層１５を介して配された所定パターンの例えばポリシ
リコンより成る転送電極である。
この垂直シフトレジスタ３と受光素子１との間に垂直方
向に連続的に配されたチャネルストップ領域である水平
分離領域４は、図４に示す如く、このＰ型ウェル１１上
に不純物濃度がＰ+ のＰ型領域を形成したものである。
この図３，図４，図５において、１３及び１４は夫々絶
縁層１５を介して配された所定パターンの例えばポリシ
リコンより成る転送電極である。
【００１１】
【発明が解決しようとする課題】上述固体撮像装置にお
いては垂直シフトレジスタ３はＮ+ 型の信号電荷転送領
域３Ｎとスミア抑圧のためのＰ型領域３Ｐとより成り、
このＮ+ 型の信号電荷転送領域３Ｎの両側にＰ型のチャ
ネルストップ領域４及び読み出しゲート領域５が形成さ
れている。
いては垂直シフトレジスタ３はＮ+ 型の信号電荷転送領
域３Ｎとスミア抑圧のためのＰ型領域３Ｐとより成り、
このＮ+ 型の信号電荷転送領域３Ｎの両側にＰ型のチャ
ネルストップ領域４及び読み出しゲート領域５が形成さ
れている。
【００１２】この場合において、垂直シフトレジスタ３
の信号電荷転送領域（電荷蓄積領域）３Ｎの大きさが十
分でないときは、このチャネルストップ領域４や読み出
しゲート領域５等のＰ型不純物領域が熱工程等の拡散に
よって、この信号電荷転送領域（電荷蓄積領域）３Ｎに
影響を与える。特に濃度の高いチャネルストップ領域４
の影響を受けやすく、また領域形成のための加工ルール
（レジストパターンの最小線幅の縮小限界等）の制限等
により、垂直シフトレジスタ３の信号電荷転送領域３Ｎ
の実効的電荷蓄積量が大幅に縮小されることが考えられ
る。
の信号電荷転送領域（電荷蓄積領域）３Ｎの大きさが十
分でないときは、このチャネルストップ領域４や読み出
しゲート領域５等のＰ型不純物領域が熱工程等の拡散に
よって、この信号電荷転送領域（電荷蓄積領域）３Ｎに
影響を与える。特に濃度の高いチャネルストップ領域４
の影響を受けやすく、また領域形成のための加工ルール
（レジストパターンの最小線幅の縮小限界等）の制限等
により、垂直シフトレジスタ３の信号電荷転送領域３Ｎ
の実効的電荷蓄積量が大幅に縮小されることが考えられ
る。
【００１３】このため、従来はチャネルストップ領域４
と垂直シフトレジスタ３との間に隙間をあけたり、領域
を接する程度にしており、またこの垂直シフトレジスタ
３の信号電荷転送領域３Ｎを拡大してこの拡散による影
響をなるべく抑えるようにしていた。ただし、この場
合、受光素子１の開口等、この受光素子１の領域１Ｐ，
１Ｎを縮小させることになるため、感度等の基本特性を
劣化させることとなる不都合があった。
と垂直シフトレジスタ３との間に隙間をあけたり、領域
を接する程度にしており、またこの垂直シフトレジスタ
３の信号電荷転送領域３Ｎを拡大してこの拡散による影
響をなるべく抑えるようにしていた。ただし、この場
合、受光素子１の開口等、この受光素子１の領域１Ｐ，
１Ｎを縮小させることになるため、感度等の基本特性を
劣化させることとなる不都合があった。
【００１４】特に今後の固体撮像装置の小型化、多画素
化等による微細化によって、この垂直シフトレジスタ３
の信号電荷転送領域３Ｎは確保できなくなる傾向にあ
り、このことはこの信号電荷転送領域３Ｎの取扱電荷量
が減少してしまうことになるので特性上問題となってく
る。
化等による微細化によって、この垂直シフトレジスタ３
の信号電荷転送領域３Ｎは確保できなくなる傾向にあ
り、このことはこの信号電荷転送領域３Ｎの取扱電荷量
が減少してしまうことになるので特性上問題となってく
る。
【００１５】また、この垂直シフトレジスタ３の信号電
荷転送領域３Ｎの取扱電荷量を確保するために、チャネ
ルストップ領域４、読み出しゲート領域５を縮小するこ
とが考えられるが、製造時のレジストパターンによる加
工精度等の製造限界があり、従来の技術では困難であっ
た。
荷転送領域３Ｎの取扱電荷量を確保するために、チャネ
ルストップ領域４、読み出しゲート領域５を縮小するこ
とが考えられるが、製造時のレジストパターンによる加
工精度等の製造限界があり、従来の技術では困難であっ
た。
【００１６】本発明は斯る点に鑑み、固体撮像装置の小
型化、多画素化等による微細化を行ったときにも垂直シ
フトレジスタの取扱電荷量が十分となるようにすること
を目的とする。
型化、多画素化等による微細化を行ったときにも垂直シ
フトレジスタの取扱電荷量が十分となるようにすること
を目的とする。
【００１７】
【課題を解決するための手段】本発明固体撮像装置は、
第１導電型の半導体基板上に形成された第２導電型のウ
ェル領域と、このウェル領域上に形成された第１導電型
の光電変換領域及びこの光電変換領域上に積層された第
２導電型の電荷蓄積領域より成り、マトリックス状に配
された複数個の受光素子と、この複数個の受光素子から
読み出された信号電荷を垂直方向に転送する複数列の垂
直シフトレジスタと、この垂直シフトレジスタと受光素
子との間に垂直方向に設けられたチャネルストップ領域
とを有する固体撮像装置において、水平方向において、
この垂直シフトレジスタの一部とチャネルストップ領域
の一部とがオーバーラップするように形成したものであ
る。
第１導電型の半導体基板上に形成された第２導電型のウ
ェル領域と、このウェル領域上に形成された第１導電型
の光電変換領域及びこの光電変換領域上に積層された第
２導電型の電荷蓄積領域より成り、マトリックス状に配
された複数個の受光素子と、この複数個の受光素子から
読み出された信号電荷を垂直方向に転送する複数列の垂
直シフトレジスタと、この垂直シフトレジスタと受光素
子との間に垂直方向に設けられたチャネルストップ領域
とを有する固体撮像装置において、水平方向において、
この垂直シフトレジスタの一部とチャネルストップ領域
の一部とがオーバーラップするように形成したものであ
る。
【００１８】本発明によれば、水平方向において垂直シ
フトレジスタの一部とチャネルストップ領域の一部とを
オーバーラップさせるので、それだけ小型化、多画素化
等による微細化ができると共にチャネルストップ領域の
形成において製造加工ルールに制限なく形成でき、垂直
シフトレジスタの取扱電荷量を十分とすることができ
る。
フトレジスタの一部とチャネルストップ領域の一部とを
オーバーラップさせるので、それだけ小型化、多画素化
等による微細化ができると共にチャネルストップ領域の
形成において製造加工ルールに制限なく形成でき、垂直
シフトレジスタの取扱電荷量を十分とすることができ
る。
【００１９】また受光素子の開口等他の領域を縮小しな
くて良いので、他の特性を劣化することなく垂直シフト
レジスタの取扱電荷量を十分とすることができる。
くて良いので、他の特性を劣化することなく垂直シフト
レジスタの取扱電荷量を十分とすることができる。
【００２０】
【発明の実施の形態】以下図１を参照して本発明固体撮
像装置の実施の形態の例につき説明しよう。図１におい
て、図４に対応する部分にはを同一符号を付して示す。
像装置の実施の形態の例につき説明しよう。図１におい
て、図４に対応する部分にはを同一符号を付して示す。
【００２１】本例の固体撮像装置の平面図は図２と同様
であり、マトリックス状に複数個例えば４１万個の受光
素子１を設け、この各受光素子１の垂直方向間に垂直分
離領域２を配する。また、この受光素子１の列方向即ち
垂直方向に沿い且つ読み出しゲート領域５を介してＣＣ
Ｄより成る複数列の垂直シフトレジスタ３を配し、この
垂直シフトレジスタ３に沿って、この垂直シフトレジス
タ３と受光素子１との間に垂直方向に連続的にチャネル
ストップ領域即ち水平分離領域４を配する。
であり、マトリックス状に複数個例えば４１万個の受光
素子１を設け、この各受光素子１の垂直方向間に垂直分
離領域２を配する。また、この受光素子１の列方向即ち
垂直方向に沿い且つ読み出しゲート領域５を介してＣＣ
Ｄより成る複数列の垂直シフトレジスタ３を配し、この
垂直シフトレジスタ３に沿って、この垂直シフトレジス
タ３と受光素子１との間に垂直方向に連続的にチャネル
ストップ領域即ち水平分離領域４を配する。
【００２２】また本例の一部拡大図も図３と同様で、本
例による図３の垂直方向Ｙ−Ｙ線断面図は図５と略同様
であるが本例においては、この水平方向のＸ−Ｘ線断面
図を図１に示す如く構成する。この図１及び図５を参照
して、本例の固体撮像装置を説明する。
例による図３の垂直方向Ｙ−Ｙ線断面図は図５と略同様
であるが本例においては、この水平方向のＸ−Ｘ線断面
図を図１に示す如く構成する。この図１及び図５を参照
して、本例の固体撮像装置を説明する。
【００２３】本例においては、図１，図５に示す如くシ
リコンより成るＮ型半導体基板１０上に全域に亘って不
純物濃度がＰのＰ型ウェル１１を設ける。受光素子１は
このＰ型ウェル１１上に光の強さに応じた信号電荷を蓄
積する不純物濃度がＮ+ のＮ型領域より成る光電変換領
域１Ｎを設けると共にこの光電変換領域１Ｎ上に積層し
て光の強さに応じた正孔を蓄積する不純物濃度がＰ++の
Ｐ型領域より成る正孔蓄積領域１Ｐを形成したものであ
る。
リコンより成るＮ型半導体基板１０上に全域に亘って不
純物濃度がＰのＰ型ウェル１１を設ける。受光素子１は
このＰ型ウェル１１上に光の強さに応じた信号電荷を蓄
積する不純物濃度がＮ+ のＮ型領域より成る光電変換領
域１Ｎを設けると共にこの光電変換領域１Ｎ上に積層し
て光の強さに応じた正孔を蓄積する不純物濃度がＰ++の
Ｐ型領域より成る正孔蓄積領域１Ｐを形成したものであ
る。
【００２４】この図１，図５例の受光素子１においては
縦型のオーバーフロードレインを構成しており、この受
光素子１の深さ方向のポテンシャルは図６の曲線２０に
示す如くで、表面のＰ型領域の正孔蓄積領域１Ｐで比較
的低ポテンシャルで一定であり、これよりポテンシャル
が上昇し信号電荷蓄積領域であるＮ型領域の光電変換領
域１Ｎの略中央部で極大値まで上がり、その後このポテ
ンシャルが低下し、Ｐ型ウェル１１で極小となり、深さ
方向のバリア２０ａを形成し、その後このポテンシャル
が上昇し、ドレインを構成するＮ型半導体基板１０で所
定ポテンシャルまで上がる如きものであり、蓄積電荷２
１がこの深さ方向のバリア２０ａを超えた時は、この超
えた電荷はドレインを構成するＮ型半導体基板１０に流
れ出る如くなされている。
縦型のオーバーフロードレインを構成しており、この受
光素子１の深さ方向のポテンシャルは図６の曲線２０に
示す如くで、表面のＰ型領域の正孔蓄積領域１Ｐで比較
的低ポテンシャルで一定であり、これよりポテンシャル
が上昇し信号電荷蓄積領域であるＮ型領域の光電変換領
域１Ｎの略中央部で極大値まで上がり、その後このポテ
ンシャルが低下し、Ｐ型ウェル１１で極小となり、深さ
方向のバリア２０ａを形成し、その後このポテンシャル
が上昇し、ドレインを構成するＮ型半導体基板１０で所
定ポテンシャルまで上がる如きものであり、蓄積電荷２
１がこの深さ方向のバリア２０ａを超えた時は、この超
えた電荷はドレインを構成するＮ型半導体基板１０に流
れ出る如くなされている。
【００２５】また、この各受光素子１の垂直方向間に配
された垂直分離領域２は図５に示す如く、このＰ型ウェ
ル１１の延長領域により形成する。
された垂直分離領域２は図５に示す如く、このＰ型ウェ
ル１１の延長領域により形成する。
【００２６】またこの受光素子１の列方向即ち垂直方向
に沿い且つ読み出しゲート領域５を介して配されたＣＣ
Ｄより成る垂直シフトレジスタ３は図１に示す如く垂直
方向に沿ってこのＰ型ウェル１１上に所定幅の不純物濃
度がＰ+ のスミア抑圧のためのＰ型領域３Ｐを形成する
と共にその上に不純物濃度がＮ+ の信号電荷転送領域３
Ｎを形成したものである。
に沿い且つ読み出しゲート領域５を介して配されたＣＣ
Ｄより成る垂直シフトレジスタ３は図１に示す如く垂直
方向に沿ってこのＰ型ウェル１１上に所定幅の不純物濃
度がＰ+ のスミア抑圧のためのＰ型領域３Ｐを形成する
と共にその上に不純物濃度がＮ+ の信号電荷転送領域３
Ｎを形成したものである。
【００２７】またこの垂直シフトレジスタ３に沿って、
この垂直シフトレジスタ３と受光素子１との間に垂直方
向に連続的に配されたチャネルストップ領域である水平
分離領域４は、図１に示す如く、このＰ型ウェル１１上
に不純物濃度がＰ+ のＰ型領域により形成する如くす
る。
この垂直シフトレジスタ３と受光素子１との間に垂直方
向に連続的に配されたチャネルストップ領域である水平
分離領域４は、図１に示す如く、このＰ型ウェル１１上
に不純物濃度がＰ+ のＰ型領域により形成する如くす
る。
【００２８】本例においては、この場合図１に示す如
く、垂直シフトレジスタ３の一部と、このチャネルスト
ップ領域である水平分離領域４の一部がオーバーラップ
する如くする。このオーバーラップにより垂直シフトレ
ジスタ３の信号電荷転送領域３Ｎの取扱電荷量が増大す
る。
く、垂直シフトレジスタ３の一部と、このチャネルスト
ップ領域である水平分離領域４の一部がオーバーラップ
する如くする。このオーバーラップにより垂直シフトレ
ジスタ３の信号電荷転送領域３Ｎの取扱電荷量が増大す
る。
【００２９】この場合、本例による固体撮像装置を製造
するときはＰ型ウェル１１上に垂直シフトレジスタ３の
不純物濃度がＰ+ のスミア抑圧のためのＰ型領域３Ｐと
この不純物濃度がＰ+ のＰ型領域より成るチャネルスト
ップ領域である水平分離領域４を同時に一部オーバーラ
ップして形成し、その後その上に一部オーバーラップし
て垂直シフトレジスタ３の不純物濃度がＮ+ の信号電荷
転送領域（電荷蓄積領域）３Ｎを形成する如くする。
するときはＰ型ウェル１１上に垂直シフトレジスタ３の
不純物濃度がＰ+ のスミア抑圧のためのＰ型領域３Ｐと
この不純物濃度がＰ+ のＰ型領域より成るチャネルスト
ップ領域である水平分離領域４を同時に一部オーバーラ
ップして形成し、その後その上に一部オーバーラップし
て垂直シフトレジスタ３の不純物濃度がＮ+ の信号電荷
転送領域（電荷蓄積領域）３Ｎを形成する如くする。
【００３０】このときは、チャネルストップ領域である
水平分離領域４の幅Ｗをレジストパターンの最小線幅の
縮小限界より小さく製造することができる。この場合垂
直シフトレジスタ３の信号電荷転送領域３Ｎによりチャ
ネルストップ領域である水平分離領域４は削られてしま
うが、受光素子１の正孔蓄積領域１ＰのＰ++が、図１に
示す如くこのチャネルストップ領域４に拡散しているた
め信号電荷転送領域３Ｎの信号電荷を抑えることができ
素子分離としては問題無い。
水平分離領域４の幅Ｗをレジストパターンの最小線幅の
縮小限界より小さく製造することができる。この場合垂
直シフトレジスタ３の信号電荷転送領域３Ｎによりチャ
ネルストップ領域である水平分離領域４は削られてしま
うが、受光素子１の正孔蓄積領域１ＰのＰ++が、図１に
示す如くこのチャネルストップ領域４に拡散しているた
め信号電荷転送領域３Ｎの信号電荷を抑えることができ
素子分離としては問題無い。
【００３１】この図１，図２，図３，図５において、１
３及び１４は夫々絶縁層１５を介して配された所定パタ
ーンの例えばポリシリコンより成る転送電極である。
３及び１４は夫々絶縁層１５を介して配された所定パタ
ーンの例えばポリシリコンより成る転送電極である。
【００３２】本例によれば、水平方向において垂直シフ
トレジスタ３の一部とチャネルストップ領域４の一部と
をオーバーラップさせるので、それだけ小型化、多画素
化等による微細化ができると共にこのチャネルストップ
領域４の形成において、製造加工ルールに制限なく形成
でき、垂直シフトレジスタ３の取扱電荷量を上述の如く
微細化しても十分とすることができる利益がある。
トレジスタ３の一部とチャネルストップ領域４の一部と
をオーバーラップさせるので、それだけ小型化、多画素
化等による微細化ができると共にこのチャネルストップ
領域４の形成において、製造加工ルールに制限なく形成
でき、垂直シフトレジスタ３の取扱電荷量を上述の如く
微細化しても十分とすることができる利益がある。
【００３３】また本例によれば受光素子１の開口等他の
領域を縮小しなくて良いので、他の特性を劣化すること
なく垂直シフトレジスタの取扱電荷量を十分とすること
ができる利益がある。
領域を縮小しなくて良いので、他の特性を劣化すること
なく垂直シフトレジスタの取扱電荷量を十分とすること
ができる利益がある。
【００３４】尚、本発明は上述例に限ることなく本発明
の要旨を逸脱することなくその他種々の構成が採り得る
ことは勿論である。
の要旨を逸脱することなくその他種々の構成が採り得る
ことは勿論である。
【００３５】
【発明の効果】本例によれば、水平方向において、垂直
シフトレジスタの一部とチャネルストップ領域の一部と
をオーバーラップさせるので、それだけ小型化、多画素
化等による微細化ができると共にチャネルストップ領域
の形成において、製造加工ルールに制限なく形成でき、
垂直シフトレジスタの取扱電荷量を十分とすることがで
きる利益がある。
シフトレジスタの一部とチャネルストップ領域の一部と
をオーバーラップさせるので、それだけ小型化、多画素
化等による微細化ができると共にチャネルストップ領域
の形成において、製造加工ルールに制限なく形成でき、
垂直シフトレジスタの取扱電荷量を十分とすることがで
きる利益がある。
【００３６】また受光素子の開口等他の領域を縮小しな
くて良いので、他の特性を劣化することなく垂直シフト
レジスタの取扱電荷量を十分とすることができる利益が
ある。
くて良いので、他の特性を劣化することなく垂直シフト
レジスタの取扱電荷量を十分とすることができる利益が
ある。
【図１】本発明固体撮像装置の実施の形態の例の要部の
水平方向断面図である。
水平方向断面図である。
【図２】固体撮像装置の例の平面図である。
【図３】図２の一部拡大図である。
【図４】従来の固体撮像装置の例の要部の水平方向断面
図である。
図である。
【図５】従来の固体撮像装置の例の要部の垂直方向断面
図である。
図である。
【図６】本発明の説明に供する線図である。
１‥‥受光素子、１Ｐ‥‥正孔蓄積領域、１Ｎ‥‥光電
変換領域、３‥‥垂直シフトレジスタ、３Ｐ‥‥Ｐ型領
域、３Ｎ‥‥信号電荷転送領域、４‥‥チャネルストッ
プ領域、６‥‥水平シフトレジスタ、１０‥‥Ｎ型半導
体基板、１１‥‥Ｐ型ウェル
変換領域、３‥‥垂直シフトレジスタ、３Ｐ‥‥Ｐ型領
域、３Ｎ‥‥信号電荷転送領域、４‥‥チャネルストッ
プ領域、６‥‥水平シフトレジスタ、１０‥‥Ｎ型半導
体基板、１１‥‥Ｐ型ウェル
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA01 AA05 AB01 BA13 CA04 DA03 FA06 FA26 FA50 5C024 AA01 CA31 FA01 FA11 GA16 GA26 GA44
Claims (1)
- 【請求項１】 第１導電型の半導体基板上に形成された
第２導電型のウェル領域と、 前記ウェル領域上に形成された前記第１導電型の光電変
換領域及び前記光電変換領域上に蓄積された前記第２導
電型の電荷蓄積領域より成り、マトリックス状に配され
た複数個の受光素子と、 前記複数個の受光素子から読み出された信号電荷を垂直
方向に転送する複数列の垂直シフトレジスタと、 前記垂直シフトレジスタと前記受光素子との間に垂直方
向に設けられたチャンネルストップ領域とを有する固体
撮像装置において、 水平方向において前記垂直シフトレジスタの一部と前記
チャンネルストップ領域の一部とがオーバラップするよ
うに形成したことを特徴とする固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10171580A JP2000012826A (ja) | 1998-06-18 | 1998-06-18 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10171580A JP2000012826A (ja) | 1998-06-18 | 1998-06-18 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000012826A true JP2000012826A (ja) | 2000-01-14 |
Family
ID=15925796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10171580A Pending JP2000012826A (ja) | 1998-06-18 | 1998-06-18 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000012826A (ja) |
-
1998
- 1998-06-18 JP JP10171580A patent/JP2000012826A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101159032B1 (ko) | 고체 촬상 소자 | |
| US20080258187A1 (en) | Methods, systems and apparatuses for the design and use of imager sensors | |
| KR20160019264A (ko) | Cmos 이미지 센서 | |
| US20160020242A1 (en) | Solid-state image pickup device | |
| JPH06204450A (ja) | 固体撮像装置 | |
| KR100265268B1 (ko) | 고체촬상소자 | |
| KR100332949B1 (ko) | 전자 줌 기능에 적합한 고체 촬상 소자 | |
| JP3214428B2 (ja) | カラーリニアイメージセンサおよびその駆動方法 | |
| JP2000012826A (ja) | 固体撮像装置 | |
| JP2919697B2 (ja) | 固体撮像素子の製造方法 | |
| JP3047965B2 (ja) | 固体撮像装置 | |
| JP2004273566A (ja) | 固体撮像装置 | |
| US20240162258A1 (en) | Image sensor and method of manufacturing the same | |
| JP2003209243A (ja) | 固体撮像装置 | |
| JP2000150852A (ja) | 固体撮像装置 | |
| JP2003347537A (ja) | 固体撮像素子 | |
| JPH02159062A (ja) | 固体撮像装置 | |
| JP4797302B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP2671151B2 (ja) | 半導体装置 | |
| JPH02159063A (ja) | 固体撮像装置 | |
| JPH06310703A (ja) | 固体撮像素子 | |
| JP2695983B2 (ja) | 固体撮像装置 | |
| JP2010182790A (ja) | 固体撮像素子、撮像装置、固体撮像素子の製造方法 | |
| JP2005135960A (ja) | 固体撮像素子及びその製造方法 | |
| JPH04207075A (ja) | 固体撮像装置及びその製造方法 |