KR19980063569A - 반도체 패키지용 회로 기판의 제조 방법 - Google Patents

반도체 패키지용 회로 기판의 제조 방법 Download PDF

Info

Publication number
KR19980063569A
KR19980063569A KR1019970058580A KR19970058580A KR19980063569A KR 19980063569 A KR19980063569 A KR 19980063569A KR 1019970058580 A KR1019970058580 A KR 1019970058580A KR 19970058580 A KR19970058580 A KR 19970058580A KR 19980063569 A KR19980063569 A KR 19980063569A
Authority
KR
South Korea
Prior art keywords
plating
circuit board
film
core substrate
cavity
Prior art date
Application number
KR1019970058580A
Other languages
English (en)
Other versions
KR100256292B1 (ko
Inventor
사토히로아끼
에베마사요시
Original Assignee
모기쥰이찌
신꼬오덴기고오교오가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모기쥰이찌, 신꼬오덴기고오교오가부시끼가이샤 filed Critical 모기쥰이찌
Publication of KR19980063569A publication Critical patent/KR19980063569A/ko
Application granted granted Critical
Publication of KR100256292B1 publication Critical patent/KR100256292B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09581—Applying an insulating coating on the walls of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 캐비티에 수용하는 반도체 소자와 코어 기재에 형성되는 배선 패턴을 와이어 본딩할 때에, 본딩 와이어가 캐비티 내벽면에 형성되는 도체층과 접촉하여 신호선이 전기적으로 쇼트하지 않도록 한 반도체 패키지용 회로 기판의 제조방법을 제공함을 목적으로 한다. 이를 위하여, 양면에 동박(2)을 갖는 코어 기재(1)의 소정 부위에 반도체 소자(6)를 수용하는 캐비티용 구멍(3)을 형성하는 공정과, 상기 캐비티 구멍(3)의 내벽면에 상기 코어 기재(1)의 하면에 형성되는 하부 배선 패턴(9)에 접속하도록 제1 도금 피막(10)을 형성하는 제1 도금공정과, 상기 코어 기재(1)의 양면에 상기 캐비티 구멍(3)을 덮도록 드라이 필름(11)을 접착하는 공정과, 상기 코어 기재(1)의 배선 패턴에 상당하는 부위 및 상기 캐비티 구멍(3)에 대응하여 상기 캐비티 구멍(3)보다 소경인 부위의 상기 드라이 필름(11)을 제거하는 노광 현상 공정과, 상기 드라이 필름(11)을 마스크로 하여, 상기 코어 기재(1)에 노출한 상기 배선 패턴에 상당하는 부위 및 상기 캐비티 구멍(3)의 내벽면에 형성된 상기 제1 도금 피막(10) 위에 제2 도금 피막(12)을 형성하는 제2 도금 공정과, 상기 코어 기재(1)의 양면에 형성된 드라이 필름(11)을 박리시키는 공정과, 상기 제2 도금 피막(12)을 마스크로 하여, 상기 코어 기재(1)에 노출한 상기 제1 도금 피막(10) 및 그 하층의 동박(2)의 부위를 제거하는 공정과, 상기 코어 기재(1)의 배선 패턴에 상당하는 부위 및 캐비티 구멍(3)의 내벽면을 제2 도금 피막(12)을 제거하는 공정을 포함한다.

Description

반도체 패키지용 회로 기판의 제조 방법
본 발명은, 양면에 금속층을 갖는 코어 기재에 반도체 소자를 수용하는 캐비티용 구멍이 형성되고, 상기 캐비티 구멍의 내벽면에, 상기 코어 기재의 한쪽 면에 형성되는 배선 패턴에 접속하는 도체층이 형성되는 반도체 패키지용 회로 기판의 제조 방법에 관한 것이다.
종래의, 플라스틱 패키지 등의 반도체 패키지용의 회로 기판을 제조하는 방법에 대해서 도 4를 참조하여 설명한다. 글래스포기재 등을 사용한 코어 기재(51)의 양면에 동박(銅箔)을 적층한 양면 동장(銅張) 기판(53)에 (도 4a 참조) 드릴을 사용하여 캐비티용 구멍(이하, 캐비티 구멍이라 함)(54)을 형성한다(도 4b 참조). 그리고, 상기 양면 동장 기판(53)의 캐비티 구멍(54)의 내벽면에 무전해 구리 도금을 행하고, 다음에 전해 구리 도금을 행하여 상기 양면 동장 기판(53)의 캐비티 구멍(54)의 내벽을 포함하는 양면에 구리 도금 피막(55)을 형성한다(도 4c 참조). 또한, 상기 무전해 구리 도금을 대신하여, 캐비티 구멍(54)의 내벽면에 다이렉트 플래팅법을 사용하여 팔라듐의 핵을 형성한 후, 전해 구리 도금을 행하여도 좋다.
다음에, 상기 양면 동장 기판(53)의 양면에는, 감광성 레지스트막(56)이 형성(예를 들어 드라이 필름이 열 압착)되어(도 4d 참조), 상기 레지스트막(56) 위에 포토마스크를 적층하여 노광 현상 공정에 의해 노광 현상한다. 즉, 배선 패턴에 상당하는 감광 부분(56a)의 필름이 경화하여 남고, 마스크를 행한 비감광 부분(56b)의 필름이 용해된다(도 4e 참조).
다음에, 상기 양면 동장 기판(53)에 노출한 구리 도금 피막(55)을 형성된 부위(배선 패턴에 상당)에 주석 도금 또는 땜납 도금(57)을 행한다(도 4f 참조). 다음에, 상기 양면 동장 기판(53)의 감광성 레지스트막(56)의 감광 부분(56a)을 박리시켜 노출한 구리 도금 피막(55) 및 그 하층의 동박(52)을 에칭에 의해 제거한 후(도 4g 참조), 상기 주석 도금 또는 땜납 도금(57)을 행한 부위를 용해 제거하고, 상기 양면 동장 기판(53)의 양면에 구리 도금 피막(55)을 행한 신호선, 전원선 등의 배선 패턴을 형성함과 동시에, 캐비티 구멍(54)의 내벽면에 코어 기재(51)의 하면층의 글래드층 등의 배선 패턴에 접속하는 도체층(55a)을 형성하고 있다(도 4h 참조).
이 후, 상기 양면 동장 기판(53)의 하면에 방열판(58) 등을 접착하여 형성시킨 캐비티 내에 LSI 등의 반도체 소자(59)를 수용한 후, 양면 동장 기판(53)의 상면에 형성시킨 신호선이나 전원선 등과 반도체 소자(59)의 본딩 패드 사이에 와이어본딩을 행하여, 반도체 소자와 배선 패턴을 본딩 와이어(60)에 의해 전기적으로 접속하고 있다(도 4i 참조).
상기 감광성 레지스트막(56)에 적층되는 포토마스크는, 캐비티 부분에서는, 캐비티 구멍(54)의 주연부(周緣部)의 윤곽을 따라 형성되어 있으므로, 실제의 배선 패턴과 포토마스크의 어긋남이 생기기 쉽다.
구체적으로는, 코어 기재(51)로서 사용한 글래스포기재는 열이 가해지면 신축하는 것이기 때문에, 예를 들어 드라이 필름을 열 압착한 코어 기재(51)를 노광 현상하는 공정까지, 상기 코어 기재(51)가 신축하여 포토마스크와 피치가 맞지 않게 된다. 예를 들어, 도 4e에 나타낸 바와 같이, 코어 기재(51)가 늘어나서 감광 레지스트막(56)의 감광 부분(56a)이 캐비티 구멍(54)의 상연부(54a)에서 이간하는 방향으로 어긋난다. 도 4c에 나타낸 바와 같이, 상기 캐비티 구멍(54)의 내벽면에는, 코어 기재(51)의 하면측의 배선 패턴과의 전기적 도통을 이루기 위한 도체층(55a)이 형성되므로, 상기 감광성 레지스트막(56)이 상연부(54a)에서 어긋나면, 도 4h에 나타낸 바와 같이 본래 도체 패턴으로서 남게 되지 않는 부분까지 도체층(55a)이 형성되게 된다.
이에 의해, 도 4i에 나타낸 바와 같이, 양면 동장 기판(53)의 하면측에 방열판(58)을 접착하여 형성된 캐비티 내에 반도체 소자(59)를 수용하고 와이어 본딩을 행할 때에, 본딩 와이어(60)와 캐비티 구멍(54)의 상연부(54a)에 형성된 도체층(55a)의 엣지부(61)가 접촉할 우려가 있다. 즉, 본딩 핑거는, 캐비티 내의 반도체 소자(59)의 본딩 패드보다 양면 동장 기판(53)의 상면에 형성된 신호선이나 전원선 등의 본딩 패드로 캐비티 구멍(54)의 내측에서 외측으로 인출되도록 본딩되므로, 본딩 와이어(60)가 상연부(54a)에 형성된 도체층(55a)의 엣지부(61)에 접촉하여 신호선이 전기적으로 쇼트할 우려가 있다.
본 발명의 목적은, 상기 종래 기술의 과제를 해결하여, 캐비티에 수용되는 반도체 소자와 코어 기재에 형성되는 배선 패턴을 와이어 본딩할 때에, 본딩 와이어가 캐비티 내벽면에 형성되는 도체층과 접촉하여 신호선이 전기적으로 쇼트하지 않도록 한 반도체 패키지용 회로 기판의 제조 방법을 제공하는 것에 있다.
도 1은 플라스틱 패키지용 회로 기판의 제조 공정을 나타내는 설명도.
도 2는 플라스틱 패키지의 상시도(上視圖).
도 3은 플라스틱 패키지용 다층 회로 기판의 단면도.
도 4는 종래의 플라스틱 패키지의 제조 공정을 나타내는 설명도.
도면의 주요 부분에 대한 부호의 설명
1...코어 기재
2...동박
3...캐비티 구멍
3a...상연부(上緣部)
4...방열판
5...캐비티
6...반도체 소자
6a, 7a...본딩 패드
7, 22...상부 배선 패턴
8...본딩 와이어
9...하부 배선 패턴
9a...도체층
10...제1 도금 피막
11...드라이 필름
11a...비감광 부분
11b...감광 부분
12...제2 도금 피막
13...회로 기판
14...다층 회로 기판
15, 16, 18...기판
17...접착 시트
19...관통홀
20...도금층
21...랜드
23...외부 접속 단자
본 발명은 상기 목적을 달성하기 위하여 다음의 구성을 구비한다.
즉, 양면에 금속층을 갖는 코어 기재의 소정 부위에 반도체 소자를 수용하는 캐비티용의 구멍을 형성하는 공정과, 상기 캐비티 구멍의 내벽면에 상기 코어 기재의 한쪽 면에 형성되는 배선 패턴에 접속하도록 제1 도금 피막을 형성하는 제1 도금 공정과, 상기 코어 기재의 양면에 상기 캐비티 구멍을 덮도록 레지스트막을 형성하는 공정과, 상기 코어 기재의 배선 패턴에 상당하는 부위 및 상기 캐비티 구멍에 대응하고 상기 캐비티 구멍 보다 소경의 부위의 상기 레지스트막을 제거하는 노광 현상 공정과, 상기 레지스트막을 마스크로 하여, 상기 코어 기재에 노출한 상기 배선 패턴에 상당하는 부위 및 상기 캐비티 구멍의 내벽면에 형성된 상기 제1 도금 피막 위에 제2 도금 피막을 형성하는 제2 도금 공정과, 상기 코어 기재의 양면에 형성된 레지스트막을 박리하는 공정과, 상기 제2도금 피막을 마스크로 하여, 상기 코어 기재에 노출한 상기 제1 도금 피막 및 그 하층의 금속층 부위를 제거하는 공정과, 상기 코어 기재의 배선 패턴에 상당하는 부위 및 캐비티 구멍의 내벽면을 덮는 제2 도금 피막을 제거하는 공정을 포함하는 것을 특징으로 한다.
또한, 상기 제1 도금을 행하는 공정은, 무전해 구리 도금 또는 무전해 구리 합금 도금을 행한 후, 전해 구리 도금 또는 전해 구리합금 도금을 행하여도 좋다.
또한, 상기 제1 도금을 행하는 공정은, 캐비티 구멍의 내벽면에 팔라듐의 핵을 부착시킨 후, 전해 구리 도금 또는 전해 구리합금 도금을 행하여도 좋다.
또한, 상기 제2 도금 공정에 앞서, 상기 제1 도금 피막을 형성한 배선 패턴에 상당하는 부위에, 전해 구리 도금 또는 전해 구리합금 도금을 행하여도 좋다.
또한, 상기 노광 현상 공정에서 레지스트막으로서 감광성 필름을 사용하고, 상기 감광성 필름에 적층되는 포토마스크는, 상기 감광성 필름의 감광 부분을 캐비티 구멍의 내벽면의 연부보다 내측으로 적어도 40㎛ 정도 돌출시키도록 한 포토마스크가 형성되어 있는 것이 바람직하다.
또한, 상기 감광성 필름의 박리는, 상기 감광성 필름에 수분을 포함시켜 팽윤시켜 박리시켜도 좋다.
또한, 상기 제2 도금을 행하는 공정은, 전해 주석 도금 또는 전해 땜납 도금을 행하여도 좋다.
또한, 상기 제2 도금 피막을 제거하는 공정 후, 상기 코어 기재의 한쪽 면에 상기 캐비티 구멍을 폐색하도록 방열판을 접착하여 캐비티를 형성하는 공정을 포함해도 좋다.
또한, 상기 방열판은, 수지계 접착제 또는 납땜을 통해 상기 코어 기재의 한쪽 면에 접착함이 바람직하다.
또한, 상기 회로 기판의 다른 쪽 면에, 상기 캐비티 구멍의 개구 면적이 다른 회로 기판의 한쪽 면을 적층하여 다층 형성하는 공정을 포함해도 좋다.
또한, 상기 제2 도금 피막을 제거하는 공정 후, 상기 코어 기재의 한쪽 면에 회로 기판을 접착하여 캐비티를 형성하는 공정을 포함해도 좋다.
[발명의 실시형태]
이하, 본 발명의 바람직한 실시 태양을 도면에 기초하여 상세히 설명한다.
본 실시 태양은, 플라스틱 패키지용 회로 기판의 제조 방법에 대해서 설명한다.
도 1은 플라스틱 패키지용 회로 기판의 제조 공정을 나타내는 설명도, 도 2는 플라스틱 패키지의 상시도, 도 3은 플라스틱 패키지용 다층 회로 기판의 단면도이다.
먼저, 플라스틱 패키지의 개략 구성에 대해서 도 1i 및 도 2를 참조하여 설명한다. 또한, 도 1i는 도 2의 화살표 A-A 방향에서 본 부분 단면도이다.
도 1i에 있어서, 1은 코어 기재이고, 코어 부분으로서 사용되는 글래스포기재의 양면에 동박(2)을 겹쳐 가열 가압시켜 형성된 양면 동장 기판이 사용된다. 상기 글래스포기재는, 글래스 섬유를 포 형태로 짠 것에 에폭시 수지를 함침시켜, 건조 후에 소정 두께로 적층한 것이다.
상기 코어 기재(1)는, 일반적으로 드릴에 의해 관통홀이나 캐비티 구멍(3)이 형성되고, 상기 관통홀이나 캐비티 구멍(3)에 대해서, 예를 들어 무전해 구리 도금 또는 무전해 구리합금 도금을 행하고, 이어서 전해 구리 도금 또는 전해 구리합금 도금을 행하거나, 혹은 후술하는 다이렉트 플래팅법을 사용하여, 양면의 배선 패턴의 전기적 도통이 이룬 것이 사용된다.
상기 캐비티 구멍(3)이 형성된 코어 기재(1)의 한쪽 면(도 1i의 하면측)에는 방열판(4)이 접착되어 캐비티(5)가 형성되어 있다. 상기 방열판(4)은, 코어 기재(1)에 대해서 수지계 접착제 또는 땜납을 통해서 접착되어 있다. 상기 캐비티(5) 내에는, LSI 등의 반도체 소자(6)가 수용되어 있다.
또한, 도 2에 나타낸 바와 같이, 상기 반도체 소자(6)는, 그 본딩 와이어(6a)와, 코어 기재(1)의 다른 쪽 면(도 1i 상면측)에 형성된 신호선, 전원선 등의 상부 배선 패턴(7)에 접속하는 본딩 패턴(7a)의 사이를, 도시하지 않은 본딩 핑거에 의해 본딩 와이어(8)를 와이어 본딩하여 전기적 도통이 이루어진다. 또한 상기 코어 기재(1)의 하면에는 신호선, 전원선, 그랜드층 등의 하부 배선 패턴(9)이 형성되어 있고, 상기 하부 배선 패턴(9)은, 캐비티 구멍(3)의 내벽면에 형성된 도체층(9a)에 접속되어 있다. 이 도체층(9a)은 캐비티 구멍(3)의 상연부(3a)보다 내려간 위치까지 형성되어 있다(도 1i 참조).
다음에 상기 플라스틱 패키지용 회로 기판 및 플라스틱 패키지의 제조 공정에 대해서, 도 1을 참조하여 설명한다.
도 1a에 나타낸 코어 기재(1)에 대해서, 드릴로 구멍을 뚫어서 캐비티 구멍(3)을 형성한다(도 1b 참조). 상기 코어 기재(1)로서는, 두께 150㎛∼200㎛ 정도의 글래스포기재가 사용된다.
다음에, 상기 코어 기재(1)에 형성되는 관통홀에 도금을 행하여, 캐비티 구멍(3)의 내벽면에 코어 기재(1)의 하면측에 형성되는 하부 배선 패턴(9)에 연속하는 배선 패턴을 형성하기 위하여, 상기 코어 기재(1)의 양면 및 캐비티 구멍(3)의 내벽면에 제1 도금을 행하여 제1 도금 피막(10)을 형성한다. 구체적으로는, 도 1c에 나타낸 바와 같이, 캐비티 구멍(3)의 내벽면을 포함하는 상기 코어 기재(1)의 양면에 구리 또는 구리합금을 두께 12㎛ 정도 도금한다. 상기 제1 도금 피막(10)은, 캐비티 구멍(3)의 내벽면에서는, 예를 들어 다이렉트 플래팅법에 의해 팔라듐의 핵을 부착시켜 두고 전해 구리 도금 또는 전해 구리합금 도금을 행하거나, 혹은 무전해 구리 도금 또는 무전해 구리합금 도금을 행한 후, 전해 구리 도금 또는 전해 구리합금 도금을 연속하여 행함으로써 형성한다.
다음에, 도 1d에 나타낸 바와 같이, 상기 코어 기재(1)의 양면에 감광성 필름, 예를 들어 드라이 필름(11)을 상기 캐비티 구멍(3)을 폐색하도록 피복하여 열 압착한다. 상기 드라이 필름(11)으로서는, PVA(폴리비닐알콜)을 사용한 커버 필름의 위에 포토레지스트층을 설치하고, 상기 포토레지스트층의 위층에 폴리에스테르 등의 베이스 필름을 적층한 두께 12㎛ 정도의 수용성 드라이 필름이 매우 적합하게 사용되며, 상기 커버 필름을 박리시켜 코어 기재(1)의 위에 적층한다.
상기 드라이 필름(11)위에는 도시하지 않은 포토마스크가 적층되고, 상기 포토마스크에는 상부 배선 패턴(7) 및 하부 배선 패턴(9)이 비감광 부분(11a)이 되도록 마스크 패턴이 형성되어 있고, 또한 감광 부분(11b)이 상기 캐비티 구멍(3)보다 약간 소경(小徑)이 되도록 마스크 패턴이 형성되어 있다.
상기 드라이 필름(11)을 사용하여 노광 현상하면, 도 1e에 나타낸 바와 같이, 상기 감광 부분(11b)이 경화하여 캐비티 구멍(3)의 상연부(3a)보다 상기 캐비티 구멍(3)의 내측으로 소정량 돌출하도록 경화시켜, 상기 배선 패턴에 상당하는 비감광 부분(11a)이 현상되어 용해된다. 상기 드라이 필름(11) 위에 적층되는 포토마스크는, 코어 기재(1)의 신축을 고려하여 감광 부분(11b)을 캐비티 구멍(3)의 내벽면의 상연부(3a)보다 상기 캐비티 구멍(3)의 내측으로 적어도 t=40㎛ 정도 돌출시키도록 마스크 패턴이 형성되어 있음이 바람직하다. 상기 돌출량 t의 값은, 적절하게 변경 가능하다.
이 후, 필요에 따라서, 상기 구리 또는 구리합금을 도금한 상부 배선 패턴(7) 및 하부 배선 패턴(9)에 상당하는 부분에, 구리 또는 구리합금을 사용하여 전해 도금을 행하여 배선 패턴을 두두룩하도록 도금을 행하여도 좋다.
다음에, 상기 드라이 필름(11)을 노광 현상하여 노출한 제1 도금 피막(10)이 형성된 부분(배선 패턴에 상당)에 드라이 필름(11)을 마스크로 하여 제2 도금을 행하여 제2 도금 피막(12)을 형성한다. 구체적으로는, 주석 또는 땜납을 사용하여 전해 도금을 행한다. 이에 의해, 배선 패턴 및 캐비티 구멍(3)의 내벽면에 두께 12∼13㎛정도의 주석 도금 또는 땜납 도금이 행해진다(도 1e 파선 참조).
다음에, 도 1f에 나타낸 바와 같이, 상기 코어 기재(1)의 양면측에 드라이 필름(11)이 경화하여 접착하여 있는 부분에 수분을 공급하기 위해 물을 스프레하여, 상기 드라이 필름을 팽윤시켜 제1 도금 피막(10)을 형성한 코어 기재(1)의 양면에서 박리시킨다. 이 경우, 코어 기재(1)의 양면에는, 배선 패턴을 따라서 제1 도금 피막(10)의 위에 제2 도금 피막(12)이 적층된 부위와, 제1 도금 피막(10)만을 형성한 부위가 혼재하여 노출한다.
그리고, 도 1g에 나타낸 바와 같이, 상기 제2 도금 피막(12)을 형성한 부위를 마스크로 하여 제1 도금 피막(10) 및 그 하층의 동박(2)을 형성한 부위를 용해 제거한다. 이에 의해서, 코어 기재(1)의 양면에는 최상층에 제2 도금 피막(12)을 형성한 배선 패턴이 현재화한다. 또한, 노광 현상 공정에서, 캐비티 구멍(3)의 내벽에는, 드라이 필름(11)이 상연부(3a)보다 돌출하도록 형성되어 있으므로, 이 부분이 배선 패턴이외의 금속 부위와 함께 에칭에 의해 제거된다. 그 결과, 캐비티 구멍(3)의 내벽면에는, 하부 배선 패턴(9)과 연속하는 제2 도금 피막(12)을 형성한 부위가 상기 캐비티 구멍(3)의 내벽면의 상연부(3a)보다 내려간 부위까지밖에 형성되지 않는다.
다음에, 도 1h에 나타낸 바와 같이, 상기 코어 기재(1)의 배선 패턴에 상당하는 부위 및 캐비티 구멍의 내벽면을 덮는 제2 도금 피막(12)을 용해 제거하여, 최상층에 제1 도금 피막(10)을 형성한 상부 배선 패턴(7) 및 하부 배선 패턴(9)을 노출시켜 단층의 회로 기판(13)이 얻어진다. 이 경우, 상기 캐비티 구멍(3)의 내벽면에는, 하부 배선 패턴(9)과 접속하는 도체층(9a)이 상연부(3a)보다 내려간 부위까지 노출 형성된다.
다음에, 도 1i에 나타낸 바와 같이, 상기 회로 기판(13)의 하면측에 캐비티 구멍(3)을 폐색하도록, 동판 등의 방열판(4)을 수지계 접착제 또는 땜납을 통해서 접착하여 캐비티(5)가 형성된다. 그리고, 상기 캐비티(5)를 형성하는 방열판(4) 위에는, LSI 등의 반도체 소자(6)가 탑재된다. 또한, 상기 회로 기판(13)의 하면측에는, 상기 방열판(4) 대신에 수지 기판(글래스 엑폭시 기판 등)을 접착하여도 좋다.
그리고, 상기 반도체 소자(6)의 본딩 패드(6a)와, 신호선이나 전원선 등을 갖는 상부 배선 패턴(7)에 접속하는 본딩 패드(7a) 사이를 도시하지 않은 본딩 핑거에 의해 본딩 와이어(8)를 와이어 본딩하여 플라스틱 패키지가 제조된다.
상기 본딩 와이어(8)는, 상기 캐비티 구멍(3)의 내부에서 회로 기판(13)의 상면으로 인출되도록 본딩되므로, 상기 본딩 와이어(8)는 캐비티 구멍(3)의 상연부(3a)에 접촉할 우려가 있다. 이 상연부(3a)에 하부 배선 패턴(9)에 접속하는 도체층(9a)이 형성되어 있으면, 종래와 같이 신호선이 전기적으로 쇼트할 우려가 있다.
이것에 대해서, 본 실시예에서는, 드라이 필름(11)을 캐비티 구멍(3)의 상연부(3a)보다 내측으로 소정량 돌출 경화시켜, 상기 캐비티 구멍(3)의 내벽면에 형성되는 하부 배선 패턴(9)에 접속하는 도체층의 레지스트로서 사용함으로써, 최종적으로 하부 배선 패턴(9)에 접속하는 도체층(9a)은 캐비티 구멍(3)의 상연부(3a)보다 소정량 내려간 부위까지밖에 형성되지 않으므로, 만일 본딩 와이어(8)가 캐비티 구멍(3)의 상연부(3a)에 접촉하여도 신호선이 전기적으로 쇼트하지 않는다. 따라서, 플라스틱 패키지의 제조에 있어서 수율을 향상시키고, 또한 패키지의 품질 향상에 기여할 수 있다.
또한, 상기 회로 기판(13)의 제조 공정에 있어서, 드라이 필름(11)의 감광 부분(11b)의 캐비티 구멍(3)의 돌출량(t)은, 코어 기재(1)의 두께나 신축의 정도에 따라서 차례대로 변형시켜도 좋다.
또한, 반도체 패키지용 회로 기판으로서는, 도 3에 나타낸 바와 같이, 단층의 회로 기판(13)에 한하지 않고, 상기 회로 기판(13)의 다른 쪽 면(상면)에 개구 면적이 다른 캐비티 구멍을 형성한 다른 회로 기판의 한쪽 면(하면)을 적층하는 공정을 반복하여 다층 회로 기판(14)을 형성하여도 좋다.
도 3에 있어서, 회로 기판(13)의 위에, 도체층을 피착 형성한 기판(15) 및 기판(16)을 접착 시트(17)를 통해서 서로 접합시켜 적층체를 형성하고, 캐비티 구멍(3)의 저부에 도체층을 피착 형성한 기판(18)을 상기 접착 시트(17)를 통해서 접합시켜 구성하고 있다. 상기 기판(15)은 개구 면적이 다른 캐비티 구멍이 형성되어 있고, 도체층을 피착 형성한 도체층 부분을 에칭하여 소정 배선 패턴이 형성된 수지 기판이 사용되고 있다. 또한, 상기 기판(16)은 도체층을 에칭 처리되어 있지 않은 수지 기판이 사용되고, 상기 기판(15)에 적층한 후 드릴에 의해 구멍 가공되어 상기 적층체의 상면을 개구시켜 캐비티(5)가 형성된다. 또한, 상기 기판(18)은 드릴에 의한 구멍 가공은 하지 않고, 도체층도 에칭 처리시키지 않은 수지 기판이 사용된다.
또한, 상기 다층 회로기판의 제조 공정을 개략 설명하면, 도 1h에 나타낸 회로 기판(13)의 상면측에 기판(15, 16)을, 하면측에 기판(18)을 각각 접착 시트(17)를 통해서 적층한 후, 가열 가압에 의해 이들을 일체화시켜 적층체를 형성한다. 그리고, 상기 적층체에 드릴에 의해 관통홀(19)을 천공하고, 상기 관통홀(19)의 내면에 무전해 도금을 행하여 도통용 도금층(예를 들어 구리 도금층)(20)을 형성하고, 상기 도금층(20)과 기판(16, 18)의 외면 도체층에 전해 도금(예를 들어 구리 도금)을 행한 후, 상기 적층체의 외면 도체층을 에칭하여 외부 접속 단자를 접합하는 랜드(21)등의 배선 패턴이 형성된다.
그리고, 상기 적층체 상면측의 기판(16)에 구멍 가공을 행하여, 캐비티(5)를 개구시킨 후, 내부의 회로 기판(15)에 형성된 상부 배선 패턴(22)의 노출 부분에 니켈 도금, 금 도금 등의 도금이 행해진다. 최후로 상기 랜드(21)에 땜납볼 등의 외부 접속 단자(23)를 접합하여 제품화한다. 또한, 상기 관통홀(19)에 직접 리드 핀을 삽입하여 외부 접속 단자로 함도 가능하다.
또한, 상기 코어 기재(1)의 한쪽 면(하면)에, 방열판(4) 대신에 수지 기판(글래스 에폭시 기판 등)을 접착하여 캐비티를 형성한 후 다층 회로 기판(14)을 형성하여도 좋다.
본 발명은 상기 실시 형태에 한정되는 것이 아니라, 다층 회로 기판(14)은 더 많은 기판을 적층하여 다층 형성하여도 좋은 등, 발명의 정신을 일탈하지 않는 범위 내에서 더 많은 개변을 행할 수 있음도 물론 가능하다.
본 발명은 전술한 바와 같이, 노광 현상 공정에 있어서, 코어 기재의 양면에 형성한 레지스트막을 노광 현상하여, 배선 패턴에 상당하는 부위 및 상기 캐비티 구멍에 대응하여, 상기 캐비티 구멍보다 소경인 부위의 상기 레지스트막을 제거함으로서, 상기 레지스트막의 감광 부분을 캐비티 구멍의 연부보다 상기 캐비티 구멍의 내측으로 소정량 돌출시켜 경화시킨다.
이것에 의해서, 상기 레지스트막은 캐비티 구멍의 내벽면에 형성되는 코어 기재의 한쪽 면에 형성되는 배선 패턴에 접속하는 도체층의 레지스트로서 작용함으로써, 상기 도체층은 캐비티 구멍의 연부보다 소정량 내려간 부위까지밖에 형성되지 않으므로, 만일 본딩 와이어가 상기 캐비티 구멍의 연부에 접촉하여도 신호선이전기적으로 쇼트하지 않는다. 따라서, 플라스틱 패키지의 제조에 있어서 수율을 향상시키고, 또한 패키지의 품질 향상에 기여할 수 있다.

Claims (11)

  1. 양면에 금속층을 갖는 코어 기재의 소정 부위에 반도체 소자를 수용하는 캐비티용의 구멍을 형성하는 공정과;
    상기 캐비티 구멍의 내벽면에 상기 코어 기재의 한쪽 면에 형성되는 배선 패턴에 접속하도록 제1 도금 피막을 형성하는 제1 도금 공정과;
    상기 코어 기재의 양면에 상기 캐비티 구멍을 덮도록 레지스트막을 형성하는 공정과;
    상기 코어 기재의 배선 패턴의 상당하는 부위 및 상기 캐비티 구멍에 대응하고 상기 캐비티 구멍 보다 소경 부위의 상기 레지스트막을 제거하는 노광 현상 공정과;
    상기 레지스트막을 마스크로 하여, 상기 코어 기재에 노출한 상기 배선 패턴에 상당하는 부위 및 상기 캐비티 구멍의 내벽면에 형성된 상기 제1 도금 피막 위에 제2 도금 피막을 형성하는 제2 도금 공정과;
    상기 코어 기재의 양면에 형성된 레지스트막을 박리하는 공정과;
    상기 제2도금 피막을 마스크로 하여, 상기 코어 기재에 노출한 상기 제1 도금 피막 및 그 하층의 금속층 부위를 제거하는 공정; 및
    상기 코어 기재의 배선 패턴에 상당하는 부위 및 캐비티 구멍의 내벽면을 덮는 제2 도금 피막을 제거하는 공정을
    포함하는 것을 특징으로 하는 반도체 패키지용 회로 기판의 제조 방법.
  2. 제1항에 있어서, 상기 제1 도금을 행하는 공정은, 무전해 구리 도금 또는 무전해 구리합금 도금을 행한 후, 전해 구리 도금 또는 전해 구리합금 도금을 연속하여 행하는 것을 특징으로 하는 반도체 패키지용 회로 기판의 제조 방법.
  3. 제1항에 있어서, 상기 제1 도금을 행하는 공정은, 캐비티 구멍의 내벽면에 팔라듐의 핵을 부착시킨 후, 전해 구리 도금 또는 전해 구리합금 도금을 행하는 것을 특징으로 하는 반도체 패키지용 회로 기판의 제조 방법.
  4. 제1항에 있어서, 상기 제2 도금 공정에 앞서, 상기 제1 도금 피막을 형성한 배선 패턴에 상당하는 부위에, 전해 구리 도금 또는 전해 구리합금 도금을 행하는 것을 특징으로 하는 반도체 패키지용 회로 기판의 제조 방법.
  5. 제1항에 있어서, 상기 노광 현상 공정에서 레지스트막으로서 감광성 필름을 사용하고, 상기 감광성 필름에 적층되는 포토마스크는, 상기 감광성 필름의 감광 부분을 캐비티 구멍의 내벽면의 연부보다 내측으로 적어도 40㎛ 정도 돌출시키도록 포토마스크가 형성되어 있는 것을 특징으로 하는 반도체 패키지용 회로 기판의 제조 방법.
  6. 제5항에 있어서, 상기 감광성 필름의 박리는, 상기 감광성 필름에 수분을 넣어 팽윤시켜 박리시키는 것을 특징으로 하는 반도체 패키지용 회로 기판의 제조 방법.
  7. 제1항에 있어서, 상기 제2 도금을 행하는 공정은, 전해 주석 도금 또는 전해 땜납 도금을 행하는 것을 특징으로 하는 반도체 패키지용 회로 기판의 제조 방법.
  8. 제1항에 있어서, 상기 제2 도금 피막을 제거하는 공정 후, 상기 코어 기재의 한쪽 면에 상기 캐비티 구멍을 폐색하도록 방열판을 접착하여 캐비티를 형성하는 공정을 갖는 것을 특징으로 하는 반도체 패키지용 회로 기판의 제조 방법.
  9. 제8항에 있어서, 상기 방열판은 수지계 접착제 또는 땜납을 통해서 상기 코어 기재의 한쪽 면에 접착시키는 것을 특징으로 하는 반도체 패키지용 회로 기판의 제조 방법.
  10. 제8항 또는 제9항에 있어서, 상기 회로 기판의 다른 쪽 면에, 상기 캐비티 구멍을 개구 면적이 다른 회로 기판의 한쪽 면을 적층하여 다층 형성하는 공정을 갖는 것을 특징으로 하는 반도체 패키지용 회로 기판의 제조 방법.
  11. 제1항에 있어서, 상기 제2 도금 피막을 제거하는 공정 후, 상기 코어 기재의 한쪽 면에 회로 기판을 접착하여 캐비티를 형성하는 공정을 갖는 것을 특징으로 하는 반도체 패키지용 회로 기판의 제조 방법.
KR1019970058580A 1996-12-17 1997-11-06 반도체 패키지용 회로 기판의 제조 방법 KR100256292B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP96-337045 1996-12-17
JP337045 1996-12-17
JP33704596A JP3382482B2 (ja) 1996-12-17 1996-12-17 半導体パッケージ用回路基板の製造方法

Publications (2)

Publication Number Publication Date
KR19980063569A true KR19980063569A (ko) 1998-10-07
KR100256292B1 KR100256292B1 (ko) 2000-05-15

Family

ID=18304915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970058580A KR100256292B1 (ko) 1996-12-17 1997-11-06 반도체 패키지용 회로 기판의 제조 방법

Country Status (3)

Country Link
US (1) US5858816A (ko)
JP (1) JP3382482B2 (ko)
KR (1) KR100256292B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100432715B1 (ko) * 2001-07-18 2004-05-24 엘지전자 주식회사 방열부재를 갖는 인쇄회로기판 및 그 제조방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5913147A (en) * 1997-01-21 1999-06-15 Advanced Micro Devices, Inc. Method for fabricating copper-aluminum metallization
US7020958B1 (en) * 1998-09-15 2006-04-04 Intel Corporation Methods forming an integrated circuit package with a split cavity wall
JP4649719B2 (ja) * 2000-09-22 2011-03-16 イビデン株式会社 電子部品搭載用基板
JP4662097B2 (ja) * 2001-02-09 2011-03-30 日立化成工業株式会社 プリント配線板の製造方法
US6511347B2 (en) * 2001-06-28 2003-01-28 International Business Machines Corporation Terminating floating signals on a BGA module to a ground plane on a ball grid array (BGA) circuit board site
SG148877A1 (en) * 2003-07-22 2009-01-29 Micron Technology Inc Semiconductor substrates including input/output redistribution using wire bonds and anisotropically conductive film, methods of fabrication and assemblies including same
KR100659510B1 (ko) * 2006-02-16 2006-12-20 삼성전기주식회사 캐비티가 형성된 기판 제조 방법
DE112006003899T5 (de) 2006-05-17 2009-04-30 Shinko Electric Industries Co., Ltd. Verfahren zur Bildung eines Resistmusters, Verfahren zur Herstellung einer Leiterplatte sowie Leiterplatte
JP5107539B2 (ja) * 2006-08-03 2012-12-26 新光電気工業株式会社 半導体装置および半導体装置の製造方法
KR101143832B1 (ko) 2007-03-08 2012-05-04 삼성테크윈 주식회사 반도체 기판의 제조방법
US7635914B2 (en) * 2007-05-17 2009-12-22 Texas Instruments Incorporated Multi layer low cost cavity substrate fabrication for pop packages
KR100970116B1 (ko) 2008-03-19 2010-07-15 에이유텍 주식회사 어레이 반도체 패키지의 제조 방법
KR100994978B1 (ko) * 2008-07-23 2010-11-18 (주) 이피웍스 입체형 반도체 디바이스, 그 제조방법 및 입체형 반도체디바이스의 퓨즈 패턴을 이용한 전기적 차단 방법
US8519270B2 (en) 2010-05-19 2013-08-27 Unimicron Technology Corp. Circuit board and manufacturing method thereof
KR101333653B1 (ko) * 2011-11-15 2013-11-27 (주)에이디엘알앤에스 프리믹서기를 이용한 내화물 시공 장치
US9161461B2 (en) 2012-06-14 2015-10-13 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with stepped holes
CN103745932B (zh) * 2014-01-23 2016-04-13 无锡江南计算技术研究所 Wb型封装基板的制作方法
CN104241219B (zh) * 2014-08-26 2019-06-21 日月光半导体制造股份有限公司 元件嵌入式封装结构和其制造方法
US10700024B2 (en) * 2017-08-18 2020-06-30 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
JP7134803B2 (ja) * 2018-09-19 2022-09-12 株式会社東芝 プリント基板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965227A (en) * 1987-05-21 1990-10-23 Olin Corporation Process for manufacturing plastic pin grid arrays and the product produced thereby
US5205036A (en) * 1988-10-17 1993-04-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with selective coating on lead frame
JP2804821B2 (ja) * 1990-05-29 1998-09-30 イビデン株式会社 電子部品搭載用基板
CA2120464A1 (en) * 1992-02-18 1993-08-19 Bidyut K. Bhattacharyya Advance multilayer molded plastic package using mesic technology
US5441918A (en) * 1993-01-29 1995-08-15 Lsi Logic Corporation Method of making integrated circuit die package
EP0683517B1 (en) * 1994-05-09 2002-07-24 Nec Corporation Semiconductor device having semiconductor chip bonded to circuit board through bumps and process of mounting thereof
US5608261A (en) * 1994-12-28 1997-03-04 Intel Corporation High performance and high capacitance package with improved thermal dissipation
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
US5557502A (en) * 1995-03-02 1996-09-17 Intel Corporation Structure of a thermally and electrically enhanced plastic ball grid array package
US5643818A (en) * 1996-05-02 1997-07-01 International Business Machines Corporation Removal of residues from metallic insert used in manufacture of multi-layer ceramic substrate with cavity for microelectronic chip

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100432715B1 (ko) * 2001-07-18 2004-05-24 엘지전자 주식회사 방열부재를 갖는 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
KR100256292B1 (ko) 2000-05-15
US5858816A (en) 1999-01-12
JP3382482B2 (ja) 2003-03-04
JPH10178031A (ja) 1998-06-30

Similar Documents

Publication Publication Date Title
KR100256292B1 (ko) 반도체 패키지용 회로 기판의 제조 방법
US7049178B2 (en) Method for fabricating semiconductor package and semiconductor package
US6580036B2 (en) Multi-layer printed circuit board and a BGA semiconductor package using the multi-layer printed circuit board
US5817541A (en) Methods of fabricating an HDMI decal chip scale package
US7030500B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
KR101484786B1 (ko) 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법
US6915566B2 (en) Method of fabricating flexible circuits for integrated circuit interconnections
KR100285116B1 (ko) 반도체패키지의제조방법
WO1991006977A1 (en) Flexible circuit board for mounting ic and method of producing the same
JPH09116273A (ja) 多層回路基板及びその製造方法
KR20010049762A (ko) 다층 기판
JPH09321408A (ja) 電子回路基板の高密度実装構造
US4052787A (en) Method of fabricating a beam lead flexible circuit
KR100257926B1 (ko) 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지
JPH0736351B2 (ja) 電気接続要素の製造方法
WO1997022146A1 (fr) Boitier de semi-conducteur comportant un circuit a couches multiples et composant a semi-conducteur
JP2000323645A (ja) 半導体装置及びその製造方法
JP2000307031A (ja) 両面電気相互接続フレキシブル回路
JP2001251056A (ja) プリント配線基板の製造方法
US6977349B2 (en) Method for manufacturing wiring circuit boards with bumps and method for forming bumps
JP3624512B2 (ja) 電子部品搭載用基板の製造方法
JP2002009440A (ja) 複合配線基板
KR100230657B1 (ko) 반도체패키지의 제조방법
JP3074667B2 (ja) チップキャリア及びその製造方法
JPH0982837A (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070208

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee