KR19980055719A - 반도체 소자의 층간 절연막 형성방법 - Google Patents
반도체 소자의 층간 절연막 형성방법 Download PDFInfo
- Publication number
- KR19980055719A KR19980055719A KR1019960074955A KR19960074955A KR19980055719A KR 19980055719 A KR19980055719 A KR 19980055719A KR 1019960074955 A KR1019960074955 A KR 1019960074955A KR 19960074955 A KR19960074955 A KR 19960074955A KR 19980055719 A KR19980055719 A KR 19980055719A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- interlayer insulating
- forming
- silicon substrate
- metal layer
- Prior art date
Links
- 239000011229 interlayer Substances 0.000 title claims abstract description 71
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 239000010410 layer Substances 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 25
- 239000010703 silicon Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 2
- 238000005452 bending Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- -1 Phospho Chemical class 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 반도체 소자의 층간 절연막 형성방법에 관한 것으로, 소정의 제조공정을 마친 실리콘 기판 상에 다층 금속층을 형성할 때 다층 금속층 사이에 층간 절연막 형성시 하부에 형성되는 금속층간 절연막은 압축응력이 높고 상부로 갈수록 인장응력이 높은 층간 절연막을 단계적으로 형성하여 실리콘 기판의 휨 현상을 억제하므로써 소자의 수율을 향상시킬 수 있는 효과가 있다.
Description
본 발명은 층간 절연막 형성방법에 관한 것으로, 특히 실리콘 기판에 가해지는 압력을 감소시킬 수 있는 다층의 금속층간 절연막을 형성할 수 있는 반도체 소자의 층간 절연막 형성방법에 관한 것이다.
일반적으로 반도체 소자의 제조공정중 층간 절연 및 단차 완화를 위하여 규소 산화막 또는 BPSG(Borophospho Silicate Glass)을 사용한다.
종래에는 금속층간 절연막을 형성할 때 층 구분없이 동일물질을 사용하거나 동일 스트레스(Stress) 값을 갖는 물질을 사용하였다. 주로 사용되는 물질은 화학 기상 증착방법(Chemical Vapor Deposition : CVD)으로 응축압력(Compressive Stress)을 가지는 규소 산화막을 사용하여 대략 -10E1 dyne/㎠ 보다 적은 영역으로 국한되어 사용되고 있다. 이와 같이 계속적으로 쌓여가는 금속층간 절연막을 동일 스트레스의 물질로 적층할 경우 실리콘 기판에 가해지는 스트레스는 갈수록 가중되어 실리콘 기판의 힘이 유발된다. 실리콘 기판의 휨 현상은 주로 광역 평탄화를 위하여 금속층간 절연막을 CMP(Chemical Mechanical Polishing)공정에 의해 평탄화 시킬 때 발생된다. 이는 후속 공정을 진행할 때 사진공정에서의 디포커스(Defocus) 현상을 유발시킬 뿐 아니라 금속공정 진행시나 기타 화학 기상 증착 공정 진행시 챔버 내에서 웨이퍼의 정렬(Alinment)을 제대로 할 수 없어 공정 진행이 어렵게 된다. 이러한 금속층 패턴이 5층 이상으로 이루어질 경우 문제는 더욱 심각하게 대두된다.
따라서 본 발명은 다층 금속측을 형성할 때 다층 금속층 사이에 층간 절연막 형성시 하부에 형성되는 층간 절연막은 압축응력이 높고 상부로 갈수록 인장응력(Tensile Stress)이 높은 층간 절연막을 단계적으로 형성하므로써 실리콘 기판에 가해지는 압력을 감소시킬 수 있는 반도체 소자의 층간 절연막 형성방법을 제공하는 것을 그 목적으로 한다.
상술한 목적을 실현하기 위한 본 발명에 따른 반도체 소자의 층간 절연막 형성방법은 소정의 공정을 거쳐 실리콘 기판 상에 절연막을 형성하는 단계와, 절연막상에 제 1 금속층 패턴을 형성한 후 실리콘 기판의 전체 상부면에 제 1 금속층간 간 절연막을 형성하는 단계와, 제 1 금속층간 절연막 상에 제 2 금속층 패턴을 형성한 후실리콘 기판의 전체 상부면에 제 2 금속층간 절연막을 형성하는 단계와, 제 2 금속층간 절연막 상에 제 3 금속층 패턴을 형성한 후 실리콘 기판의 전체 상부면에 제 3 금속층간 절연막을 형성하는 단계와, 제 3 금속층간 절연막 상에 제 4 금속층 패턴을 형성한 후 실리콘 기판의 전체 상부면에 제 4 금속층간 절연막을 형성하는 단계로 이루어지며 상기 제 1 금속층간 절연막은 -3.0E9 내지 -1.0E10 dyne/㎠의 압축응력을 갖는 물질로 형성되고, 상기 제 2 금속층간 절연막은 -5.0E8 내지 -3.0E9 dyne/㎠의 압축응력을 갖는 물질로 형성되며 상기 제 3 금속층간 절연막은 -5.0E7 내지 -5.0E8 dyne/㎠의 압축응력을 갖는 물질로 형성된다.
도 1a 내지 1d는 본 발명에 따른 반도체 소자의 층간 절연막 형성방법을 설명하기 위한 소자의 단면도.
도 2 는 다른 실시예로서 반도체 소자의 층간 절연막 형성방법을 설명하기 위한 소자의 단면도.
*도면의 주요 부분에 대한 부호의 설명*
1 및 11 : 실리콘 기판2 및 12 : 절연막
3A 및 13A : 제 1 금속층 패턴3B 및 13B : 제 2 금속층 패턴
3C : 제 3 금속층 패턴3D : 제 4 금속층 패턴
4A 및 14A : 제 1 금속층간 절연막4B 및 14B : 제 2 금속층간 절연막
4C 및 14C : 제 3 금속층간 절연막4D : 제 4 금속층간 절연막
이하, 본 발명에 따른 층간 절연막 형성방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1a 내지 1d는 층간 절연막 형성방법을 설명하기 위한 소자의 단면도로서, 도 1a는 소정의 공정을 거쳐 실리콘 기판(1) 상에 절연막(2)을 형성한 후 이 절연막(2) 상에 제 1 금속층 패턴(3A)을 형성하고, 실리콘 기판(1)의 전체 상부면에 제 1 금속층간 절연막(4A)을 형성한 상태를 도시한다. 상기 제 1 금속층간 절연막(4A)은 압축응력이 -3.0E9 내지 -1.0E10 dyne/㎠을 갖는 물질로 형성된다.
도 1b는 제 1 금속층간 절연막(4A) 상에 제 2금속층 패턴(3B)을 형성한 후 실리콘 기판(1)의 전체 상부면에 제 2금속층간 절연막(4B)을 형성한 상태를 도시한다. 상기 제 2 금속층간 절연막(4B)은 압축응력이 대략 -5.0E8 내지 -3.0E9 dyne/㎠을 갖는 물질로 형성된다.
도 1c는 제 2 금속층간 절연막(4B)상에 제 3 금속층 패턴(3C)을 형성한 후 실리콘 기판(1)의 전체 상부면에 제 3 금속층간 절연막(4C)을 형성한 상태를 도시한다. 상기 제 3 금속층간 절연막(4C)은 압축응력이 -5.0E7 내지 -5.0E8 dyne/㎠을 갖는 물질로 형성된다.
도 1d는 제 3 금속층간 절연막(4C) 상에 제 4 금속층 패턴(3D)을 형성한 후 실리콘 기판(1)의 전체 상부면에 제 4 금속층간 절연막(4D)을 형성한 상태를 도시한다. 상기 제 4 금속층간 절연막(4D)의 인장응력을 갖는 산화막으로써 FSG(Fluorosilica Glass) 또는 PSG(Phospho Silica Glass) 또는 SOG(Spin On Glass)로 이루어진다.
본 실시예에서는 4층 구성을 갖는 금속층간 절연막에 대해서만 설명하였으나 본 발명은 이것에 한정되는 것은 아니다. 즉, 2층 이상의 구조를 갖는 금속층간 절연막을 형성하는 방법에 적용할 수 있음은 물론이며 4층 이상의 구조를 갖는 금속층간 절연막 형성시에 제 4 금속층간 절연막(4D) 이후의 금속층간 절연막은 스트레스에 관계없이 증착시켜도 무방하다.
도 2 는 다른 실시예로서 금속층간 절연막 형성방법을 설명하기 위한 소자의 단면도를 도시한다. 소정의 제조공정을 거쳐 실리콘 기판(11)상에 절연막(12)을 형성한 후 이 절연막(12) 상에 제 1 금속층 패턴(13A)을 형성하고, 실리콘 기판(11)의 전체 상부면에 제 1 내지 제 3 금속층간 절연막(14A 내지 14C)을 순차적으로 형성한 다음 제 3 금속층간 절연막(14C) 상에 제 2 금속층 패턴(13B)을 형성한 상태를 도시한다. 상기 제 1 금속층간 절연막(14A)은 응축압력이 높은 물질로 이루어지며 제 3 금속층간 절연막(14C)은 인장압력이 높은 물질로 이루어진다.
상술한 바와 같이 본 발명에 의하면 소정의 제조공정을 마친 실리콘기판 상에 다층 금속층을 형성할 때 다층 금속층 사이에 층간 절연막 형성시 하부에 형성되는 금속층간 절연막은 압축응력이 높고 상부로 갈수록 인장응력이 높은 층간 절연막을 단계적으로 형성하여 실리콘 기판의 휨 현상을 억제하여 후속 공정을 용이하게 하므로써 소자의 수율을 향상시킬 수 있는 효과가 있다.
Claims (3)
- 반도체 소자의 층간 절연막 형성방법에 있어서,소정의 공정을 거쳐 실리콘 기판 상에 절연막을 형성하는 단계와,상기 절연막상에 제 1 금속층 패턴을 형성한 후 실리콘 기판의 전체 상부면에 제 1 금제 1 금속층간 절연막을 형성하는 단계와,상기 제 1 금속층간 절연막 상에 제 2 금속층 패턴을 형성한 후 상기 실리콘 기판의 전체 상부면에 제 2 금속층간 절연막을 형성하는 단계와,상기 제 2 금속층간 절연막 상에 제 3 금속층 패턴을 형성한 후 상기 실리콘 기판의 전체 상부면에 제 3 금속층간 절연막을 형성하는 단계와,상기 제 3 금속층간 절연막 상에 제 4 금속층 패턴을 형성한 후 실리콘 기판의 전체 상부면에 제 4 금속층간 절연막을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성방법.
- 제 1 항에 있어서,상기 제 1 금속층간 절연막은 -3.0E9 내지 -1.0E10 dyne/㎠의 압축응력을 갖는 물질로 형성되고, 상기 제 2 금속층간 절연막은 -5.0E8 내지 -3.0E9 dyne/㎠의 압축응력을 갖는 물질로 형성되며 상기 제 3 금속층간 절연막은 -5.0E7 내지 -5.0E8 dyne/㎠의 압축응력을 갖는 물질로 형성되고, 마지막으로 상기 제 4 금속층간 절연막은 인장응력을 갖는 산화막으로 형성되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성방법.
- 제 1 항에 있어서,상기 제 4 금속층간 절연막은 FSG, PSG 또는 SOG 중 하나로 이루어지는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960074955A KR100250731B1 (ko) | 1996-12-28 | 1996-12-28 | 반도체 소자의 층간 절연막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960074955A KR100250731B1 (ko) | 1996-12-28 | 1996-12-28 | 반도체 소자의 층간 절연막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980055719A true KR19980055719A (ko) | 1998-09-25 |
| KR100250731B1 KR100250731B1 (ko) | 2000-05-01 |
Family
ID=19491704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960074955A KR100250731B1 (ko) | 1996-12-28 | 1996-12-28 | 반도체 소자의 층간 절연막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100250731B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100888202B1 (ko) * | 2006-09-28 | 2009-03-12 | 주식회사 하이닉스반도체 | 반도체 소자 제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100953016B1 (ko) | 2008-01-22 | 2010-04-14 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3504082A1 (de) * | 1985-02-07 | 1986-08-07 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren und vorrichtung zur messung der masse eines stroemenden mediums |
| JPH01209727A (ja) * | 1988-02-18 | 1989-08-23 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
-
1996
- 1996-12-28 KR KR1019960074955A patent/KR100250731B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100888202B1 (ko) * | 2006-09-28 | 2009-03-12 | 주식회사 하이닉스반도체 | 반도체 소자 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100250731B1 (ko) | 2000-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100567976B1 (ko) | 퓨즈 구조에 단자 비아를 형성하는 방법 및 금속 퓨즈 구조 | |
| US6040628A (en) | Interconnect structure using a combination of hard dielectric and polymer as interlayer dielectrics | |
| JP2007221161A (ja) | 半導体デバイスで用いられるキャパシタとその製造方法 | |
| US5055906A (en) | Semiconductor device having a composite insulating interlayer | |
| US5716888A (en) | Stress released VLSI structure by void formation | |
| KR20020072213A (ko) | 반도체장치 및 그 제조방법 | |
| KR100815952B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| US20070117387A1 (en) | Semiconductor device and manufacturing method thereof | |
| US6534870B1 (en) | Apparatus and method for manufacturing a semiconductor device | |
| KR100250731B1 (ko) | 반도체 소자의 층간 절연막 형성방법 | |
| KR100301530B1 (ko) | 반도체소자의 층간 절연막 형성방법 | |
| JP3719878B2 (ja) | 半導体装置及びその製造方法 | |
| KR100577446B1 (ko) | 티타늄 나이트라이드와 고밀도 플라즈마 산화물 사이의 인터레이어 | |
| US7585723B2 (en) | Method for fabricating capacitor | |
| JPS60109248A (ja) | 半導体集積回路装置の製造方法 | |
| KR100443148B1 (ko) | 반도체소자의 제조방법 | |
| KR20030001356A (ko) | 유기 폴리머층 및 저유전율층을 포함하는 이층으로 형성된영역에 상부 배선 및 접속 배선을 배치한 이중 다마신회로 | |
| JPH08181141A (ja) | 配線形成法 | |
| KR100769205B1 (ko) | 반도체 소자의 제조방법 | |
| KR100277867B1 (ko) | 반도체소자의배선형성방법 | |
| KR20040070709A (ko) | 반도체 금속 라인 제조 공정에서의 에어 갭 형성 방법 | |
| KR100604412B1 (ko) | 반도체 제조 공정의 평탄화 방법 | |
| CN112447514A (zh) | 一种金属硬掩膜、多层互连结构及其制备方法 | |
| KR100246102B1 (ko) | 반도체장치의 상부배선층 형성방법 | |
| KR0179006B1 (ko) | 반도체소자의 금속막간 유전체막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19961228 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19961228 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 19990526 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19991021 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20000106 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20000107 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20021223 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20031219 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20041230 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20041230 Start annual number: 6 End annual number: 6 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20061209 |