KR19980054631A - 박막 트랜지스터 액정 표시 장치의 제조 방법 - Google Patents

박막 트랜지스터 액정 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR19980054631A
KR19980054631A KR1019960073796A KR19960073796A KR19980054631A KR 19980054631 A KR19980054631 A KR 19980054631A KR 1019960073796 A KR1019960073796 A KR 1019960073796A KR 19960073796 A KR19960073796 A KR 19960073796A KR 19980054631 A KR19980054631 A KR 19980054631A
Authority
KR
South Korea
Prior art keywords
amorphous silicon
silicon layer
oxide film
source
manufacturing
Prior art date
Application number
KR1019960073796A
Other languages
English (en)
Other versions
KR100242442B1 (ko
Inventor
송준호
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960073796A priority Critical patent/KR100242442B1/ko
Priority to US08/996,824 priority patent/US6075257A/en
Publication of KR19980054631A publication Critical patent/KR19980054631A/ko
Application granted granted Critical
Publication of KR100242442B1 publication Critical patent/KR100242442B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes

Abstract

본 발명은 균일한 채널부를 형성하기 위한 에치 백형 박막 트랜지스터 액정 표시 장치의 제조 방법에 관한 것으로서, 게이트 전극을 형성하고, 게이트 절연막, 비정질 실리콘층, n+비정질 실리콘층을 연속으로 증착하고 액티브 패턴을 형성한 후, 세정을 실시하고 산화막을 형성한다. 그 위에 금속을 증착하고 패터닝하여 소스-드레인 전극을 형성하고, 소스-드레인 전극을 마스크로 하여 산화막과 n+비정질 실리콘층을 식각한다. 이러한 박막 트랜지스터 액정 표시 장치의 제조 방법에서는 소스-드레인 금속을 증착하기 이전에 얇은 산화막을 형성하기 때문에 n+비정질 실리콘층 식각후 비교적 균일한 채널부가 형성된다. 따라서, 누설 전류의 증가가 억제되며 화질 특성의 저하를 방지하는 효과가 있다.

Description

박막 트랜지스터 액정 표시 장치의 제조 방법
본 발명은 박막 트랜지스터 액정 표시 장치의 제조 방법에 관한 것으로서, 특히 Ioff전류의 균질 특정 및 대형 기판에서의 균일성 향상시키는 에치 백(etch back)형 박막 트랜지스터 액정 표시 장치의 제조 방법에 관한 것이다.
첨부한 도면을 참고로 하여 종래의 기술에 따른 에치 백 형 박막 트랜지스터 액정 표시 장치의 제조 방법에 대하여 설명한다.
도 1a 내지 도 1d는 종래의 기술에 따른 에치 백 형 박막 트랜지스터 기판의 제조 방법을 순서적으로 도시한 단면도이다.
기판(10) 위에 게이트 금속을 증착하고 패터닝하여 게이트 전극(20)을 형성하고(도 1a 참조), 질화 실리콘층(30), 비정질 실리콘층(40), n+비정질 실리콘층(50)을 연속적으로 증착한 후 식각하여 액티브 패턴(active pattern)을 형성한다(도 1b 참조). 앞 선 단계를 거치면서 형성된 유기 불순물이나 불균일한 두께의 산화막을 제거하기 위해 불화수소(HF) 수용액을 이용하여 세정 공정을 실시하며(도 1c 참조), 세정 공정을 실시한 n+비정질 실리콘층(50) 위 금속막을 증착하고 패터닝하여 소스-드레인 전극(60)을 형성한다. 이 과정에서 n+비정질 실리콘층(50)과 소스-드레인 전극(60) 사이에 실리사이드(silicide)(100)가 형성되는데, 이는 세정 공정 후에도 n+비정질 실리콘층(50) 상부에 일부 남아 있는 불균일한 산화막에 의해 생기는 것이다. 다음, 소스-드레인 전극(60)을 마스크(mask)로 하여 n+비정질 실리콘층(50)을 건식 식각으로 제거하여 채널(channel)을 형성한다. n+비정질 실리콘층(50)과 하부의 비정질 실리콘층(40)은 식각 선택비가 없기 때문에 비정질 실리콘층(40)의 식각을 막기 위해서는 식각 시간을 적당히 조절하여야 한다. 그러나 식각 시간의 조절에도 불구하고 비정질 실리콘층(40)의 식각을 제어하기는 쉽지 않다(도 1c 참조). 마지막으로, 보호막(70)을 도포하고 식각하여 콘택부(c)를 형성하고 ITO를 도포하고 패터닝하여 화소 전극(8)을 형성한다(도 1d 참조).
이러한 종래의 박막 트랜지스터 기판의 제조 방법에서는 n+비정질 실리콘층(50)과 소스-드레인 전극(60) 사이에 형성되는 실리사이드 성분에 의해 n+비정질 실리콘층(50)의 식각이 불균일하게 일어나고, 이에 따라서 비정질 실리콘층(40)의 식각면도 불균일해진다. 비정질 실리콘층(40)의 불균일 즉, 채널부의 불균일한 표면 상태는 박막 트랜지스터 기판의 온도가 상승하게 될 때 누설 전류 Ioff를 증가시키고, 누설 전류의 증가는 화면에 흰색의 줄무늬를 나타낸 백화 현상을 유발하여 화질을 떨어뜨린다. 특히, 모니터(monitor) 및 카 네비게이션(car navigation) 등의 상대적으로 강한 빛 또는 고온에서 동작하는 제품의 경우, 종래의 공정을 적용한 에치 백 형의 박막 트랜지스터에서의 Ioff값이 상온에서는 디스플레이 상에 문제가 없으나 고온 동작 등에서는 수직 크로스토크(cross talk)를 비롯한 부분 백화 현상 등의 불량 발생이 잦다.
본 발명의 과제는 앞 서 언급한 문제를 해결하는 것으로서, 균일한 채널부를 형성하여 화질을 향상시키는 데에 있다.
도 1a 내지 도 1d는 종래의 기술에 따른 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 도시한 단면도이고,
도 2a 내지 도 2e는 본 발명에 따른 박막 트랜지스터 기판의 제조 방법을 공정순서에 따라 도시한 단면도이다.
이러한 과제를 해결하기 위한 본 발명에 따른 박막 트랜지스터 액정 표시 장치의 제조 방법은 게이트 전극을 형성하고, 게이트 절연막, 비정질 실리콘층, n+비정질 실리콘층을 연속으로 증착하고 액티브 패턴을 형성한 후, 세정을 실시하고 산화막을 형성한다. 그 위에 금속을 증착하고 패터닝하여 소스-드레인 전극을 형성하고, 소스-드레인 전극을 마스크로 하여 산화막과 n+비정질 실리콘층을 식각한다.
이때, 산화막의 형성은 과산화수소 세정을 적용하거나 공기 중에 일정 시간 노출시켜 형성하며, 산화막의 두께는 20Å 이하로 형성한다.
이러한 박막 트랜지스터 액정 표시 장치의 제조 방법에서는 소스-드레인 금속을 증착하기 이전에 얇은 산화막을 형성하기 때문에 n+비정질 실리콘층 식각후 비교적 균일한 채널부가 형성된다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 액정 표시 장치의 제조 방법에 대하여 본 발명의 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 자세히 설명한다.
도 2a 내지 도 2e는 본 발명의 실시에에 따른 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 나타낸 단면도이다.
먼저, 기판(10) 위에 게이트 금속을 증착하고 패터닝하여 게이트 전극(20)을 형성하고(도 2a 참조), 그 위에 질화 실리콘층(30), 비정질 실리콘층(40), n+비정질 실리콘층(50)을 연속으로 형성하고 액티브 패턴을 형성한 후, 불화 수소(HF) 수용액으로 습식 세정을 실시한다(도 2b 참조). 다음, 희석된 과산화수소(H2O2) 수용액으로 세정을 실시하거나, 공기 중에서 일정 시간 보관하여 n+비정질 실리콘층(50) 위에 균일한 얇은 산화막(200)을 형성한다.
이때, 산화막(200)을 두껍게 형성하면 n+비정질 실리콘층(50)과 다음 공정에서 증착될 소스-드레인 금속층의 접촉 저항이 증가하여 박막 트랜지스터의 온(on) 전류가 낮아지는 문제가 있기 때문에 터넬링(tunneling)효과가 가능한 두께인 20Å 이하로 조절한다. 이때의 온 전류 저하는 3% 이내가 된다. 또한, 낮은 접촉 저항 및 실리사이드 형성 제어를 위해 산화막(200)은 다공성을 갖도록 형성한다(도 2c 참조). 산화막(200) 위에 몰리브덴(Mo), 크롬(Cr) 등의 금속을 증착하고 패터닝하여 소스-드레인 전극(60)을 형성하고 이를 마스크로 하여 산화막(200)과 n+비정질 실리콘층(50)을 건식 식각한다. 다공성의 얇은 산화막(200)은 소스-드레인 전극(60)과 n+비정질 실리콘층(50) 사이에 식각 균일성이 낮은 살리사이드(도 1c의 도면부호 100)가 생성되는 것을 억제할 뿐 아니라 산화막(200) 자체는 균일한 식각성을 갖기 때문에 건식 식각 시에 n+비정질 실리콘층(50)과 비정질 실리콘층(40)의 일부가 균일하게 식각된다. 채널부인 비정질 실리콘층(40)이 균일할수록 Ioff전류의 증가의 억제가 용이하다(도 2d 참조). 마지막으로 보호막(70)을 증착하고 콘택홀(c)을 형성한 후, ITO을 도포하고 패터닝하여 화소 전극(8)을 형성한다(도 2e 참조).
이상에서와 같이, 본 발명에서는 n+비정질 실리콘층의 표면에 얇은 산화막을 형성하여 식각 불균일을 초래하는 실리사이드의 생성을 억제함으로써 균일성을 갖는 채널부를 형성하며, 이에 따라 고휘도·고온에서의 Ioff전류 상승 레벨을 20% 이하로 낮춤으로써 수직 크로스 토크 및 백화 현상 등의 불량 발생을 줄인다.

Claims (7)

  1. 게이트 전극을 형성하는 단계,
    게이트 절연막, 비정질 실리콘층, n+비정질 실리콘층을 연속으로 증착하고 액티브 패턴을 형성하는 단계,
    세정을 실시하고 산화막을 형성하는 단계,
    금속을 증착하고 패터닝하여 소스-드레인 전극을 형성하는 단계,
    상기 소스-드레인 전극을 마스크로 하여 상기 산화막과 n+비정질 실리콘층을 식각하는 단계
    를 포함하는 박막 트랜지스터 액정 표시 장치의 제조 방법.
  2. 제1항에 있어서, 상기 세정 공정 이후에 과산화수소 세정을 적용하여 상기 산화막을 형성하는 박막 트랜지스터 액정 표시 장치의 제조 방법.
  3. 제1항에 있어서, 상기 세정 공정 이후에 공기 중에 일정 시간 보관하여 상기 산화막을 형성하는 박막 트랜지스터 액정 표시 장치의 제조 방법.
  4. 제2항 또는 제3항에 있어서, 상기 산화막의 두께는 20Å 이하로 형성하는 박막 트랜지스터 액정 표시 장치의 제조 방법.
  5. 제4항에 있어서, 상기 산화막이 다공성을 갖도록 형성하는 박막 트랜지스터 액정 표시 장치의 제조 방법.
  6. 제1항에 있어서, 상기 소스-드레인 전극은 실리사이드 형성 가능한 금속으로 형성하는 박막 트랜지스터 액정 표시 장치의 제조 방법.
  7. 제6항에 있어서, 상기 소스-드레인 전극은 몰리브덴 또는 크롬으로 형성되어 있는 박막 트랜지스터 액정 표시 장치의 제조 방법.
KR1019960073796A 1996-12-23 1996-12-27 박막 트랜지스터 액정 표시 장치의 제조 방법 KR100242442B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960073796A KR100242442B1 (ko) 1996-12-27 1996-12-27 박막 트랜지스터 액정 표시 장치의 제조 방법
US08/996,824 US6075257A (en) 1996-12-23 1997-12-23 Thin film transistor substrate for a liquid crystal display having a silicide prevention insulating layer in the electrode structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960073796A KR100242442B1 (ko) 1996-12-27 1996-12-27 박막 트랜지스터 액정 표시 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR19980054631A true KR19980054631A (ko) 1998-09-25
KR100242442B1 KR100242442B1 (ko) 2000-02-01

Family

ID=19491472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960073796A KR100242442B1 (ko) 1996-12-23 1996-12-27 박막 트랜지스터 액정 표시 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR100242442B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100495804B1 (ko) * 1997-12-23 2005-09-15 삼성전자주식회사 액정표시장치용박막트랜지스터기판및그제조방법
KR101232159B1 (ko) * 2006-06-12 2013-02-12 엘지디스플레이 주식회사 터널링 효과 박막 트랜지스터 및 그 제조 방법과 그를이용한 유기 전계발광 표시장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0175384B1 (ko) * 1995-12-29 1999-02-18 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100495804B1 (ko) * 1997-12-23 2005-09-15 삼성전자주식회사 액정표시장치용박막트랜지스터기판및그제조방법
KR101232159B1 (ko) * 2006-06-12 2013-02-12 엘지디스플레이 주식회사 터널링 효과 박막 트랜지스터 및 그 제조 방법과 그를이용한 유기 전계발광 표시장치

Also Published As

Publication number Publication date
KR100242442B1 (ko) 2000-02-01

Similar Documents

Publication Publication Date Title
JPH0669233A (ja) 半導体装置の製造方法
US6075257A (en) Thin film transistor substrate for a liquid crystal display having a silicide prevention insulating layer in the electrode structure
JPH07211919A (ja) 薄膜トランジスタを製造する方法
KR100242442B1 (ko) 박막 트랜지스터 액정 표시 장치의 제조 방법
KR100392362B1 (ko) 습식방법에 의한 실리콘의 선택적 식각 방법
JP2002246604A (ja) 薄膜トランジスタ及びその製造方法
JP2005167019A (ja) トランジスタおよびそのゲート絶縁膜の成膜に用いるｃｖｄ装置
JP4371567B2 (ja) 薄膜トランジスタの製造方法
US7396708B2 (en) Etching method for metal layer of display panel
KR100543436B1 (ko) 액정 표시 장치의 제조 방법
KR100762027B1 (ko) 몰리브덴/알루미늄/몰리브덴 3층막 구조를 갖는 전극의식각방법
KR100663293B1 (ko) 박막트랜지스터 액정 표시장치의 제조방법
KR20000003756A (ko) 박막 트랜지스터 및 그의 제조방법
KR100507278B1 (ko) 박막 트랜지스터 액정표시장치 제조방법
KR100577786B1 (ko) 박막 트랜지스터 액정표시소자의 게이트 라인 형성방법
JP2002083971A (ja) 薄膜トランジスタの製造方法
KR100687334B1 (ko) 박막트랜지스터의 제조방법
KR100852831B1 (ko) 액정표시장치의 어레이 기판 제조방법
KR0162370B1 (ko) 박막트랜지스터 제조방법
KR100850050B1 (ko) 액정표시장치의 어레이 기판 제조방법
KR100737641B1 (ko) 박막 트랜지스터 액정표시장치 제조방법
KR100658064B1 (ko) 박막 트랜지스터의 액정표시소자 제조방법
KR100271757B1 (ko) 반도체장치의식각방법
US7271102B2 (en) Method of etching uniform silicon layer
JP2005072443A (ja) 薄膜トランジスタの製造方法及び表示装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 17

EXPY Expiration of term