KR19980054232U - 칩 저항기 - Google Patents
칩 저항기 Download PDFInfo
- Publication number
- KR19980054232U KR19980054232U KR2019960067424U KR19960067424U KR19980054232U KR 19980054232 U KR19980054232 U KR 19980054232U KR 2019960067424 U KR2019960067424 U KR 2019960067424U KR 19960067424 U KR19960067424 U KR 19960067424U KR 19980054232 U KR19980054232 U KR 19980054232U
- Authority
- KR
- South Korea
- Prior art keywords
- insulating substrate
- shaped electrodes
- chip resistor
- shaped electrode
- resistor
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000007747 plating Methods 0.000 abstract description 13
- 230000007547 defect Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 14
- 239000004020 conductor Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 230000001681 protective effect Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Adjustable Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
본 고안은 절연 기판과 상기 절연 기판의 양측단부에 형성된 ㄷ 자형 전극의 각 모서리 부분이 라운드(round)형 또는 C-컷(cut)형으로 형성된 칩 저항기에 관한 것으로서, 표면 실장시 인쇄회로기판 상에 접합되는 ㄷ 자형 전극의 각 모서리 부분이 라운드형이나 C-컷형으로 형성되어 있기 때문에 상기 ㄷ 자형 전극의 외부면에 균일한 도금층이 형성되고, 표면 실장시 상기 ㄷ 자형 전극에 납이 골고루 분포되어 인쇄회로기판 상에 칩 일어섬 등의 불량 없이 안정되게 실장될 수 있는 효과가 있다.
Description
본 고안은 칩 저항기에 관한 것으로서, 특히 절연 기판과 상기 절연 기판의 양측단부에 형성된 ㄷ 자형 전극의 각 모서리 부분이 라운드(round)형 또는 C-컷(cut)형으로 형성된 칩 저항기에 관한 것이다.
종래 기술에 의한 칩 저항기는 도 1에 도시된 바와 같이 절연 기판(51)과, 상기 절연 기판(51)의 양측단부에 각각 형성된 제 1, 2 ㄷ 자형 전극(52, 53)과, 상기 절연 기판(51)의 상부면에 상기 제 1, 2 ㄷ 자형 전극(52, 53)과 양단부가 접촉하도록 소정 두께로 형성된 저항체(도시되지 않음)와, 상기 저항체를 보호하기 위하여 상기 저항체 위에 형성된 보호막(54)으로 구성된다.
상기 보호막(54) 위에는 저항치를 표시하는 숫자(54a)가 날인되어 있다.
상기와 같이 구성된 종래 기술에 의한 칩 저항기의 제조 공정은 다음과 같다.
먼저, 도 2에 도시된 바와 같이 복수개의 종축 및 횡축 슬롯(60a, 60b)이 형성되어 있는 절연 기판재(60)의 상·하부면에 각각의 종축 슬롯(60a)을 따라 도전성 페이스트를 도포하여 제 1, 2 ㄷ 자형 전극(52, 53)의 상부 도체와 하부 도체를 각각 형성시킨 후 상기 절연 기판재(60)의 상부면에 횡축방향으로 절연체 페이스트를 도포하여 제 1, 2 ㄷ 자형 전극(52, 53)의 상부 도체에 양단부가 접촉된 저항체를 각각 형성시킨다.
상기에서 저항체의 형성이 완료되면 각 저항체 위에 보호막(54)을 형성시킨 다음 상기 각 보호막(54) 위에 저항치를 표시하는 숫자(54a)를 날인한다.
그 후, 상기 절연 기판재(60)에 형성된 각각의 종축 슬롯(60a)을 따라 상기 절연 기판재(60)를 자르는 1차 분리 공정을 수행한 다음 상기 절연 기판재(60)의 각 절편 양측면에 제 1, 2 ㄷ 자형 전극(52, 53)의 상·하부 도체를 상호 연결하는 측면 도체를 각각 형성시킨다.
상기에서 측면 도체의 형성이 완료되면 절연 기판재(60)의 각 절편의 횡축 슬롯(60b)을 따라 상기 각 절편을 자르는 2차 분리 공정을 수행하여 각각의 칩 저항기 형태를 갖춘 다음 각 칩 저항기의 제 1, 2 ㄷ 자형 전극(52, 53)을 도금 처리하여 도 1에 도시된 칩 저항기를 대량 생산한다.
한편, 상기와 같이 제조된 종래 기술에 의한 칩 저항기는 제 1, 2 ㄷ 자형 전극(52, 53)이 인쇄회로기판(도시되지 않음)에 솔더링(soldering)되어 접합됨으로써 인쇄회로기판 상에 실장된다.
그러나, 종래 기술에 의한 칩 저항기는 절연 기판의 양측단부에 형성된 ㄷ 자형 전극의 각 모서리 부분이 직각형으로 형성되어 있기 때문에 상기 ㄷ 자형 전극(특히, 모서리 부근)에 도금층이 균일하게 형성되지 않고, 표면 실장시 상기 ㄷ 자형 전극에 납이 골고루 분포되지 않아 실장 후 칩 일어섬 불량 등이 야기되는 문제점이 있었다.
본 고안은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 절연 기판과 상기 절연 기판의 양측단부에 형성된 ㄷ 자형 전극의 각 모서리 부분을 라운드(round)형이나 C-컷(cut)형으로 형성시킴으로써 표면 실장시 칩 일어섬 불량이 방지되어 안정된 접합이 가능한 칩 저항기를 제공함에 그 목적이 있다.
도 1은 종래 기술에 의한 칩 저항기의 평면도,
도 2는 도 1에 도시된 칩 저항기의 제조시 사용되는 절연 기판재의 평면도,
도 3은 본 고안의 제 1 실시예에 의한 칩 저항기의 평면도,
도 4는 도 3에 도시된 칩 저항기의 제조시 사용되는 절연 기판재의 평면도,
도 5는 본 고안의 제 2 실시예에 의한 칩 저항기의 평면도,
도 6은 도 5에 도시된 칩 저항기의 제조시 사용되는 절연 기판재의 평면도.
* 도면의 주요부분에 대한 부호의 설명 *
1, 11: 절연 기판 2, 3, 12, 13: ㄷ 자형 전극
4, 14: 보호막
상기와 같은 목적을 달성하기 위하여 본 고안에 의한 칩 저항기는 절연 기판과, 상기 절연 기판의 양측단부에 각각 형성된 제 1, 2 ㄷ 자형 전극과, 상기 절연 기판의 일면에 상기 제 1, 2 ㄷ 자형 전극과 양단부가 접촉하도록 소정 두께로 형성된 저항체가 구비된 칩 저항기에 있어서, 상기 절연 기판과 상기 제 1, 2 ㄷ 자형 전극은 각 모서리 부분이 라운드(round)형으로 형성된 것을 특징으로 한다.
또한, 본 고안에 의한 칩 저항기는 절연 기판과, 상기 절연 기판의 양측단부에 각각 형성된 제 1, 2 ㄷ 자형 전극과, 상기 절연 기판의 일면에 상기 제 1, 2 ㄷ 자형 전극과 양단부가 접촉하도록 소정 두께로 형성된 저항체가 구비된 칩 저항기에 있어서, 상기 절연 기판과 상기 제 1, 2 ㄷ 자형 전극은 각 모서리 부분이 C-컷(cut)형으로 형성된 것을 특징으로 한다.
이하, 본 고안에 의한 칩 저항기의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
본 고안의 바람직한 실시예에 의한 칩 저항기는 절연 기판과, 상기 절연 기판의 양측단부에 각각 형성된 제 1, 2 ㄷ 자형 전극과, 상기 절연 기판의 상부면에 상기 제 1, 2 ㄷ 자형 전극과 양단부가 접촉하도록 소정 두께로 형성된 저항체와, 상기 저항체를 보호하기 위하여 상기 저항체 위에 형성된 보호막으로 구성되고, 상기 보호막 위에는 저항치를 표시하는 숫자가 날인되어 있다.
제 1 실시예
본 고안의 제 1 실시예에 의한 칩 저항기를 도 3 및 도 4를 참조하여 설명하면 다음과 같다.
먼저, 본 고안의 제 1 실시예는 상기에서 설명된 바와 같이 절연 기판(1)과, 제 1, 2 ㄷ 자형 전극(2, 3)과, 저항체(도시되지 않음)와, 보호막(4)으로 구성된다.
상기에서 절연 기판(1)과 제 1, 2 ㄷ 자형 전극(2, 3)은 각 모서리 부분이 라운드형으로 형성되어 있다.
상기와 같이 구성된 본 고안의 제 1 실시예에 의한 칩 저항기는 도 4에 도시된 복수개의 종축 및 횡축 슬롯(10a, 10b)이 형성되어 있고, 상기 종축 및 횡축 슬롯(10a, 10b)의 교차점에형 홀(10c)이 각각 형성되어 있는 절연 기판재(10)를 사용하여 종래 기술에서 설명된 상·하부 도체 형성 공정, 저항체 형성 공정, 1차 분리 공정, 측면 도체 형성 공정, 2차 분리 공정 및 도금 공정을 차례대로 수행함으로써 쉽게 대량 생산된다.
아울러, 상기에서 제 1, 2 ㄷ 자형 전극(2, 3)의 각 모서리 부분이 라운드형으로 형성된 상태에서 도금 공정이 수행되면 상기 제 1, 2 ㄷ 자형 전극(2, 3)의 측면 도체와 도금용 금속과의 접촉이 안정되어 상기 제 1, 2 ㄷ 자형 전극(2, 3)에 도금층이 균일하게 형성된다.
상기와 같이 제 1, 2 ㄷ 자형 전극(2, 3)의 외부면에 균일한 도금층이 형성되어 있고, 각 모서리 부분이 라운드형으로 형성되어 표면 실장시 상기 제 1, 2 ㄷ 자형 전극(2, 3)에 납이 골고루 분포되면 본 고안의 제 1 실시예에 의한 칩 저항기는 인쇄회로기판(도시되지 않음) 상에 칩 일어섬 불량 없이 안정되게 실장될 수 있다.
제 2 실시예
본 고안의 제 2 실시예에 의한 칩 저항기를 도 5 및 도 6을 참조하여 설명하면 다음과 같다.
먼저, 본 고안의 제 2 실시예는 상기에서 설명된 바와 같이 절연 기판(11)과, 제 1, 2 ㄷ 자형 전극(12, 13)과, 저항체(도시되지 않음)와, 보호막(14)으로 구성된다.
상기에서 절연 기판(11)과 제 1, 2 ㄷ 자형 전극(12, 13)은 각 모서리 부분이 C-컷형으로 형성되어 있다.
상기와 같이 구성된 본 고안의 제 2 실시예에 의한 칩 저항기는 도 6에 도시된 복수개의 종축 및 횡축 슬롯(20a, 20b)이 형성되어 있고, 상기 종축 및 횡축 슬롯(20a, 20b)의 교차점에형 홀(20c)이 각각 형성되어 있는 절연 기판재(20)를 사용하여 종래 기술에서 설명된 상·하부 도체 형성 공정, 저항체 형성 공정, 1차 분리 공정, 측면 도체 형성 공정, 2차 분리 공정 및 도금 공정을 차례대로 수행함으로써 쉽게 대량 생산된다.
아울러, 상기에서 제 1, 2 ㄷ 자형 전극(12, 13)의 각 모서리 부분이 C-컷형으로 형성된 상태에서 도금 공정이 수행되면 상기 제 1, 2 ㄷ 자형 전극(12, 13)의 측면 도체와 도금용 금속과의 접촉이 안정되어 상기 제 1, 2 ㄷ 자형 전극(12, 13)에 도금층이 균일하게 형성된다.
상기와 같이 제 1, 2 ㄷ 자형 전극(12, 13)의 외부면에 균일한 도금층이 형성되어 있고, 각 모서리 부분이 C-컷형으로 형성되어 표면 실장시 상기 제 1, 2 ㄷ 자형 전극(12, 13)에 납이 골고루 분포되면 본 고안의 제 2 실시예에 의한 칩 저항기는 인쇄회로기판(도시되지 않음) 상에 칩 일어섬 불량 없이 안정되게 실장될 수 있다.
이와 같이 본 고안에 의한 칩 저항기는 표면 실장시 인쇄회로기판 상에 접합되는 ㄷ 자형 전극의 각 모서리 부분이 라운드형이나 C-컷형으로 형성되어 있기 때문에 상기 ㄷ 자형 전극의 외부면에 균일한 도금층이 형성되고, 표면 실장시 상기 ㄷ 자형 전극에 납이 골고루 분포되어 인쇄회로기판 상에 칩 일어섬 등의 불량 없이 안정되게 실장될 수 있는 효과가 있다.
Claims (2)
- 절연 기판과, 상기 절연 기판의 양측단부에 각각 형성된 제 1, 2 ㄷ 자형 전극과, 상기 절연 기판의 일면에 상기 제 1, 2 ㄷ 자형 전극과 양단부가 접촉하도록 소정 두께로 형성된 저항체가 구비된 칩 저항기에 있어서, 상기 절연 기판과 상기 제 1, 2 ㄷ 자형 전극은 각 모서리 부분이 라운드(round)형으로 형성된 것을 특징으로 하는 칩 저항기.
- 절연 기판과, 상기 절연 기판의 양측단부에 각각 형성된 제 1, 2 ㄷ 자형 전극과, 상기 절연 기판의 일면에 상기 제 1, 2 ㄷ 자형 전극과 양단부가 접촉하도록 소정 두께로 형성된 저항체가 구비된 칩 저항기에 있어서, 상기 절연 기판과 상기 제 1, 2 ㄷ 자형 전극은 각 모서리 부분이 C-컷(cut)형으로 형성된 것을 특징으로 하는 칩 저항기.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960067424U KR19980054232U (ko) | 1996-12-31 | 1996-12-31 | 칩 저항기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960067424U KR19980054232U (ko) | 1996-12-31 | 1996-12-31 | 칩 저항기 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980054232U true KR19980054232U (ko) | 1998-10-07 |
Family
ID=54005029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019960067424U KR19980054232U (ko) | 1996-12-31 | 1996-12-31 | 칩 저항기 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980054232U (ko) |
-
1996
- 1996-12-31 KR KR2019960067424U patent/KR19980054232U/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6040755A (en) | Chip thermistors and methods of making same | |
| JPH11144904A (ja) | チップ電子部品 | |
| US4646057A (en) | Method of making chip resistors and in the chip resistors resulting from the method | |
| JP2000306711A (ja) | 多連チップ抵抗器およびその製造方法 | |
| JP3118509B2 (ja) | チップ抵抗器 | |
| KR19980054232U (ko) | 칩 저항기 | |
| JP3167968B2 (ja) | チップ抵抗器の製造方法 | |
| JPH08236325A (ja) | チップ抵抗器の製造方法 | |
| JP3370685B2 (ja) | 角形チップ抵抗器の製造方法 | |
| JP2939425B2 (ja) | 表面実装型抵抗器とその製造方法 | |
| JPH05135902A (ja) | 角形チツプ抵抗器およびその製造方法 | |
| JPH0653004A (ja) | 角形チップ抵抗器およびその製造方法 | |
| JP3838560B2 (ja) | 低い抵抗値を有するチップ抵抗器とその製造方法 | |
| JP3353037B2 (ja) | チップ抵抗器 | |
| JP3913121B2 (ja) | 低い抵抗値を有するチップ抵抗器の製造方法 | |
| JPH10163002A (ja) | チップ型電子部品とその製造方法 | |
| TWM644980U (zh) | 金屬板電阻器基板及其成品 | |
| JP3649668B2 (ja) | チップ型ネットワーク抵抗器のトリミング方法 | |
| JPH04213801A (ja) | モジュール抵抗器とその製造方法 | |
| JP2001143599A (ja) | 薄型電気部品とその製造方法 | |
| JPH07142203A (ja) | チップ抵抗器 | |
| JP2000173805A (ja) | ヒューズ付き抵抗器とその製造方法 | |
| JP3323140B2 (ja) | チップ抵抗器 | |
| JPH09120904A (ja) | チップ抵抗器 | |
| JPS626710Y2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |