KR19980053054A - 반도체장치의 제조방법 - Google Patents
반도체장치의 제조방법 Download PDFInfo
- Publication number
- KR19980053054A KR19980053054A KR1019960072102A KR19960072102A KR19980053054A KR 19980053054 A KR19980053054 A KR 19980053054A KR 1019960072102 A KR1019960072102 A KR 1019960072102A KR 19960072102 A KR19960072102 A KR 19960072102A KR 19980053054 A KR19980053054 A KR 19980053054A
- Authority
- KR
- South Korea
- Prior art keywords
- manufacturing
- semiconductor device
- amorphous silicon
- semiconductor substrate
- present
- Prior art date
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
에이치에스지공정을 개선시킨 반도체장치의 제조방법에 관한 것이다.
본 발명은, 반도체 기판 상의 소정영역에 아모퍼스 실리콘의 결정구조를 변형시키기 위하여 에이치에스지공정을 수행하는 반도체장치의 제조방법에 있어서, 상기 아모퍼스 실리콘의 결정구조를 변형시키기 위한 에이치에스지공정을 수행하기에 앞서 상기 아모퍼스 실리콘을 포함하는 반도체 기판의 세정공정은 플라즈마를 이용하여 인시튜로 수행함을 특징으로 한다.
따라서, 플라즈마를 이용하여 인시튜로 세정공정을 수행함으로써 생산성이 향상되는 효과가 있다.
Description
본 발명은 반도체장치의 제조방법에 관한 것으로서, 보다 상세하게는 플라즈마(Plasma)를 이용한 세정공정을 통하여 에이치에스지(Hemispherical Grain ; HSG)공정을 개선시킨 반도체장치의 제조방법에 관한 것이다.
일반적으로, 반도체 제조에서는 반도체 기판의 결정을 성장 또는 결정구조를 변화시키기 위하여 여러 가지 공정을 수행하고 있다.
이러한 결정성장 또는 결정구조를 변화시키는 공정은 먼저, 반도체 기판 상에 실리콘(Si) 가스 및 불순물의 양을 조정하여 반도체 기판과 동일한 결정구조를 갖도록 단결정층을 성장시키는 에피텍셜(Epitaxial)공정이 있고, 또는 반도체 기판 상에 가스흡착 및 열을 가함으로써 반도체 기판의 결정구조를 재결정구조로 변화시키는 에이치에스지공정 등이 있다.
그리고 커페시턴스(Capacitance)의 증가를 필요로 하여 에이치에스지공정을 수행하는 반도체장치에 대해서는 먼저, 반도체 기판 상의 소정의 막을 적층형성시키고, 소정의 막이 적층형성된 일정영역으로 아모퍼스(Amorphous) 실리콘을 형성시킨 후 아모퍼스 실리콘의 결정구조를 변형시키는 에이치에스지공정을 수행한다.
이러한 공정수행에서 종래에는 에이치에스지공정에 앞서 자연막제거에 따른 에이치에스지형성의 재현성확보 및 오염에 따른 영향을 방지하기 위하여 SC1 및 HF를 이용하여 세정공정을 수행하였다.
그러나 이러한 세정공정은 일정시간이 소요되는 관계로 인해 공정수행이 정체되는 결함이 있었다.
즉, 공정수행의 정체시간 관리 초과의 정도에 따라 다시 세정공정을 수행하여야 했기 때문에 공정수행시간의 증가를 가져오는 것이었다.
또한 재공정에 따른 에이치에스지형성의 재현성에도 영향을 끼쳤다.
따라서 종래의 에이치에스지공정은 세정공정수행에 따른 결함으로 인해 생산성이 저하되는 문제점이 있었다.
본 발명의 목적은, 에이치에스지공정에 앞선 세정공정의 개선을 통하여 생산성을 향상시키기 위한 반도체장치의 제조방법을 제공하는 데 있다.
도1 (A) 및 (B)는 본 발명에 따른 반도체장치의 제조방법의 실시예를 나타내는 단면도이다.
※도면의 주요부분에 대한 부호의 설명
10 : 반도체 기판 12 : 산화막
14, 16 : 아모퍼스 실리콘
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 제조방법은, 반도체 기판 상의 소정영역에 아모퍼스 실리콘의 결정구조를 변형시키기 위하여 에이치에스지공정을 수행하는 반도체장치의 제조방법에 있어서, 상기 아모퍼스 실리콘의 결정구조를 변형시키기 위한 에이치에스지공정을 수행하기에 앞서 상기 아모퍼스 실리콘을 포함하는 반도체 기판의 세정공정은 플라즈마를 이용하여 인시튜로 수행함을 특징으로 한다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도1 (A) 및 (B)는 본 발명에 따른 반도체장치의 제조방법의 실시예를 나타내는 단면도이다.
먼저, 도1 (A)는 반도체 기판(10) 상에 소정의 막(12)이 적층형성되어 있고, 그 소정의 막(12)이 적층형성된 일정영역에 아모퍼스 실리콘(14)이 형성되어 있는 구성이고, 도1 (B)는 에이치에스지공정을 수행하여 아모퍼스 실리콘(16)의 결정구조를 변형시킨 구성이다.
여기서 본 발명은 에이치에스지공정수행에 앞서 진행되는 세정공정은 플라즈마(Plasma)를 이용하여 인시튜(Insitu)로 수행한다.
그리고 본 발명은 반도체 기판(10) 상에 적층형성되는 소정의 막(12)은 산화막으로 하여 적층형성시킨다.
이러한 구성으로 이루어지는 본 발명은 먼저, 반도체 기판(10) 상에 소정의 막(12)인 산화막을 적층형성시키고, 이어서 소정의 막(12)이 적층형성된 일정영역을 확보하여 그 영역에 아모퍼스 실리콘(14)을 형성시킨다.
그리고 에이치에스지공정에 앞서 플라즈마를 이용하여 인시튜로 세정공정을 수행한다.
여기서 플라즈마를 이용한 세정공정은 에이치에스지형성에 따른 재현성을 확보하고, 또한 오염을 방지하기 위하여 수행한다.
이어서 에이치에스지공정을 수행하여 도1 (B)와 같이 아모퍼스 실리콘(16)의 결정구조를 변형시키는 구성으로 이루어진다.
이러한 본 발명은 세정공정을 플라즈마를 이용하여 인시튜로 수행하기 때문에 공정수행에 따른 시간을 단축시킬 수 있다.
또한 세정공정이 인시튜로 수행함으로써 별도의 설비가 필요없기 때문에 크린 룸(Clean Room)의 스페이스(Space)를 축소시킬 수 있다.
즉, 본 발명은 플라즈마를 이용하여 인시튜로 세정공정을 수행하기 때문에 공정수행의 정체시간을 제거할 수 있어 공정효율을 극대화할 수 있고 이에 따라 효율적인 에이치에스지공정을 수행할 수 있는 것이다.
따라서, 본 발명에 의하면 플라즈마를 이용하여 인시튜로 세정공정을 수행함으로써 생산성이 향상되는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
Claims (1)
- 반도체 기판 상의 소정영역에 아모퍼스(Amorphous) 실리콘의 결정구조를 변형시키기 위하여 에이치에스지(HSG)공정을 수행하는 반도체장치의 제조방법에 있어서,상기 아모퍼스 실리콘의 결정구조를 변형시키기 위한 에이치에스지공정을 수행하기에 앞서 상기 아모퍼스 실리콘을 포함하는 반도체 기판의 세정공정은 플라즈마(Plasma)를 이용하여 인시튜(Insitu)로 수행함을 특징으로 하는 반도체장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960072102A KR19980053054A (ko) | 1996-12-26 | 1996-12-26 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960072102A KR19980053054A (ko) | 1996-12-26 | 1996-12-26 | 반도체장치의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980053054A true KR19980053054A (ko) | 1998-09-25 |
Family
ID=66381578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960072102A KR19980053054A (ko) | 1996-12-26 | 1996-12-26 | 반도체장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980053054A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100315416B1 (ko) * | 1999-01-22 | 2001-11-28 | 한신혁 | 트랜치 캐패시터의 칼라 산화막 형성 방법 |
-
1996
- 1996-12-26 KR KR1019960072102A patent/KR19980053054A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100315416B1 (ko) * | 1999-01-22 | 2001-11-28 | 한신혁 | 트랜치 캐패시터의 칼라 산화막 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01241823A (ja) | 半導体装置の製造方法 | |
| KR940016544A (ko) | 반도체기판의 작성방법 및 고체촬상장치의 제조방법 | |
| US20060264007A1 (en) | High quality oxide on an epitaxial layer | |
| JPH0817163B2 (ja) | エピタキシャルウェーハの製造方法 | |
| TW200524022A (en) | Strained semiconductor structures | |
| KR19980053054A (ko) | 반도체장치의 제조방법 | |
| US8152918B2 (en) | Methods for epitaxial silicon growth | |
| KR100328360B1 (ko) | 반구형 결정립의 제조 방법 | |
| JPH04122023A (ja) | 半導体ウエハの製造方法および半導体集積回路装置の製造方法 | |
| JPS6170715A (ja) | 化合物半導体の成長方法 | |
| KR19980053055A (ko) | 반도체장치의 제조방법 | |
| CN210429825U (zh) | 一种半导体结构 | |
| JPS60148127A (ja) | 半導体基板の製造方法 | |
| JP2874262B2 (ja) | 半導体装置の製造方法 | |
| KR100190194B1 (ko) | 반도체 소자의 제조방법 | |
| JPS5821854A (ja) | 半導体回路素子 | |
| JP2001196562A (ja) | シリンダー型容量素子の製造方法 | |
| KR100434914B1 (ko) | 고품질 웨이퍼 및 그의 제조방법 | |
| JP2004015067A (ja) | 半導体素子のキャパシタ製造方法 | |
| JP2000264786A (ja) | 人工水晶の製造方法及びこれによる人工水晶並びに水晶ウェハ | |
| JPH025517A (ja) | 半導体装置およびその製造方法 | |
| KR0144381B1 (ko) | 반도체 소자의 다결정 실리콘박막 제조방법 | |
| KR0154191B1 (ko) | 반도체 소자의 무결점 영역 형성방법 | |
| JPH07263342A (ja) | 半導体装置の製造方法 | |
| KR100274072B1 (ko) | 단결정 soi 웨이퍼 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |