KR0144381B1 - 반도체 소자의 다결정 실리콘박막 제조방법 - Google Patents
반도체 소자의 다결정 실리콘박막 제조방법Info
- Publication number
- KR0144381B1 KR0144381B1 KR1019950017767A KR19950017767A KR0144381B1 KR 0144381 B1 KR0144381 B1 KR 0144381B1 KR 1019950017767 A KR1019950017767 A KR 1019950017767A KR 19950017767 A KR19950017767 A KR 19950017767A KR 0144381 B1 KR0144381 B1 KR 0144381B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- silicon thin
- polycrystalline silicon
- seed
- silicon
- Prior art date
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 반도체 소자의 다결정 실리콘박막 제조방법이 개시된다. 본 발명은 산화막상에 실리콘 시드를 형성하고, 실리콘 시드가 형성된 산화막상에 일정두께의 비정질 실리콘박막을 형성하고, 열처리 공정을 통해 비정질 실리콘박막을 실리콘 시드를 중심으로 고상성장시켜 그레인 크기가 아주 균일하면서 매우 조대한 다결정 실리콘박막을 형성한다. 따라서, 본 발명은 이러한 다결정 실리콘박막을 SRAM 및 LCD 소자의 박막 트랜지스터의 채널에 적용할 경우, 셀과 셀 또는 다이와 다이의 그레인 바운더리 덴시티(density)감소 및 균일도 개선으로 계면전위장벽이 낮아지고, 캐리어의 이동도를 증가시키고, 열방사 현상을 저하시켜 계면에서의 소모전류가 줄어들어 온/오프 전류비를 크게 향상시키고, 한 웨이퍼 내에서 셀과 셀 또는 다이와 다이의 특성차이를 개선시켜 소자의 신뢰성 및 양산성을 크게 향상시킬 수 있다.
Description
제1a 및 1d도는 본 발명에 의한 반도체 소자의 다결정 실리콘박막 제조방법을 설명하기 위하여 도시한 소자의 단면도.
*도면의 주요 부분에 대한 부호의 설명
1:실리콘 기판 2:산화막
3:실리콘 시드 4:비정질 실리콘박막
5:자연 산화막 40:다결정 실리콘박막
본 발명은 다결정 실리콘박막 제조방법에 관한 것으로, 특히 SRAM 및 LCD소자의 박막 트랜지스터의 채널로 이용되는 다결정 실리콘박막 제조방법에 관한 것이다.
일반적으로, SRAM 소자의 집적도가 높아니고, 셀의 면적이 작아짐에 따라 대기시 전류의 소모가 적고 데이터 유지의 안정도가 높으며, 고속동작과 낮은 소모전류의 특성을 갖는 박막 트랜지스터의 채용이 요구되고 있다. 그런데, 이 박막 트랜지스터의 채널은 단결정 실리콘에서 형성되는 것이 아니고 다결정 실리콘에서 형성되기 때문에 다결정 실리콘 내에 존재하는그레인 바운더리는 결정간의 계면전위 장벽으로 작용하여 캐리어의 이동도를 저하시키고, 계면에 캐리어들을 트랩핑(trapping)시켜 이들 트랩된 캐리어들에 의한 열방사 현상 및 전계방사에 의한 누설전류가 발생하여 채널의 전기적 특성을 저하시킨다. 따라서 이러한 단점을 보완하기 위하여 다결정 실리콘의 결정을 조대화시켜 단결정에 가깝도록 하면 좋은 특성의 박막 트랜지스터를 제조할 수 있다. 그래서 박막 트랜지스터의 채널용 다결정 실리콘박막의 제조방법으로서, LPCVD방식으로 550℃이하의 온도에서 저온 증착시킨 비정질 실리콘박막을 약 650℃전후의 온도에서 장시간 열처리 시켜주므로 아주 조대한 다결정 실리콘박막을 제조할 수 있다.
그런데, 이와같은 방법으로 제조된 다결정 실리콘박막은 그레인 각각의 크기 차이가 매우 커서 한 웨이퍼내에서 그레인들의 불균일성으로 인해 셀과 셀 또는 다이와 다이의 특성 차이가 커서 소자의 신뢰성 및 양산성에 있어서 큰 문제점으로 대두되고 있다.
따라서, 본 발명은 그레인의 크기를 조대화 할 뿐만 아니라 각각의 그레인의 크기가 균일한 다결정 시릴콘박막을 제조하여 상기한 문제점을 해결할 수 있는 반도체 소자의 다결정 실리콘박막 제조방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 다결정 실리콘박막 제조방법은 실리콘 기판상에 산화막을 형성시키는 단계와, 상기 산화막 상부에 실리콘 소오스 가스를 이용하여 실리콘 시드를 균일하게 형성시키는 단계와, 상기 실리콘 시드 상부에 비정질 실리콘박막을 형성시키는 단계와, 상기 비정질 실리콘박막 상부에 얇은 자연 산화막을 형성시키는 단계와, 상기 실리콘 시드 상부에 형성된 상기 비정질 실리콘박막을 열처리시켜 상기 실리콘 시드를 중심으로 상기 비정질 실리콘박막을 고상성장시키므로, 이로 인하여 다결정 실리콘박막이 형성되는 단계로 이루어지는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
제1a도 및 제1d도는 본 발명에 의한 반도체 소자의 다결정 실리콘박막 제조방법을 설명하기 위하여 도시한 소자의 단면도이다.
제1a도는 실리콘 기판(1)상에 산화막(2)을 형성하고, LPCVD공정을 이용하여 약 550내지 600℃의 온도범위와 약 0.1내지 1Torr의 압력범위에서 SiH4또는 Si2H6와 같은 실리콘 소오스 가스를 매우 미세량으로 흘려주어 산화막(2)상에 약 30 내지 50Å 두께의 실리콘 시드(silicon seed; 3)를 형성한 것이 도시된다.
제1b도는 LPCVD 공정을 이용하여 약 480 내지 550℃의 온도범위와 약 0.1 내지 1Torr의 압력범위에서 SiH4와 Si2H6와 같은 시릴콘 소오스 가스를 흘려주어 실리콘 시드(3)가 형성된 산화막(2)상에 비정질 실리콘박막(4)을 일정두께 형성한 것이 도시된다.
제1c도는 비정질 실리콘박막(4)상에 얇은 자연 산화막(5)을 형성한 것이 도시된다.
자연 산화막(5)은 대기중에 노출하여 형성시키거나 공정튜브내에 아주 미세량의 O2가스를 흘려주어 형성시킨다.
자연 산화막(5)은 고상성장법으로 비정질 실리콘박막(4)을 다결정 실리콘박막으로 상변이 시킬 때 실리콘 원자의 표면 이동에 의한 반구형 다결정 실리콘이 형성되지 않게 비정질 실리콘박막(4)의 표면을 제어하는 역할을 한다.
제1d도는 비정질 실리콘박막(4)을 열처리공정으로 상변이시켜 다결정 실리콘박막(40)을 형성하고, 이후 자연 산화막(5)을 제거한 것이 도시된다.
열처리공정은 진공 또는 불활성기체 분위기하에서 약 600 내지 650℃의 온도범위에서 3시간 이상, 바람직하게는 3내지 4시간동안 실시하며, 열처리동안 실리콘 시드(3)를 중심으로 비정질 실리콘박막(4)이 고상성장하여 그레인 크기가 아주 균일하면서 매우 조대한 다결정 실리콘박막(40)이 얻어진다.
본 발명에 의한 다결정 실리콘박막(40)을 형성하기 위한 각각의 공정은 하나의 공정튜브내에서 공정튜브의 조건을 변화시키면서 실시하거나, 각각의 공정을 다른 공정튜브에서 실시할 수도 있다.
상술한 바와같이 본 발명은 산화막상에 실리콘 시드를 형성하고, 실리콘 시드가 형성된 산화막상에 일정두께의 비정질 실리콘박막을 형성하고, 열처리공정을 통해 비정질 실리콘박막을 실리콘 시드를 중심으로 고상성장시켜 그레인 크기가 아주 균일하면서 매우 조대한 다결정 실리콘박막을 형성한다.
따라서, 본 발명은 이러한 다결정 실리콘박막을 SRAM 및 LCD소자의 박막 트랜지스터의 채널에 적용할 경우, 셀과 셀 또는 다이와 다이의 그레인 바운더리 덴시티(density)감소 및 균일도 개선으로 계면전위장벽이 낮아지고, 캐리어의 이동도를 증가시키고, 열방사 현상을 저하시켜 계면에서의 소모전류가 줄어들어 온/오프 전류비를 크게 향상시키고, 한 웨이퍼 내에서 셀과 셀 또는 다이와 다이의 특성차이를 개선시켜 소자의 신뢰성 및 양산성을 크게 향상시킬 수 있다.
Claims (6)
- 반도체 소자의 다결정 실리콘박막 제조방법에 있어서, 실리콘 기판상에 산화막을 형성시키는 단계와 상기 산화막 상부에 실리콘 소오스 가스를 이용하여 실리콘 시드를 균일하게 형성시키는 단계와, 상기 실리콘 시드 상부에 비정질 실리콘박막을 형성시키는 단계와, 상기 비정질 실리콘박막 상부에 얇은 자연 산화막을 형성시키는 단계와, 상기 실리콘 시드 상부에 형성된 상기 비정질 실리콘박막을 열처리시켜 상기 실리콘 시드를 중심으로 상기 비정질 실리콘박막을 고상성장시키므로, 이로인하여 다결정 실리콘박막이 형성되는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 다결정 실리콘박막의 제조방법.
- 제1항에 있어서, 상기 실리콘 소오스 가스는 SiH4나 Si2H6가스인 것을 특징으로 하는 반도체 소자의 결정 실리콘박막 제조방법.
- 제1항에 있어서, 상기 실리콘 시드는 30내지 50Å 두께로 형성시키는 것을 특징으로 하는 반도체 소자의 다결정 실리콘박막 제조방법.
- 제1항에 있어서, 상기 실리콘 시드는 LPCVD공정을 이용하여 550내지 600℃의 온도범위와 0.1내지 1Torr의 압력범위에서 형성시키는 것을 특징으로 하는 반도체 소자의 다결정 실리콘박막 제조방법.
- 제1항에 있어서, 상기 비정질 실리콘박막은 LPCVD공정을 이용하여 480내지 550℃의 온도범위와 약 0.1내지 1Torr의 압력범위에서 형성시키는 것을 특징으로 하는 반도체 소자의 다결정 실리콘박막 제조방법.
- 제1항에 있어서, 상기 열처리공정은 불활성기체 분위기하에서 약 600내지 650℃의 온도범위에서 3시간 이상 실시하는 것을 특징으로 하는 반도체 소자의 다결정 실리콘박막 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950017767A KR0144381B1 (ko) | 1995-06-28 | 1995-06-28 | 반도체 소자의 다결정 실리콘박막 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950017767A KR0144381B1 (ko) | 1995-06-28 | 1995-06-28 | 반도체 소자의 다결정 실리콘박막 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR0144381B1 true KR0144381B1 (ko) | 1998-07-15 |
Family
ID=19418484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950017767A KR0144381B1 (ko) | 1995-06-28 | 1995-06-28 | 반도체 소자의 다결정 실리콘박막 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0144381B1 (ko) |
-
1995
- 1995-06-28 KR KR1019950017767A patent/KR0144381B1/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6235563B1 (en) | Semiconductor device and method of manufacturing the same | |
| US5278093A (en) | Method for forming semiconductor thin film | |
| CA1225571A (en) | Growth of oriented single crystal semiconductor on insulator | |
| EP0449589A1 (en) | Method of producing a SOI structure | |
| EP0421605A1 (en) | Process for forming semiconductor thin film | |
| US6204156B1 (en) | Method to fabricate an intrinsic polycrystalline silicon film | |
| US4536251A (en) | Method for eliminating laser-induced substrate fissures associated with crystallized silicon areas | |
| US5893747A (en) | Method of manufacturing a polysilicon film of a semiconductor device | |
| KR0144381B1 (ko) | 반도체 소자의 다결정 실리콘박막 제조방법 | |
| JPH06283422A (ja) | 多結晶半導体膜およびこれを用いた薄膜トランジスタ並びに多結晶半導体膜の製造方法 | |
| JP3281431B2 (ja) | 薄膜トランジスタ | |
| EP0289246A1 (en) | Method of manufacturing MOS devices | |
| KR950010859B1 (ko) | 박막 트랜지스터의 채널폴리 제조방법 | |
| KR960004902B1 (ko) | 다결정 실리콘 박막 제조방법 | |
| KR100208447B1 (ko) | 박막 트랜지스터의 채널 폴리실리콘막 형성 방법 | |
| JP3093762B2 (ja) | 半導体装置の製造方法 | |
| JPH04373121A (ja) | 結晶基材の製造方法 | |
| US5463975A (en) | Process for producing crystal | |
| JP2600286B2 (ja) | 半導体装置の製造方法 | |
| KR960013516B1 (ko) | 박막트랜지스터의 채널폴리 제조방법 | |
| JPH07263342A (ja) | 半導体装置の製造方法 | |
| JPH0222812A (ja) | 化合物半導体層の成長方法 | |
| JPS63190329A (ja) | 薄膜結晶成長法 | |
| JPH04124814A (ja) | Ｓｏｉ基板の作製方法 | |
| Holm et al. | Large-Area Epitaxial Growth of Chalcogen-Doped Silicon |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090327 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |