CN210429825U - 一种半导体结构 - Google Patents
一种半导体结构 Download PDFInfo
- Publication number
- CN210429825U CN210429825U CN201921863358.1U CN201921863358U CN210429825U CN 210429825 U CN210429825 U CN 210429825U CN 201921863358 U CN201921863358 U CN 201921863358U CN 210429825 U CN210429825 U CN 210429825U
- Authority
- CN
- China
- Prior art keywords
- substrate
- sub
- present application
- semiconductor layer
- nitride semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本申请的实施例提供了一种半导体结构,涉及微电子技术领域。该半导体结构包括:立方体硅(110)衬底,所述立方体硅(110)衬底的一个表面包括多个矩形的子表面,相邻的两个所述子表面之间设置有隔离带;以及形成在所述子表面上的氮化物半导体层。通过将硅(110)衬底的一个表面设置成多个矩形的子表面,且将氮化物半导体层形成在该矩形的子表面上,从而使得形成在矩形的子表面上的氮化物半导体层的翘曲可以对称,进而有效降低翘曲对半导体器件性能的影响,提高了半导体器件的良品率,以及提高晶片承载盘的面积使用率。
Description
技术领域
本申请涉及微电子技术领域,具体涉及一种半导体结构。
背景技术
硅材料是目前应用最广泛、制备技术最成熟的半导体材料,由于单晶硅材料生长技术成熟度高,容易获得低成本、大尺寸、高质量的衬底,可大大降低半导体器件的造价;此外硅单晶已经大规模应用于微电子领域,与蓝宝石相比具有热导率高、导电性好等性能,更适用于大功率器件的制备。然而,单晶硅与GaN之间存在很大的晶格失配(16.9%)和热失配(57%),与AlN之间也存在很大的晶格失配(19%)和热失配(44%),外延生长过程中GaN/AlN薄膜会受到巨大的热应力而导致外延层产生大量缺陷,甚至翘曲,影响材料和器件的性能以及热稳定性。
实用新型内容
有鉴于此,本申请实施例致力于提供一种半导体结构和半导体结构的制备方法,以解决现有技术中半导体器件良品率低的问题。
本申请一方面提供了一种半导体结构,包括:立方体硅(110)衬底,所述立方体硅(110)衬底的一个表面包括多个矩形的子表面,相邻的两个所述子表面之间设置有隔离带;以及形成在所述子表面上的氮化物半导体层。
在本申请的一个实施例中,所述氮化物半导体层采用的材料包括AlN、GaN或AlGaN。
本申请另一方面提供了一种半导体结构的制备方法,包括:提供立方体硅(110)衬底;在所述硅(110)衬底的一个表面上形成多个矩形的子表面,其中相邻的两个所述子表面之间设置有隔离带;以及在所述子表面上形成氮化物半导体层。
在本申请的一个实施例中,所述氮化物半导体层采用的材料包括AlN、GaN或AlGaN。
在本申请的实施例中,通过将立方体硅(110)衬底的一个表面设置成多个矩形的子表面,且将氮化物半导体层形成在该矩形的子表面上,从而使得形成在矩形的子表面上的氮化物半导体层的翘曲可以对称,进而有效降低翘曲对半导体器件性能的影响,提高了半导体器件的良品率,并且提高晶片承载盘的面积使用率。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1是根据本申请一个实施例的半导体结构的示意性结构图。
图2是根据本申请一个实施例的半导体结构的截面示意性结构图。
图3是根据本申请一个实施例的半导体结构的制备方法的示意性流程图。
图4是现有技术承载盘的示意性结构图。
图5是根据本申请一个实施例的承载盘的示意性结构图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在可能的情况下,附图中相同或相似的部分将采用相同的附图标记。
正如背景技术所述,目前的半导体器件存在良品率偏低的问题。发明人发现,出现这个问题的原因在于,半导体器件中外延生长的半导体层存在翘曲的问题。然而翘曲会影响半导体器件的性能和热稳定性,从而出现半导体器件良品率相对较低的问题。
为了解决上述问题,发明人发现,若是能改善上述翘曲问题,将有效改善上述半导体产品的良品率相对较低的问题。
图1是根据本申请一个实施例的半导体结构的示意性结构图。图2是根据本申请一个实施例的半导体结构的截面示意性结构图。具体地,图2可以是图1中B-B位置的截面图。
基于此,本申请的实施例提供了一种半导体结构。如图1和图2所示,该半导体结构可以包括立方体硅(110)衬底1,立方体硅(110)衬底1的一个表面包括多个矩形的子表面111,且相邻的两个子表面111之间设置有隔离带12;以及形成在子表面111上的氮化物半导体层2。
具体地,为了便于描述,立方体硅(110)衬底1上设置有多个矩形的子表面111的表面可以称为第一表面11。对于衬底1来说,该第一表面11可以为用于生长外延生长层的表面。在生长外延生长层之前,可以在第一表面11上形成多个矩形的子表面111,相邻的两个子表面111之间设有隔离带12。
硅(110)衬底是各向异性的,当氮化物半导体层在该衬底上外延生长时,该衬底可以为氮化物半导体层提供特定的晶面取向,从而有效降低了形成的氮化物半导体层的缺陷密度,并减小形成的氮化物半导体层的拉伸应力,进而避免形成的氮化物半导体层的破裂。
硅(110)衬底的(0,0,1)和(-1,1,0)两个方向上的热膨胀系数不同,所以GaN在圆形硅(110)衬底上生长时,两个方向上的应力变化不同,翘曲也会有区别。在矩形硅衬底上外延生长GaN,两个方向上的热膨胀系数虽然是非对称的,但是翘曲程度是对称的。当矩形硅(110)衬底应用于手机等矩形形状的屏幕,可以得到对称的翘曲结构。
可以理解的是,所述多个矩形的子表面111的面积可以相同,也可以不同,本申请的实施例对于多个子表面111的数量以及面积是否相同不做具体限定。
在第一表面11形成多个矩形的子表面111之后,可以将衬底1放入外延生长设备内,以便在在每个矩形的子表面111上形成外延生长层。在这里,该外延生产层可以是氮化物半导体层2。例如,该氮化物半导体层2采用的材料可以包括AlN、GaN或AlGaN等。
在本申请的实施例中,通过将立方体硅(110)衬底1的一个表面设置成多个矩形的子表面111,且将氮化物半导体层2形成在该矩形的子表面111上,从而使得形成在矩形的子表面111上的氮化物半导体层2的翘曲可以对称,进而有效降低翘曲对半导体器件性能的影响,提高了半导体器件的良品率,提高晶片承载盘的面积使用率。
上面描述了根据本申请的实施例的半导体结构,下面结合图4描述根据本申请的实施例的半导体结构的制备方法。
图3是根据本申请一个实施例的半导体结构的制备方法的示意性流程图。图4是现有技术承载盘的示意性结构图。图5是根据本申请一个实施例的承载盘的示意性结构图。具体地,图5的承载盘中放置的衬底1可以对应的是图1的半导体结构。
如图3所示,该制备方法可以包括如下步骤。
步骤310,提供立方体硅(110)衬底1。
步骤320,在立方体硅(110)衬底1的一个表面上形成多个矩形的子表面111,其中相邻的两个所述子表面111之间设置有隔离带12。
具体地,为了便于描述,所述立方体硅(110)衬底1上设置有多个矩形的子表面111的表面可以称为第一表面11。对于衬底1来说,该第一表面11可以为用于生长外延生长层的表面。在生长外延生长层之前,可以在第一表面11形成多个矩形的子表面111,相邻的两个子表面111之间设有隔离带12。
在本申请的一个实施例中,如图1所示,所述硅(110)衬底1的形状为立方体。
本实施例中,所述立方体形状的衬底1包括了类似于立方体形状的衬底,具体的,在外延生长过程中,需要将衬底1固定于晶片承载盘上,
步骤330,在子表面111上形成氮化物半导体层2。
在第一表面11形成多个矩形的子表面111之后,可以将衬底1放入外延生长设备内,以便在在每个矩形的子表面111上形成外延生长层。在这里,该外延生产层可以是氮化物半导体层2。例如,该氮化物半导体层2采用的材料可以包括AlN、GaN或AlGaN等。
图4是现有技术中承载盘的示意性结构图,通常情况下,承载盘4中的凹槽41的形状通常为圆柱形,在凹槽41中放入圆形衬底1,将整个承载盘4放入外延生长设备中,在衬底1上生长其它外延层,控制环境条件形成所需的半导体结构,后续可以根据应用领域将半导体结构进行切割,得到所需的半导体结构大小。工艺比较复杂,圆柱形凹槽41中的衬底1使得承载盘4的面积使用率也不高。
因此,本申请采用立方体的硅(110)衬底1,凹槽41也适应性的设置成立方形,如图5所示。可以理解的是,可以直接根据应用领域所需的半导体结构的大小来直接设置立方体的硅(110)衬底1上每个矩形的子表面111的大小,例如手机等。避免后续对半导体结构的加工及损耗。此外立方形的凹槽41设置更能够提高承载盘4的面积使用率。可以理解的是,在圆柱形的凹槽之中放入立方体的硅(110)衬底1也能实现本案所需的半导体结构,因此本申请的实施例对于承载盘4上凹槽41的形状不做具体限制。
下面结合图4、图5,描述本申请一实施例相对于现有技术中承载盘4的面积使用率的变化。在图4、图5所示的实施例中,承载盘4的半径R为240mm。在图4中,圆形衬底3的半径r为3寸,100mm。在图5中,立方体衬底1底面的长度L为200mm,宽度W为100mm。为了便于描述,图4的现有技术中承载盘4的面积使用率可以用S1表示,图5的本申请中承载盘4的面积使用率可以用S2表示,且S1和S2可以通过下式计算得出:
S1=(3×π×r2)/(π×R2)≈52.1%,
S2=(6×L×W)/(π×R2)≈66.3%。
此外,矩形芯片可以直接适用于例如手机等矩形屏幕,利用率达到100%。而圆形芯片则需要进行切割方可适用于手机等矩形屏幕,利用率通常为95%左右。
因此,图5所示的承载盘4制备芯片,最终利用率可达66.3%,而图4所示的承载盘4制备芯片,最终利用率只为49.5%,可见本申请可大大提升承载盘的利用率。
在本申请的实施例中,隔离带12可以为凹槽,也可以为部分覆盖第一表面11的掩膜层,所述掩膜层包括二氧化硅、氮化硅等。本申请的实施例对于隔离带12的类型不做具体限定。例如,当隔离带12为凹槽时,如图2所示,隔离带12可以通过刻蚀工艺在第一表面11形成,从而使得氮化物半导体层2可以直接在矩形的子表面111上生长。当该隔离带12为部分覆盖该第一表面11的掩膜层时,如图3所示,在将设置有该掩膜层的硅(110)衬底1放入外延生长设备时,氮化物半导体层2可以不在该掩膜层上生长,也就是说,所述氮化物半导体层2只形成于多个矩形的子表面111上,而在掩膜层上无氮化物半导体层形成。
在本申请的实施例中,通过将立方体硅(110)衬底1的一个表面设置成多个矩形的子表面111,且将氮化物半导体层2形成在该矩形的子表面111上,从而使得形成在矩形的子表面111上的氮化物半导体层2的翘曲可以对称,进而有效降低翘曲对半导体器件性能的影响,提高了半导体器件的良品率,并且提高晶片承载盘的面积使用率。
以上仅为本申请的较佳实施例而已,并非用于限定本申请的保护范围。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (2)
1.一种半导体结构,其特征在于,包括:
立方体硅(110)衬底,所述立方体硅(110)衬底的一个表面包括多个矩形的子表面,相邻的两个所述子表面之间设置有隔离带;以及
形成在所述子表面上的氮化物半导体层。
2.根据权利要求1所述的半导体结构,其特征在于,所述氮化物半导体层采用的材料包括AlN、GaN或AlGaN。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921863358.1U CN210429825U (zh) | 2019-10-31 | 2019-10-31 | 一种半导体结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921863358.1U CN210429825U (zh) | 2019-10-31 | 2019-10-31 | 一种半导体结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210429825U true CN210429825U (zh) | 2020-04-28 |
Family
ID=70369168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201921863358.1U Active CN210429825U (zh) | 2019-10-31 | 2019-10-31 | 一种半导体结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210429825U (zh) |
-
2019
- 2019-10-31 CN CN201921863358.1U patent/CN210429825U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10879065B2 (en) | III-V compound semiconductors in isolation regions and method forming same | |
CN103515419B (zh) | 用于硅衬底上的iii‑v族氮化物层的梯度氮化铝镓和超晶格缓冲层 | |
JP2007243155A (ja) | GaN半導体装置および多結晶炭化ケイ素基板上のサファイア薄層上のGaNを用いる方法 | |
JPS58159322A (ja) | マスク上に単結晶層を形成する方法 | |
US7413967B2 (en) | Yield improvement in silicon-germanium epitaxial growth | |
KR20110018105A (ko) | 기판 구조체 및 그 제조 방법 | |
CN104018214A (zh) | 一种用于GaN半导体材料外延的矩形图形化Si衬底AlN模板及其制备方法 | |
JP4333466B2 (ja) | 半導体基板の製造方法及び自立基板の製造方法 | |
US12112985B2 (en) | Semiconductor substrate | |
JP2013542599A (ja) | 半導体ウェハを処理するための方法、半導体ウェハおよび半導体デバイス | |
JPH0799239A (ja) | 半導体装置及び半導体装置の製造方法 | |
CN210429825U (zh) | 一种半导体结构 | |
CN213905362U (zh) | 半导体结构和显示面板 | |
JP2016192544A (ja) | 半導体基板配列、および半導体基板配列の形成方法 | |
TWI771208B (zh) | 磷化銦基板、磷化銦基板之製造方法及半導體磊晶晶圓 | |
US12057312B2 (en) | Semiconductor structure manufacturing methods and semiconductor structures | |
WO2020215322A1 (zh) | 一种半导体结构及其制备方法 | |
KR100323710B1 (ko) | 질화갈륨 반도체 레이저 기판의 제조방법 | |
TW202226354A (zh) | 磷化銦基板、磷化銦基板之製造方法及半導體磊晶晶圓 | |
CN116745889A (zh) | 半导体器件及其制作方法、终端设备 | |
JP2001253800A (ja) | 薄型サファイヤ基板 | |
CN115117150B (zh) | 一种GaN HEMT功率器件及其制备方法 | |
CN111554563B (zh) | 外延结构制造方法和外延结构 | |
CN113314397A (zh) | 一种半导体衬底及半导体结构的制备方法 | |
KR20030006419A (ko) | 질화물 반도체 박막 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |