KR19980052497A

KR19980052497A - 플래쉬 메모리셀의 섹터 보호 회로

Info

Publication number: KR19980052497A
Application number: KR1019960071501A
Authority: KR
Inventors: 박재관
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1996-12-24
Filing date: 1996-12-24
Publication date: 1998-09-25
Also published as: US5892711A; JPH10199270A; KR100255161B1; TW357356B; JP3390646B2

Abstract

본 발명은 사용자가 정상적인 칩 소거(Chip Erase) 및 섹터 소거 동작을 수행할 때마다 해당 섹터에 대한 보호(protect)용 셀의 소거 동작을 수행함으로써, 이전에 사용자가 실행한 쓰기(Write) 동작에 따른 데이터 손실과 시간에 따른 데이터 손실을 보상해 줄 수 있는 플래쉬 메모리셀의 섹터 메모리셀의 섹터 보호 회로에 관한 것이다.

Description

플래쉬 메모리셀의 섹터 보호 회로

본 발명은 플래쉬 메모리셀의 섹터 보호(Sector protect) 회로에 관한 것으로, 특히 사용자가 정상적인 칩 소거(Chip Erase)나 섹터 소거 동작을 수행할 때마다 해당 섹터에 대해 섹터 보호용 셀(이미 소거되어 있는 섹터 보호용 셀)의 소거(지우기) 동작을 수행해 줌으로써, 이전에 사용자가 실행한 쓰기(Write) 동작에 따른 데이터 손실과 시간에 따른 데이터 손실을 보상해 줄 수 있는 플래쉬 메모리 셀의 섹터 보호 회로에 관한 것이다.

일반적으로 종래의 플래쉬 메모리셀의 섹터 보호 회로는 도 1에 도시된 바와 같이 구성된다. 플래쉬 메모리셀의 섹터 보호 기능은 사용자가 특정 블럭(섹터)을 쓰기/지우기(program/erase) 동작으로부터 보호하기 위한 것이다. 도 1의 보호용 셀(2)을 쓰거나 지움으로써 수행되어 진다. 예를 들어 사용자가 초기에 보호 기능을 수행한 후 추후에 같은 동작을 반복하지 않을 경우, 섹터 보호용 셀(2)은 한번 쓰기/지우기 된 데이터를 계속 유지하고 있어야 한다.

실제로 프로텍트 기능은 자주 사용되는 기능이 아니어서, 메모리셀이 데이터를 계속 유지하지 못할 경우 불량(Fail) 셀이 발생하게 되는 단점이 있다.

이러한 단점을 해결하기 위한 종래 기술은 사용자가 섹터 보호 기능을 수행 할 경우 메모리셀 내부적으로 섹터 보호용 셀을 어레이 셀(Array cell) 보다 많은 정도의 쓰기/지우기를 함으로써, 시간에 따른 데이터 손실이 발생하더라도 불량 셀이 발생되지 않도록 마진(Margin)을 얻게 된다.

시간에 따른 데이터 손실 이외에도 스트레스(stress)에 따른 데이터의 손실도 발생하게 된다. 이로 인해 사용자가 어레이셀에 쓰기/지우기 동작을 실행하면 도 1(a)의 섹터 보호용 셀(2)에 트랜지스터(P2 및 N1)를 통해 드레인 전압이 인가되고, 멀티플렉서(MUX)회로(1)를 통해 읽기(Read) 전압이 프로그램 게이트로 인가되어 섹터 보호용 셀(2)이 프로그램 된 셀 또는 소거된 셀 인지를 읽어내어 출력 단자(out)로 출력되는 출력 신호에 따라 해당 블럭(섹터)이 쓰기/지우기 되는 것을 막거나 허용하게 된다. 이때, 섹터 보호용 셀(2)은 읽기 스트레스(Read stress) 조건에 놓이게 된다.

특히, 섹터 보호용 셀(2) 소거된 셀인 경우 드레인 전압에 의한 스트레스에 더욱 취약한 단점이 있다. 따라서, 상술한 바와 같은 방법으로 언 프로텍트(Unprotect) 기능에 대한 마진을 확보하더라도 사용자가 쓰기/지우기 동작을 실행하는 빈도가 높을수록 스트레스에 의해 발생하는 데이터 손실에 따른 불량 셀의 발생 가능성이 높아지게 되는 단점이 있다.

따라서, 본 발명은 사용자가 정상적인 칩 소거나 섹터 소거 동작을 수행할 때마다 해당 섹터 보호용 셀의 지우기 동작을 수행함으로써, 이전에 사용자가 실행한 쓰기 동작에 따른 데이터 손실과 시간에 따른 데이터 손실을 보상해 줄 수 있는 플래쉬 메모리셀의 섹터 보호 회로를 제공하는 데 그 목적이 있다.

상술한 목적을 달성하기 위한 본 발명에 따른 플래쉬 메모리셀의 섹터 보호회로는 다수의 제어 신호를 입력으로 하는 멀티플렉스 회로와, 상기 멀티플렉스 회로의 출력 신호를 입력으로 하는 섹터 보호용 셀과, 전원 단자 및 출력 단자간에 접속되며 제1입력 신호를 입력으로 하는 제1트랜지스터와, 상기 출력 단자 및 상기 섹터 보호용 셀 간에 접속되며 제2입력 신호를 입력으로 하는 제2트랜지스터와, 상기 섹터 보호용 셀 및 접지 단자간에 직렬로 접속되며 제3입력 신호를 입력으로 하는 제3 및 제4트랜지스터와, 상기 출력 단자를 통해 출력되는 섹터 보호용 셀의 출력 신호의 입력에 따라 섹터 보호를 출력하도록 하는 D-플립플롭 래치 회로로 구성된 것을 특징으로 한다.

또한, 섹터 보호용 셀의 출력 신호의 입력에 따라 섹터 보호 신호를 출력하도록 하기 위해 섹터 보호용 셀의 출력단에 크로스 래치 회로가 접속되어 구성된 것을 특징으로 한다.

또한, 섹터 보호용 셀의 출력 신호의 입력에 따라 섹터 보호 신호를 출력하도록 하기 위해 섹터 보호용 셀의 출력단에 래치 회로가 접속되어 구성된 것을 특징으로 한다.

본 발명은 사용자가 정상적인 지우기 동작을 실행시키면 메모리셀은 내부적으로 지우기 준비 단계(예를 들어 네거티브 고전압을 만드는 단계)와 실행 단계(실제 어레이 셀이 지워지는 단계)와 같은 구분 동작을 연속적으로 수행하게 된다.

도 1은 종래의 플래쉬 메모리 셀의 섹터 보호 회로도.

도 2는 본 발명에 따른 플래쉬 메모리셀의 섹터 보호 회로도.

도 3(a) 및 3(b)는 본 발명에 따른 또 다른 플래쉬 메모리셀의 섹터 보호 회로도.

*도면의 주요 부분에 대한 부호의 설명*

11 : 멀티플렉스 회로12 : 섹터 보호용 셀

13 : D-플립플롭 래치 회로14 : 크로스 래치 회로

15 : 래치 회로

본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

도 2는 본 발명에 따른 플래쉬 메모리셀의 섹터 보호 회로도이다.

제1 및 제2 입력 신호(및 program + prepareER)를 입력으로 하는 제1 및 제2트랜지스터(P1 및 N1)는 지우기 준비 단계 동안 턴온되어 섹터 보호용 셀(12)의 상태에 따라 출력 단자(out)로 출력되는 출력 신호가 결정되게 된다. 상기 출력 단자(out)를 통해 출력되는 신호는 D-플립플롭 형태의 래치 회로(13)로 입력되게 된다. 상기 섹터 보호용 셀(12)의 상태에 따라 출력된 신호는 인버터(Inv3) 및 낸드게이트(ND1)를 통해 펄스 발생기(23)로 입력되게 된다. 상기 펄스 발생기(23)로 출력되는 신호가 플립플롭 회로(33)로 입력되어 섹터 보호 출력신호(protectout)를 발생시키게 된다.

즉, 상기 D-플립플롭 형태의 래치 회로(13)에서는 상기 출력 단자(out)를 통해 출력된 신호에 따라 섹터 보호 출력 신호(protectout)를 발생시키게 된다.

한편, 지우기 실행단계가 시작되면 상기 제1 및 제2입력 신호를 입력으로 하는 제1 및 제2 트랜지스터(P1 및 N1)는 턴오프 되고, 지우기 동작을 위한 프로텍트 출력 신호인 제3입력 신호(protect + Unprotect)()를 입력으로 하는 제3 내지 제4트랜지스터(P2, N2)가 턴온되어 섹터 보호용 셀(12)의 드레인 전압(Vdrain)이 접지 전압(Vss)으로 되게 된다.

또한, 다수의 제어 신호(protect, Unprotect, program+erase 및)를 입력으로 하는 멀티플렉스(MUX) 회로(11)를 통해 섹터 보호용 셀(12)의 프로그램 게이트에는 네거티브 고전압(VEE)이 인가되어 어레이 셀에 대해 지우기 동작이 실행되는 동안 섹터 보호용 셀(12)도 지우기 동작을 수행하게 된다. 상기 입력 신호(prepareER)는 지우기 준비 단계 동안 전원 전압(Vdd)을 유지하기 위해 공급되는 신호이고, 입력 신호(executeER)는 지우기 동작이 어레이 셀에 적용되는 동안 전원 전압(Vdd)을 유지하기 위해 공급되는 신호이다.

한편, 래치된 신호는 메모리셀이 읽기 모드로 돌아가는 시점에서 리셋(Reset)되게 된다. 상술한 바와 같이 동작하기 위한 각 제어 신호의 조건을 [표 1]에 나타내었다.

[표 1]

도 3(a) 및 3(b)는 본 발명에 따른 또 다른 플래쉬 메모리셀의 섹터 보호 회로도이다.

도 3(a)는 도 2에서 사용한 D-플립-플롭 형태의 플립-플롭 회로(13) 대신에 크로스 래치(Cross Latch) 회로(14)를 사용한 플래쉬 메모리셀의 섹터 보호 회로도이다. 각 제어 신호의 조건을 [표 2]에 나타내었다.

[표 2]

도 3(b)는 도 2에서 사용한 D-플립플롭 형태의 플립-플롭 회로(13) 대신에 래치 회로(Latch circuit)(15)를 사용한 플래쉬 메모리셀의 섹터 보호 회로도이다. (Program * protectout) 신호를 이용하여 사용자가 쓰기 동작을 수행하는 동안에 섹터 보호용 셀에 대해 쓰기 동작을 수행함으로써, 시간이 지남에 따른 데이터 손실을 보상해 주게 된다. 각 제어 신호의 조건을 [표 3]에 나타내었다.

[표 3]

도 3(a) 및 3(b)에서 그 이외의 동작 설명은 도 2의 동작과 동일하다.

상술한 바와 같이 본 발명에 의하면 사용자가 정상적인 칩 소거나 섹터 소거 동작을 수행할 때마다 해당 섹터 보호용 셀의 지우기 동작을 수행함으로써, 이전에 사용자가 실행한 쓰기 동작에 따른 데이터 손실과 시간에 따른 데이터 손실을 보상해 줄 수 있는 탁월한 효과가 있다.

Claims

다수의 제어 신호를 입력으로 하는 멀티플렉스 회로와,

상기 멀티플렉스 회로의 출력 신호를 입력으로 하는 섹터 보호용 셀과,

전원 단자 및 출력 단자간에 접속되며 제1 입력 신호를 입력으로 하는 제1 트랜지스터와,

상기 출력 단자 및 상기 섹터 보호용 셀 간에 접속되며 제2입력 신호를 입력으로 하는 제2트랜지스터와,

상기 섹터 보호용 셀 및 접지 단자간에 직렬로 접속되며 제3입력 신호를 입력으로 하는 제3 및 제4트랜지스터와,

상기 출력 단자를 통해 출력되는 섹터 보호용 셀의 출력 신호의 입력에 따라 섹터 보호 신호를 출력되도록 하는 D-플립플롭 래치 회로로 구성된 것을 특징으로 하는 플래쉬 메모리셀의 섹터 보호 회로.
제1항에 있어서,

상기 D-플립플롭 래치 회로는 인버터 및 낸드게이트를 통해 섹터 보호용 셀의 출력 신호를 입력으로 하는 펄스 발생기와,

상기 펄스 발생기의 출력 신호의 입력에 따라 섹터 보호 신호를 출력하도록 하는 D-플립플롭 회로로 구성된 것을 특징으로하는 플래쉬 메모리셀의 섹터 보호 회로.
다수의 제어 신호를 입력으로 하는 멀티플렉스 회로와,

상기 멀티플렉스 회로의 출력 신호를 입력으로 하는 섹터 보호용 셀과,

전원 단자 및 출력 단자간에 접속되며 제1입력 신호를 입력으로 하는 제1 트랜지스터와,

상기 출력 단자 및 상기 섹터 보호용 셀 간에 접속되며 제2입력 신호를 입력으로 하는 제2트랜지스터와,

상기 섹터 보호용 셀 및 접지 단가간에 직렬로 접속되며 제3입력 신호를 입력으로 하는 제3 및 제4 트랜지스터와,

상기 출력 단자를 통해 출력되는 섹터 보호용 셀의 출력 신호의 입력에 따라 섹터 보호 신호를 출력하도록 하는 크로스 래치 회로로 구성된 것을 특징으로 하는 플래쉬 메모리셀의 섹터 보호 회로.
다수의 제어 신호를 입력으로 하는 멀티플렉스 회로와,

상기 멀티플렉스 회로의 출력 신호를 입력으로 하는 섹터 보호용 셀과,

전원 단자 및 출력 단자간에 접속되며 제1입력 신호를 입력으로 하는 제1 트랜지스터와,

상기 출력 단자 및 상기 섹터 보호용 셀 간에 접속되며 제2입력 신호를 입력으로 하는 제2트랜지스터와,

상기 섹터 보호용 셀 및 접지 단자간에 직렬로 접속되며 제3입력 신호를 입력으로 하는 제3 및 제4 트랜지스터와,

상기 출력 단자를 통해 출력되는 섹터 보호용 셀의 출력 신호의 입력에 따라 섹터 보호 신호를 출력하도록 하는 래치 회로로 구성된 것을 특징으로 하는 플래쉬 메모리셀의 섹터 보호 회로.