KR19980045326A - 반도체 패키지 및 그의 제조방법 - Google Patents
반도체 패키지 및 그의 제조방법 Download PDFInfo
- Publication number
- KR19980045326A KR19980045326A KR1019960063508A KR19960063508A KR19980045326A KR 19980045326 A KR19980045326 A KR 19980045326A KR 1019960063508 A KR1019960063508 A KR 1019960063508A KR 19960063508 A KR19960063508 A KR 19960063508A KR 19980045326 A KR19980045326 A KR 19980045326A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor package
- substrate
- semiconductor
- base
- chip
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
본 발명은 계단식 구조의 반도체 패키지를 개시한다. 본 발명에 따르는 반도체 패키지는 내부쪽의 폭이 좁아지면서 하강하는 베이스를 가진 계단식 구조로서, 상기 베이스의 제일 하부 계단면에는 반도체 칩이 탑재되고, 그 상부 계단 면에는 배선이 인쇄된 기판이 탑재되어 칩의 패드와 와이어에 의하여 연결되며, 제일 상부면에는 밀봉 뚜껑이 구비된다.
Description
본 발명은 반도체 패키지에 관한 것으로서, 특히 세라믹 반도체 패키지 구조에 관한 것이다.
일반적으로 반도체 소자의 칩 제조공정에서 설계된 단위셀을 배열하고 연결하기 위한 반도체 기판의 예정된 부분에 불순물의 선택적 도입공정, 절연층과 도전층을 적층하는 적층공정 및 패턴 마스크 공정등이 차례로 실행되어 각각의 칩에 집적회로가 형성된다.
이와 같이 형성된 집적회로 칩은 조립공정으로 보내져서 칩절단, 칩부착, 와이어 본딩, 몰드, 포밍, 트림공정 등의 순서로 진행하여 패키지화 된다.
도 1은 종래의 기술에 따른 반도체 패키지의 사시도이다.
도 1을 참조하면, 종래의 반도체 패키지는 본딩 패드(1a)가 칩(1)의 중간에 위치하고, 리드프레임(2)과 와이어(3)에 의하여 전기적으로 연결된다.
그러나, 상기와 같은 반도체 패키지 구조에서 집적도의 증가에 따라 칩 사이즈가 커지게 되면, 와이어의 본딩거리가 길어져서 와이어의 처짐 현상이 발생되므로, 조립이 불가능해지는 문제가 발생하게 된다.
따라서, 본 발명은 패키지의 구조를 3층으로 다층화하여 주므로써, 칩사이즈에 관계없이 와이어 본딩을 가능하게 하는 반도체 패키지를 제공하는데 그 목적이 있다.
도 1은 종래의 기술에 따른 반도체 패키지의 사시도.
도 2는 본 발명의 실시예에 따른 반도체 패키지의 분해 사시도.
도 3은 도 2의 반도체 패키지에서 세라믹 베이스의 단면도.
도 4는 본 발명의 실시예에 따른 반도체 패키지의 정단면도.
*도면의 주요 부분에 대한 부호의 설명*
11:밀봉 뚜껑 12:기판
13:베이스 14:반도체 칩
15:와이어 16:리드 프레임
본 발명에 따르면, 반도체 패키지는 내부쪽의 폭이 좁아지면서 하강하는 계단식 구조로서, 제일 하부 계단면에는 반도체 칩이 탑재되고, 그 상부 계단면에는 배선이 인쇄된 기판이 탑재되어 칩의 패드와 와이어에 의하여 연결되며, 제일 상부면에는 밀봉 뚜껑이 구비되는 것을 특징으로 하낟.
[실시예]
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 2는 본 발명의 실시예에 반도체 패키지의 분해사시도이고, 도 3은 도 2의 베이스를 절단한 사시도이다.
도 2와 도 3을 참조하면, 본 발명의 반도체 패키지에서 베이스(13)는 세라믹으로 이루어지고, 내부로 향할수록 그 폭이 좁아지면서 하강하는 구조이며, 제일 하부면에는 반도체 칩이 올려지고, 중간계단면에는 아웃 리드와 전기적으로 연결된 배선이 인쇄되어 있으며, 세라믹으로 이루어지고, 그 위에 배선이 인쇄된 기판(12)이 그 위에 올려지므로써, 중간 계단면의 배선은 기판의 배선과 전기적으로 연결된다. 그리고, 제일 상부면에는 반도체 칩의 와이어 본딩이 완료된 상태에서 상부를 밀봉하는 밀봉 뚜껑(Sealing lid:11)이 올려진다.
상기 기판(12)은 세라믹 외에도 FR4의 재질로 만들어 질 수 있으며, 리드 프레임과의 전기적 연결을 위하여 배선이 양각 또는 음각 방식으로 형성되어 있다. 이때, 형성되는 배선은 구리(Cu)위에 금(Au) 또는 은(Ag)이 도금된 구조이다. 또한, 상기 구조의 반도체 패키지에서 기판(12) 부착면과 반도체 칩 부착면 사이의 높이는 반도체 칩(14)의 두께를 고려하여 500mm이상이 되도록 하여야 한다. 그 높이가 너무 낮으면, 칩(14)의 상부면과 기판이 서로 닿게 되고, 너무 높게하면, 패키지 자체의 높이가 너무 높아져서 외관상 좋지 않게 된다.
도 2와 같은 베이스(13)가 준비된 상태에서, 반도체 칩(14)은 베이스(13)의 제일 바닥면에 부착되고, 중간면에는 기판(12)이 올려져서 정렬된 상태로 부착된다. 상기 세라믹 패키지의 베이스(13)와 기판(11)은 기계적 또는 화학적(열융접)방식에 의해 부착된다.
그런다음, 도 4와 같이, 반도체 기판(14)의 패드와 세라믹 기판(12)의 배선을 와이어(15)에 의하여 전기적으로 연결한다. 이때, 세라믹 기판(12)은 중앙이 비어있는 구조이어야 한다. 즉, 기판(12)의 배선에 연결된 와이어(15)가 비어있는 그 구멍을 통하여 반도체 기판(14)의 패드와 와이어 본딩된다. 와이어 본딩 작업이 완료되면, 밀봉 뚜껑(11)으로 베이스(13)의 상부를 덮어서 외부 이물질의 칩입을 방지한다.
이상에서 설명한 바와 같이, 본 발명의 반도체 패키지는 계단식으로 그 폭이 줄어들면서 하강하는 구조를 가지도록 하므로써, 1기가급 이상의 반도체 패키지에서 칩사이즈가 커지고, 본딩 패드가 중앙에 위치하더라도 조립상의 난점을 해결할 수 있다.
여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
Claims (9)
- 내부쪽의 폭이 좁아지면서 하강하는 베이스를 가진 계단식 구조로서, 상기 베이스의 제일 하부 계단면에는 반도체 칩이 탑재되고, 그 상부 계단면에는 배선이 인쇄된 기판이 탑재되어 칩의 패드와 와이어에 의하여 연결되며, 제일 상부면에는 밀봉 뚜껑이 구비되는 것을 특징으로 하는 반도체 패키지.
- 제1항에 있어서, 상기 베이스는 세라믹인 것을 특징으로 하는 반도체 패키지.
- 제1항에 있어서, 상기 기판은 세라믹인 것을 특징으로 하는 반도체 패키지.
- 제1항에 있어서, 상기 기판에 인쇄된 배선은 양각 또는 음각되어 있는 것을 특징으로 하는 반도체 패키지.
- 제4항에 있어서, 상기 배선은 구리(Cu)위에 금(Au) 또는 은(Ag)이 도금된 구조인 것을 특징으로 하는 반도체 패키지.
- 제1항에 있어서, 상기 계단식 구조는 3층 구조인 것을 특징으로 하는 반도체 패키지.
- 제1항에 있어서, 상기 기판은 중앙부가 빈 구조인 것을 특징으로 하는 반도체 패키지.
- 제1항에 있어서, 상기 기판 부착면과 상기 반도체 기판 부착면 사이의 간격은 500mm이상인 것을 특징으로 하는 반도체 패키지.
- 내부쪽의 폭이 좁아지면서 하강하는 계단식 구조의 베이스의 제일 하부면에 반도체 기판을 부착하는 단계; 기판을 반도체 칩이 부착된 하부면의 상부 계단면상에 부착하는 단계; 기판의 본딩 패드와 반도체 칩의 본딩 패드를 와이어 본딩하는 단계; 상기 베이스의 제일 상부 개구면을 밀봉 뚜껑으로 밀봉하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960063508A KR100244708B1 (ko) | 1996-12-10 | 1996-12-10 | 반도체 패키지 |
JP34859397A JP2873685B2 (ja) | 1996-12-10 | 1997-12-03 | 半導体パッケージ |
US08/986,896 US6051784A (en) | 1996-12-10 | 1997-12-08 | Semiconductor package |
CN97125471A CN1117394C (zh) | 1996-12-10 | 1997-12-09 | 半导体插件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960063508A KR100244708B1 (ko) | 1996-12-10 | 1996-12-10 | 반도체 패키지 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980045326A true KR19980045326A (ko) | 1998-09-15 |
KR100244708B1 KR100244708B1 (ko) | 2000-02-15 |
Family
ID=19486784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960063508A KR100244708B1 (ko) | 1996-12-10 | 1996-12-10 | 반도체 패키지 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6051784A (ko) |
JP (1) | JP2873685B2 (ko) |
KR (1) | KR100244708B1 (ko) |
CN (1) | CN1117394C (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6594153B1 (en) * | 2000-06-27 | 2003-07-15 | Intel Corporation | Circuit package for electronic systems |
JP2005093494A (ja) * | 2003-09-12 | 2005-04-07 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
FR2913529B1 (fr) * | 2007-03-09 | 2009-04-24 | E2V Semiconductors Soc Par Act | Boitier de circuit integre,notamment pour capteur d'image, et procede de positionnement |
TWM440524U (en) * | 2012-02-21 | 2012-11-01 | Domintech Co Ltd | Semiconductor package with a base |
US10028411B2 (en) * | 2016-07-26 | 2018-07-17 | Continental Automotive Systems, Inc. | Electronic controller with laser weld sealed housing |
CN109599388A (zh) * | 2018-10-26 | 2019-04-09 | 陈彭 | 一种用于封装天线的封装结构 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4814943A (en) * | 1986-06-04 | 1989-03-21 | Oki Electric Industry Co., Ltd. | Printed circuit devices using thermoplastic resin cover plate |
US4833102A (en) * | 1987-03-17 | 1989-05-23 | National Semiconductor Corporation | Process of making a ceramic lid for use in a hermetic seal package |
JPH04239157A (ja) * | 1991-01-11 | 1992-08-27 | Nec Corp | 半導体装置 |
US5317196A (en) * | 1992-08-28 | 1994-05-31 | At&T Bell Laboratories | Encapsulant method and apparatus |
JP2671827B2 (ja) * | 1994-10-28 | 1997-11-05 | 日本電気株式会社 | 気密封止型半導体装置 |
US5689089A (en) * | 1996-09-20 | 1997-11-18 | Motorola, Inc. | Electronic control module having fluid-tight seals of a polymer material which expands when wet |
-
1996
- 1996-12-10 KR KR1019960063508A patent/KR100244708B1/ko not_active IP Right Cessation
-
1997
- 1997-12-03 JP JP34859397A patent/JP2873685B2/ja not_active Expired - Fee Related
- 1997-12-08 US US08/986,896 patent/US6051784A/en not_active Expired - Lifetime
- 1997-12-09 CN CN97125471A patent/CN1117394C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6051784A (en) | 2000-04-18 |
JP2873685B2 (ja) | 1999-03-24 |
JPH10294405A (ja) | 1998-11-04 |
KR100244708B1 (ko) | 2000-02-15 |
CN1117394C (zh) | 2003-08-06 |
CN1188983A (zh) | 1998-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3784976B2 (ja) | 半導体装置 | |
EP1662565B1 (en) | Semiconductor package | |
KR100336080B1 (ko) | 반도체 장치 및 그 제조방법 | |
US5006673A (en) | Fabrication of pad array carriers from a universal interconnect structure | |
US4903114A (en) | Resin-molded semiconductor | |
KR100253870B1 (ko) | 반도체장치와 그 제조방법 및 기판프레임(semiconductor device, method of manufacturing the same, and semiconductor circuit board) | |
US20110079887A1 (en) | Lead frame and method of manufacturing the same | |
KR20000039786A (ko) | 볼 그리드 어레이 패키지 | |
WO2006109566A1 (ja) | 半導体装置 | |
NZ199549A (en) | Integrated circuit chip carrier | |
US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
EP0598497B1 (en) | Multi-layer lead frame for a semiconductor device | |
JP2001168393A (ja) | チップ型半導体発光装置 | |
JP3660663B2 (ja) | チップパッケージの製造方法 | |
KR19980045326A (ko) | 반도체 패키지 및 그의 제조방법 | |
JP2001196641A (ja) | 表面実装型の半導体装置 | |
KR100431307B1 (ko) | 캐패시터 내장형 칩 사이즈 패키지 및 그의 제조방법 | |
US6576995B2 (en) | Housing for semiconductor chips | |
JPS62154769A (ja) | 半導体装置 | |
JPH06112395A (ja) | 混成集積回路装置 | |
KR100243023B1 (ko) | 반도체 패키지와 그 제조방법 및 그 적층방법 | |
JPS58105546A (ja) | 半導体パツケ−ジング方法 | |
JP2002016330A (ja) | 部品実装用基板およびその製造方法 | |
KR100215119B1 (ko) | 알루미늄 박판을 이용한 csp 패키지 제조방법 | |
KR100234730B1 (ko) | 반도체 패키지 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |