JP2873685B2 - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JP2873685B2
JP2873685B2 JP34859397A JP34859397A JP2873685B2 JP 2873685 B2 JP2873685 B2 JP 2873685B2 JP 34859397 A JP34859397 A JP 34859397A JP 34859397 A JP34859397 A JP 34859397A JP 2873685 B2 JP2873685 B2 JP 2873685B2
Authority
JP
Japan
Prior art keywords
wiring
semiconductor package
connecting member
semiconductor
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34859397A
Other languages
English (en)
Other versions
JPH10294405A (ja
Inventor
錫 俊 尹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH10294405A publication Critical patent/JPH10294405A/ja
Application granted granted Critical
Publication of JP2873685B2 publication Critical patent/JP2873685B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体パッケージに
関し、特にワイヤボンディング構造を有する半導体パッ
ケージの技術に関する。
【０００２】
【従来の技術】電子産業において、いわゆる集積回路は
プラスチックやセラミックからなるパッケージに収納さ
れる。この場合、セラミック集積回路パッケージはパッ
ケージ内に密封された集積回路を外部回路に連結するた
めのコンタクトピンを備えて、セラミック蓋で密封され
る。このようなセラミック集積回路パッケージを製造す
るには電導性金属パターンとコンタクトピン等をセラミ
ックパッケージに適切に付着するために多くの工程段階
が必要である。これらの金属パターンやコンタクトピン
等は、外部回路とセラミックパッケージ内に収納された
集積回路との間に電気的な経路を提供するためのもので
ある。
【０００３】ところで、タングステンのような金属は、
金属ワイヤボンディング領域，チップ付着領域及び外部
ボンディングパッド等をセラミック上に形成するために
使われ、セラミック物質に直接付着する物質として知ら
れている。耐蝕性を強めるために、前記ワイヤボンディ
ング領域，チップ付着領域及び外部ボンディング領域を
金(Au)のような不活性金属でコーティングしたり鍍金す
るのが望ましい。しかし、金(Au)は、タングステンに付
着しにくい性質を有する。そこで、タングステンボンデ
ィング領域をニッケル等の中間金属物質でコーティング
し、その上に金(Au)を被覆する方法が一般的に使用され
ている。
【０００４】図４は従来の技術による半導体パッケージ
の外観斜視図である。図４を参照して、従来のセラミッ
クパッケージは、図示しない外部回路に接続するための
ボンディングパッド１ａ，多数のワイヤ２，インナリー
ド３，及びアウトリード４から構成される信号伝達経路
を有する。セラミック基板に形成されたワイヤボンディ
ング領域と前記のセラミック基板に安置された半導体チ
ップのボンディングパッド１ａをワイヤにより、それぞ
れボンディンクすることによって外部回路との信号伝達
経路を形成する。
【０００５】ところが、従来の半導体パッケージで、イ
ンナリード３が形成された面はボンディングパッド１ａ
の形成面とほとんど同一レベル(Level) の平面上に位置
し、また、前記ワイヤボンディングにおけるワイヤ２
は、ボンディングされる際に、半球形状を形成する。さ
らに、集積度の増加により半導体チップのサイズが大き
くなればワイヤのボンディング距離が長くなるが、これ
により、ボンディングの際にワイヤが垂れる現像を誘発
し、この垂れたワイヤが相互に接触することによって信
号伝達経路の混乱を惹起する問題が発生する。
【０００６】
【発明が解決しようとする課題】本発明はこのような問
題点に鑑みて創案されたものであり、その目的とすると
ころは、チップのサイズに関係なく、ワイヤボンディン
グにおけるワイヤ間の接触により発生する信号伝達経路
の混乱を防止することができる半導体パッケージを提供
することにある。
【０００７】
【課題を解決するための手段】前記課題を解決するため
に本発明においては、多数のボンデイングパッドを有す
る半導体チップと、中央部に開口領域を有し、当該開口
領域は下部に下がるに従ってその面積が狭くなる階段式
の構造であって、前記半導体チップが載置される前記開
口領域の底面，信号伝達のための多数の第1 配線が形成
された階段面，及びこの階段面に形成された前記第１配
線と電気的に連結され外部回路との連結のためにその外
側に突出した外部リードを有するパッケージ基板と、前
記パッケージ基板の前記階段面上に載置され、前記階段
面の第1 配線とそれぞれ電気的に連結される多数の第２
配線をその周囲に有し、その中央に貫通ホールを有する
連結部材及びこの連結部材の第２配線と前記半導体チッ
プのボンディングパッドとを前記連結部材の中央部を通
じて電気的に連結する多数のワイヤとを有する構成とす
る。
【０００８】また、前記セラミック基板の開口領域を覆
って密封する蓋を有し、前記連結部材はセラミックであ
り、前記パッケージ基板の第１配線は陽刻または陰刻に
より形成され、前記連結部材の第２配線は陽刻または陰
刻により形成され、前記第２配線は下部層と上部層との
復層構造で構成され、前記下層部は銅(Cu)からなり、前
記上層部は金(Au)または銀(Ag)からなり、前記連結部材
の載置面と前記半導体チップの載置面との間の間隔は５
００mm以上である構成とするものである。
【０００９】
【発明の実施の形態】以下、図面を参照して本発明の好
ましい一実施の形態を説明する。図１は本発明に係る半
導体パッケージを分解して示した外観斜視図であり、図
２は、図１のセラミック基板を切断して示した外観斜視
図である。また、図３は本発明の一実施の形態による半
導体パッケージの断面図である。
【００１０】図１と図２を参照して、上部にボンディン
グパッド２０ａを有する半導体チップ２０が準備され
る。セラミック基板１２は、その中央部に階段形状の開
口部が形成されており、この開口部は下部に行くに従っ
てその幅が狭くなる形状を有している。前記半導体チッ
プ２０は、セラミック基板１２の最下部面（以下、チッ
プ付着領域１２ａと称する）に載置，付着される。この
チップ付着領域１２ａの上方の階段面１２ｂには、その
表面に陰刻または陽刻〔relief(emboss) or intaglio m
anner 〕により配線１２ｃが形成されており、この配線
１２ｃは、半導体基板１２の外部に突出しているアウト
リード１２ｄと電気的に連結されている。前記階段面１
２ｂ上に載置，付着される連結部材１４は、前記階段面
１２ｂの配線１２ｃとそれぞれ電気的に連結するための
配線１４ａをその周りに有してその中央部に貫通ホール
(Hole)が形成されている。この連結部材１４が、前記階
段面１２ｂに固定され、当該連結部材１４の配線１４ａ
と前記半導体チップ２０のボンデイングパッド２０ａと
は１対１に対応するように多数のワイヤにより電気的に
連結される。
【００１１】前記半導体チップ２０上のボンデイングパ
ッド２０ａと連結部材１４の配線１４ａとは、ワイヤボ
ンデイング工程によりワイヤ１８で連結される。また、
セラミック基板１２の開口部は蓋１６で密封される。こ
の密封用の蓋(Sealing lid)はボンデイングされた状態
を外部で確認できるように透明な物質から形成するのが
望ましい。他の実施の形態として、セラミック基板１２
の開口部を密封材で埋め込むようにしてもよい。
【００１２】前記連結部材１４は、前記セラミックの外
にもＦＲ４の材質で形成することもできる。また、前記
連結部材１４の配線１４ａは、階段面１２ｂに形成され
た配線１２ｃとの電気的連結のために陽刻または陰刻方
式により形成されている。この形成される配線１４ａ
は、銅(Cu)部材のみから形成することもできるが、銅の
上に金(Au)または銀(Ag)が鍍金された復層構造に形成す
ることが望ましい。また、前記構造の半導体パッケージ
で、連結部材１４が付着する階段面１２ｂと半導体チッ
プ２０のチップ付着領域１２ａ面との間の間隔は、半導
体チップ２０の厚さを考慮して、半導体チップ２０の上
部面と連結部材１４の底面とが接近しすぎない程度に５
００mm以上にするのが好ましい。その間隔があまり小さ
ければ半導体チップ２０の上部面と連結部材１４の底面
とが接近しすぎ、その間隔があまり大きければパッケー
ジそのものの高さが高くなって外観がよくない。
【００１３】図１のような連結部材１４が準備された状
態で、半導体チップ２０はチップ付着領域１２ａに付着
され、階段面１２ｂには連結部材１４が載置されて整列
した状態で固定される。前記連結部材１４を前記階段面
１２ｂに固定するために、前記セラミックパッケージの
連結部材１４とセラミック基板１２は機械的または化学
的（熱融接；thermal fusion welding) 方式により付着
される。
【００１４】その後、図３に示すように半導体チップ２
０のボンディングパッド２０ａと連結部材１４の配線１
４ａとはワイヤ１８により電気的に連結される。すなわ
ち、ワイヤ１８は、連結部材１４の配線１４ａにその一
側端子が連結され、他側端子は、前記連結部材１４の貫
通ホールを通じて半導体チップ２０のボンディングパッ
ド２０ａとボンディングされる。このようなワイヤボン
ディング作業の完了後に、蓋１６でセラミック基板１２
の開口部を被覆，密閉する。これにより外部からの異物
の侵入を防ぐことができる。
【００１５】なお、本発明は前記実施の形態に限定され
ず、その技術思想の範囲において当業者による修正と変
形が可能であることは当然である。
【００１６】
【発明の効果】以上説明のように本発明に係る半導体パ
ッケージは、中央に開口部を有し、当該開口部は階段式
に下降する構造により、容量１ギガ級以上の半導体パッ
ケージのように、集積度の増加によってチップサイズが
大きくなり、これによりボンディグ距離が長くなったよ
うな場合であっても、ボンディングのワイヤの垂れによ
る当該ワイヤ相互の接触という現象も生じることがなく
なる。したがって、従来のように、ワイヤ相互の接触に
よる信号経路の混乱の発生という問題を解決することが
できる半導体パッケージを実現することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体パッケージの分解斜視図で
ある。
【図２】図１に示す半導体パッケージでセラミックパッ
ケージ基板を切断して示した外観斜視図である。
【図３】本発明に係る半導体パッケージの断面図であ
る。
【図４】従来における半導体パッケージの外観斜視図で
ある。
【符号の説明】
１２ セラミック基板 １２ａ チップ付着領域 １２ｂ 階段面 １２ｃ 配線 １２ｄ アウトリード １４ 連結部材 １４ａ 配線 １６ 蓋 １８ ワイヤ ２０ 半導体チップ ２０ａ ボンディングパッド

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 多数のボンデイングパッドを有する半導
    体チップと、 中央部に開口領域を有し、当該開口領域は下部に下がる
    に従ってその面積が狭くなる階段式の構造であって、前
    記半導体チップが載置される前記開口領域の底面，信号
    伝達のための多数の第1 配線が形成された階段面，及び
    この階段面に形成された前記第１配線と電気的に連結さ
    れ外部回路との連結のためにその外側に突出した外部リ
    ードを有するパッケージ基板と、 前記パッケージ基板の前記階段面上に載置され、前記階
    段面の第1 配線とそれぞれ電気的に連結される多数の第
    ２配線をその周囲に有し、その中央に貫通ホールを有す
    る連結部材、及びこの連結部材の第２配線と前記半導体
    チップのボンディングパッドとを前記連結部材の中央部
    を通じて電気的に連結する多数のワイヤとを有すること
    を特徴とする半導体パッケージ。
  2. 【請求項２】 前記セラミック基板の開口領域を覆って
    密封する蓋を有することを特徴とする請求項１記載の半
    導体パッケージ。
  3. 【請求項３】 前記連結部材はセラミックであることを
    特徴とする請求項１または請求項２記載の半導体パッケ
    ージ。
  4. 【請求項４】 前記パッケージ基板の第１配線は、陽刻
    または陰刻により形成されていることを特徴とする請求
    項１記載の半導体パッケージ。
  5. 【請求項５】 前記連結部材の第２配線は陽刻または陰
    刻により形成されていることを特徴とする請求項１記載
    の半導体パッケージ。
  6. 【請求項６】 前記第２配線は、下部層と上部層との復
    層構造で構成されており、前記下層部は銅(Cu)からな
    り、前記上層部は金(Au)または銀(Ag)からなることを特
    徴とする請求項５記載の半導体パッケージ。
  7. 【請求項７】 前記連結部材の載置面と前記半導体チッ
    プの載置面との間の間隔は５００mm以上であることを特
    徴とする請求項１記載の半導体パッケージ。
JP34859397A 1996-12-10 1997-12-03 半導体パッケージ Expired - Fee Related JP2873685B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1996P63508 1996-12-10
KR1019960063508A KR100244708B1 (ko) 1996-12-10 1996-12-10 반도체 패키지

Publications (2)

Publication Number Publication Date
JPH10294405A JPH10294405A (ja) 1998-11-04
JP2873685B2 true JP2873685B2 (ja) 1999-03-24

Family

ID=19486784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34859397A Expired - Fee Related JP2873685B2 (ja) 1996-12-10 1997-12-03 半導体パッケージ

Country Status (4)

Country Link
US (1) US6051784A (ja)
JP (1) JP2873685B2 (ja)
KR (1) KR100244708B1 (ja)
CN (1) CN1117394C (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6594153B1 (en) 2000-06-27 2003-07-15 Intel Corporation Circuit package for electronic systems
JP2005093494A (ja) * 2003-09-12 2005-04-07 Sanyo Electric Co Ltd 半導体装置およびその製造方法
FR2913529B1 (fr) * 2007-03-09 2009-04-24 E2V Semiconductors Soc Par Act Boitier de circuit integre,notamment pour capteur d'image, et procede de positionnement
TWM440524U (en) * 2012-02-21 2012-11-01 Domintech Co Ltd Semiconductor package with a base
US10028411B2 (en) * 2016-07-26 2018-07-17 Continental Automotive Systems, Inc. Electronic controller with laser weld sealed housing
CN109599388A (zh) * 2018-10-26 2019-04-09 陈彭 一种用于封装天线的封装结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814943A (en) * 1986-06-04 1989-03-21 Oki Electric Industry Co., Ltd. Printed circuit devices using thermoplastic resin cover plate
US4833102A (en) * 1987-03-17 1989-05-23 National Semiconductor Corporation Process of making a ceramic lid for use in a hermetic seal package
JPH04239157A (ja) * 1991-01-11 1992-08-27 Nec Corp 半導体装置
US5317196A (en) * 1992-08-28 1994-05-31 At&T Bell Laboratories Encapsulant method and apparatus
JP2671827B2 (ja) * 1994-10-28 1997-11-05 日本電気株式会社 気密封止型半導体装置
US5689089A (en) * 1996-09-20 1997-11-18 Motorola, Inc. Electronic control module having fluid-tight seals of a polymer material which expands when wet

Also Published As

Publication number Publication date
CN1117394C (zh) 2003-08-06
CN1188983A (zh) 1998-07-29
JPH10294405A (ja) 1998-11-04
KR100244708B1 (ko) 2000-02-15
US6051784A (en) 2000-04-18
KR19980045326A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
KR100445072B1 (ko) 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
KR100500919B1 (ko) 수지봉입형 반도체장치 및 그 제조방법
JP3691993B2 (ja) 半導体装置及びその製造方法並びにキャリア基板及びその製造方法
US6162664A (en) Method for fabricating a surface mounting type semiconductor chip package
US5508556A (en) Leaded semiconductor device having accessible power supply pad terminals
US6228683B1 (en) High density leaded ball-grid array package
US6215175B1 (en) Semiconductor package having metal foil die mounting plate
JP3461720B2 (ja) 樹脂封止型半導体装置
US5933709A (en) Semiconductor package and method for fabricating same
WO2006014418A2 (en) Encapsulated semiconductor device with reliable down bonds
KR20010012494A (ko) 집적회로 패키지 및 집적회로 패키지의 땜납 상호접속 볼조인트
JP2003017518A (ja) 混成集積回路装置の製造方法
JP2005317998A (ja) 半導体装置
US6271057B1 (en) Method of making semiconductor chip package
JP4362163B2 (ja) 半導体装置の製造方法
JP2873685B2 (ja) 半導体パッケージ
US6543676B2 (en) Pin attachment by a surface mounting method for fabricating organic pin grid array packages
US6650005B2 (en) Micro BGA package
KR100253376B1 (ko) 칩 사이즈 반도체 패키지 및 그의 제조 방법
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH1032300A (ja) リードフレーム，半導体装置及び半導体装置の製造方法
KR100533761B1 (ko) 반도체패키지
JP2702455B2 (ja) ピングリッドアレイ型半導体装置
KR100362501B1 (ko) 반도체장치
KR100337461B1 (ko) 반도체패키지 및 그 제조 방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080114

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120114

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120114

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130114

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees