KR19980043449A - 자기정렬 t-형 게이트의 형성방법 - Google Patents
자기정렬 t-형 게이트의 형성방법 Download PDFInfo
- Publication number
- KR19980043449A KR19980043449A KR1019960061307A KR19960061307A KR19980043449A KR 19980043449 A KR19980043449 A KR 19980043449A KR 1019960061307 A KR1019960061307 A KR 1019960061307A KR 19960061307 A KR19960061307 A KR 19960061307A KR 19980043449 A KR19980043449 A KR 19980043449A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- gate
- type gate
- layer
- thin film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 37
- 239000010409 thin film Substances 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 238000001459 lithography Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 238000001039 wet etching Methods 0.000 claims description 5
- 150000002739 metals Chemical class 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 4
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910008807 WSiN Inorganic materials 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 claims description 2
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 7
- 239000010408 film Substances 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
본 발명은 고주파 특성이 우수한 증폭기용 GaAs MESFET 소자의 제조를 위한 자기정렬용 T-형 게이트를 형성하는 방법에 관한 것으로, 반도체 기판(3)상에 채널층(2)과 오믹층(1)을 형성하는 단계와, 형상반전 리소그래피 방법에 의해 음의 측면 기울기를 지닌 자기정렬용 포토 레지스트 패턴(4)을 상기한 채널층(2) 상에 형성하는 단계와, 상기한 반도체 기판(3)의 전체면에 걸쳐 희생금속 박막층(5)을 증착하고 레지스트를 제거하여 게이트 길이 영역을 설정하는 단계와, 형상반전 리소그래피 방법에 의해 상기한 희생금속 박막층(5) 위에 형상반전 레지스트 패턴(6)을 형성하고 게이트 금속층(7)을 증착한 후, 리프트 오프 공정에 의해 T-형 게이트 형상을 형상하는 단계와, 상기한 희생 금속 박막층(5)을 식각 제거하여 T-형 게이트(8)를 형성하는 단계를 포함한다. 본 발명에 따른 T-형 게이트 형성방법에 따르면, T-형 게이트의 제작을 위하여 마스크 1장 만을 추가로 사용하기 때문에 공정이 간편할 뿐 아니라, 일반 스탭퍼의 패턴 분해능의 한계치인 0.5㎛ 보다 작은 0.3~0.4㎛의 T-형 게이트 길이를 갖는 GaAs MESFET 소자를 제작할 수 있다.
Description
본 발명은 고주파형 반도체 소자의 제조공정에 관한 것으로, 특히, 고주파 특성이 우수한 증폭기용 GaAs MESFET 소자의 제조를 위한 자기정렬용 T-형 게이트를 형성하는 방법에 관한 것이다.
고주파용 반도체 소자 중에서 고주파 특성이 우수한 증폭기용 GaAs MESFET 소자를 제조하기 위해서는, 게이트의 길이를 축소하여야 한다. 그러나, 게이트 길이가 짧아지면, 게이트 저항이 증가하기 때문에, 소자의 이득 또는 잡음특성이 감소하게 된다.
따라서, 게이트의 길이를 축소하면서도 소자의 이득 또는 잡음특성의 감소를 방지하기 위하여, 게이트의 하부는 작으면서 상부는 큰 게이트, 소위, T-형 게이트를 형성하는 방법이 사용되고 있다.
이와 같이, 게이트 길이를 축소하기 위해서, X-선 또는 전자선 등과 같은 파장이 짧은 광원을 사용하여 게이트 패턴을 형성하는 방법과, 일반 광원을 사용하면서 위상 천이 마스트(phase shift mask) 등으로 빛의 위상을 조절하여 게이트 길이가 짧은 T-형 게이트를 형성하는 방법이 사용되고 있다.
이 중에서, 전자선을 광원으로 사용하는 방법은 공정이 복잡하며 스루풋(throughput)이 작은 단점을 지니고 있고, X-선에 의한 리소그래피는 현재까지 실용화 단계에 이르지 못하고 있는 실정이다. 한편, 스텝퍼를 이용한 경우, 게이트 길이는 약 0.5㎛ 정도가 한계이다. 현재 0.5㎛ 이하의 길이가 짧은 게이트를 형성하기 위하여 많이 사용하는 방법은 전자선에 의한 리소그래피이다.
결국, 본 발명은 상기한 종개 기술의 한계를 극복하기 위한 것으로, 본 발명의 목적은, 간단한 공정에 의해 보다 짧은 게이트 길이를 지닌 T-형 게이트를 형성할 수 있는 방법을 제공함에 있다.
도 1a 내지 도 1g는 본 발명의 바람직한 실시예에 따른 자기정렬 T-형 게이트의 형성공정을 순차적으로 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 오믹층2 : 갈륨비소 채널층
3 : 갈륨비소 기판4 : 자기정렬용 포토 레지스트 패턴
5 : 희생금속 박막층6 : 형상반전 레지스트
7 : 게이트 금속층8 : T-형 게이트
상기한 목적을 달성하는, 본 발명에 따른, 자기정렬 T-형 게이트의 형성방법은;
반도체 기판 상에 채널층과 오믹(ohmic)층을 형성하는 단계와;
형상반전 리소그래피 방법에 의해 음의 측면 기울기를 지닌 자기정렬용 포토레지스트 패턴을 상기한 채널층 상에 형성하는 단계와;
상기한 반도체 반도체 기판의 전체면에 걸쳐 희생금속 박막층(sacrificial metal layer)을 증착하고 레지스트를 제거하여 게이트 길이 영역을 설정하는 단계와;
형상반전 리소그래피 방법에 의해 상기한 희생금속 박막층 위에 형상반전 레지스트 패턴을 형성하고 게이트 금속층을 증착한 후, 리프트 오프 공정에 의해 T-형 게이트 형상을 형성하는 단계와;
상기한 희생금속 박막층을 식각 제거하여 T-형 게이트를 형성하는 단계를 포함한다.
이하, 본 발명에 따른 자기정렬 T-형 게이트의 형성방법에 대한 바람직한 실시예를 첨부도면을 참조하여 보다 상세히 설명한다.
도 1a 내지 도 1g는 본 발명의 바람직한 실시예에 따른 자기정렬 T-형 게이트의 형성공정을 순차적으로 나타낸 단면도이다.
먼저, 도 1a에 도시된 바와 같이, GaAs 반도체 기판(3)의 GaAs 채널층(2) 상에 소스 및 드레인 패드의 형성을 위하여, 오믹 금속을 증착하고 열처리하여 오믹층(1)을 형성한다.
그후, 도1b와 같이, 게이트가 형성될 부분을 형상반전 리소그래피 방법을 사용하여 측면 기울기가 음(-)인 감광막 형상으로 게이트 영역에 자기정렬용 포토레지스트 패턴(4)을 형성한다. 이와 같이 설정된 게이트 영역은 마스크에서 설정된 영역보다 줄어들게 된다.
그후, 도 1c에 도시된 바와 같이, 희생금속 박막층(5)을 진공증착시킨 후, 리프트 오프(lift-off) 방법으로 레지스트를 제거하여 게이트 영역을 설정한다. 이때, 상기한 희생금속 박막층(5)으로는, 후속공정에서 게이트 형성시 게이트에 사용되는 금속인 텅스텐(W), 텅스텐 나이트라이드(WN), 텅스텐 실리사이드(WSi) 또는 텅스텐 실리 나이트라이드(WSiN) 등과 같은 내화 금속(refractory metal)과 습식식각의 에칭 선택비가 큰 금속인 Al 또는 Ti를 사용하는 것이 바람직하다.
다음에, T-형 게이트를 형성하기 위하여, 도1b에서의 경우보다 큰 게이트 길이의 레지스트 패턴(6)을 형상반전 리소그래피 방법에 의해 도 1d와 같이 형성한다.
그후, 도 1e와 같이, 상기한 희생금속 박막층(5)에 사용된 금속과 에칭 선택비가 큰 금속인 텅스텐, 텅스텐 나이트라이드, 텅스텐 실리사이드 또는 텅스텐 실리 나이트라이드 등의 내화 금속을 진공 증착하여 게이트 금속층(7)을 형성한 후, 아세톤 등에 의해 유기물을 제거하는 리프트 오프 공정을 실시하여, 도 1f와 같이, T-형 게이트(8)를 형성한다. 이때, 게이트 길이는 도 1c와 같이 희생금속 박막층(5)이 열린 부분으로 정의될 수 있는데, 형상반전 감광막을 사용한 리소그래피을 이용하면, 도 1b에서 보는 바와 같이, 마스크 패턴에 의해 정의된 게이트 길이보다 작아진다.
최종적으로, 상기한 희생금속 박막층(5)의 금속과 게이트 금속과의 습식식각 선택성을 이용하면 게이트 영역 이외의 반도체 소자 전면에 도포된 희생금속 박막층(5)을 HCl 등과 같은 식각용액을 사용한 습식식각을 통하여 제거할 수 있으므로, 도 1g에 도시된 바와 같이, T-형 게이트(8)가 얻어지게 된다.
본 발명에 의한 T-형 게이트의 형성에는, 통상적인 게이트 형성공정에 비하여 마스크 1장만을 추가로 사용함으로써 T-형 게이트를 형성할 수 있을 뿐 아니라, 게이트 길이를 대폭적으로 줄일 수 있다는 효과를 지니고 있다. 스텝퍼의 성능은 광원의 파장에 의하여 결정되는데, i-라인(i-line)의 광원을 사용할 경우, 0.5㎛의 패턴을 용이하게 형성할 수 있다. 본 발명에서는, 게이트의 자기 정렬을 위해 형상반전 감광막으로 감광막의 측면 기울기가 음(-)인 포토레지스트 패턴을 형성하고, 희생금속 박막층을 활용하여, 게이트 길이가 작은 T-형 게이트 형성하였는데, 실제 공정의 결과, 마스크 패턴보다 0.10~0.20㎛ 작은 게이트 길이를 지닌 T-형 게이트를 형성할 수 있었다.
이상에서 상세히 설명한 바와 같이, 본 발명에 따른 T-형 게이트 형성방법에 따르면, T-형 게이트의 제작을 위하여 마스크 1장만을 추가로 사용하기 때문에 공정이 간편할 뿐 아니라, 일반 스텝퍼의 패턴 분해능(resolution)의 한계치인 0.5㎛ 보다 작은 0.3~0.4㎛의 T-형 게이트 길이를 갖는 GaAs MESFET 소자를 제작할 수 있어, 스루풋을 높일 수 있으며, 제조단가를 낮출 수 있어, 양산화 공정을 통한 고주파용 소자 제작에 매우 유리하다.
Claims (3)
- 반도체 기판 상에 채널층과 오믹층을 형성하는 단계와,형상반전 리소그래피 방법에 의해 음의 측면 기울기를 지닌 자기정렬용 포토레지스트 패턴을 상기한 채널층 상에 형성하는 단계와,상기한 반도체 반도체 기판의 전체면에 걸쳐 희생금속 박막층을 증착하고 레지스트를 제거하여 게이트 길이 영역을 설정하는 단계와,형상반전 리소그래피 방법에 의해 상기한 희생금속 박막층 위에 형상반전 레지스트 패턴을 형성하고 게이트 금속층을 증착한 후, 리프트 오프 공정에 의해 T-형 게이트 형상을 형성하는 단계와,상기한 희생금속 박막층을 식각 제거하여 T-형 게이트를 형성하는 단계를 포함하는, 자기정렬 T-형 게이트의 형성방법.
- 제1항에 있어서,상기한 희생금속 박막층으로는, 상기한 게이트 금속층의 게이트 금속과 습식식각의 에칭 선택비가 큰 금속인 Al 또는 Ti를 사용하는 것을 특징으로 하는, 자기정렬 T-형 게이트의 형성방법.
- 제1항 또는 제2항에 있어서,상기한 게이트 금속층으로는, 상기한 희생금속 박막층의 금속과 습식 식각의 에칭 선택비가 큰 금속인 텅스텐(W), 텅스텐 나이트라이드(WN), 텅스텐 실리사이드(WSi) 또는 텅스텐 실리 나이트라이드(WSiN)를 사용하는 것을 특징으로 하는, 자기정렬 T-형 게이트의 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960061307A KR100211961B1 (ko) | 1996-12-03 | 1996-12-03 | 자기정렬 t-형 게이트의 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960061307A KR100211961B1 (ko) | 1996-12-03 | 1996-12-03 | 자기정렬 t-형 게이트의 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980043449A true KR19980043449A (ko) | 1998-09-05 |
| KR100211961B1 KR100211961B1 (ko) | 1999-08-02 |
Family
ID=19485558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960061307A KR100211961B1 (ko) | 1996-12-03 | 1996-12-03 | 자기정렬 t-형 게이트의 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100211961B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112614777A (zh) * | 2020-12-18 | 2021-04-06 | 江苏能华微电子科技发展有限公司 | 一种t形栅极金属下部栅极沟道开口的自对准方法及器件 |
-
1996
- 1996-12-03 KR KR1019960061307A patent/KR100211961B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112614777A (zh) * | 2020-12-18 | 2021-04-06 | 江苏能华微电子科技发展有限公司 | 一种t形栅极金属下部栅极沟道开口的自对准方法及器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100211961B1 (ko) | 1999-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5804487A (en) | Method of fabricating high βHBT devices | |
| IL102041A (en) | A method of creating a T-gate structure on a substrate of a microelectronic device | |
| KR940001443A (ko) | T형 단면구조의게이트 금속전극을 갖는 전계효과 트랜지스터의 제조방법 | |
| US6635404B1 (en) | Structure and process method of gamma gate for HEMT | |
| US7915106B2 (en) | Method of fabricating T-gate | |
| KR0170498B1 (ko) | T형 게이트 전극의 형성방법 | |
| KR100211961B1 (ko) | 자기정렬 t-형 게이트의 형성방법 | |
| US5970328A (en) | Fabrication method of T-shaped gate electrode in semiconductor device | |
| KR100223021B1 (ko) | 티-형 게이트 제조 방법 | |
| JP3092370B2 (ja) | 微細ゲート電極の形成方法 | |
| JPS6155969A (ja) | 半導体装置およびその製造方法 | |
| KR100521700B1 (ko) | 반도체소자의 티형 게이트 형성방법 | |
| JPH0684950A (ja) | 電界効果トランジスタの製造方法 | |
| JP2000243758A (ja) | 半導体装置及びその製造方法 | |
| KR100366422B1 (ko) | 금속트랜지스터제조방법 | |
| JPS616870A (ja) | 電界効果トランジスタの製造方法 | |
| KR920007357B1 (ko) | 내열성 게이트를 이용한 갈륨비소 반도체 소자의 제조방법 | |
| JPH07183312A (ja) | 電界効果型トランジスタのゲート電極形成方法 | |
| KR19990050384A (ko) | 자기정렬형 티-형 게이트 트랜지스터의 제조방법 | |
| KR950008264B1 (ko) | 갈륨비소 전계효과 트랜지스터의 제조방법 | |
| JP2591639B2 (ja) | 半導体装置の製造方法 | |
| EP0613174A2 (en) | Method for making fine-line semiconductor devices | |
| JPH0997801A (ja) | 半導体装置の製造方法 | |
| JPH05218090A (ja) | 電界効果トランジスタの製造方法 | |
| KR960006005A (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |