KR19980040630A - 모스 트랜지스터의 제조방법 - Google Patents

Abstract

본 발명은 제1 도전형의 반도체 기판 상에 게이트 절연막 및 게이트 전극을 형성하는 단계와, 상기 게이트 전극의 양측벽 및 기판 상에 제1 절연막을 형성하는 단계와, 상기 제1 절연막이 형성된 기판의 전면에 제2 절연막을 형성하는 단계와, 상기 제1 절연막 및 제2 절연막을 이방성 식각하여 상기 게이트 전극의 양측벽에 각각 제1 절연막 스페이서 및 제2 절연막 스페이서를 형성하는 단계와, 상기 제2 절연막 스페이서를 습식식각으로 제거하는 단계와, 상기 제1 절연막 스페이서를 마스크로 기판의 전면에 제2 도전형의 불순물을 고농도로 이온주입하여 제2 도전형의 제1 불순물 영역과 이보다 고농도의 제2 불순물 영역을 형성하는 단계를 포함한다. 본 발명에 의하면 간단한 공정으로 LDD구조의 트랜지스터를 제조할 수 있다.

Description

모스 트랜지스터의 제조방법

본 발명은 모스 트랜지스터의 제조방법에 관한 것으로, 특히 간단한 공정으로 엘디디(LDD: lightly doped drain) 구조를 갖는 모스 트랜지스터의 제조방법에 관한 것이다

반도체 장치의 집적도 증가에 따른 패턴 미세화로 인하여, 전기적인 특성 및 신뢰성을 향상시킬 수 있는 LDD 구조의 모스 트랜지스터를 채용하고 있다. 여기서, 종래의 LDD 구조의 트랜지스터의 제조방법을 설명한다.

도 1 및 도 2는 종래 기술에 의한 모스 트랜지스터의 제조방법을 설명하기 위한 단면도이다.

도 1에서, p형 반도체 기판(1) 상에 게이트 산화막(3)을 형성한다. 이어서, 상기 게이트 산화막(3) 상에 게이트 전극(5)을 형성한 후 n형의 불순물을 1E131E14/cm²의 도즈로 이온주입하여 n^-불순물 영역(7)을 형성한다. 도 1에서, 참조번호 2는 기판에 남아 있는 게이트 산화막을 나타낸다.

도 2에서, 상기 게이트 전극(5)이 형성된 기판(1)을 산화하여 상기 게이트 전극(5)의 양측벽 및 기판(1) 상에 산화막(8)을 형성한다. 이어서, 상기 n^-불순물 영역(7) 및 산화막(8)이 형성된 기판(1)의 전면에 질화막을 형성한 후 이방성식각하여 상기 게이트 전극(5)의 양측벽에 질화막 스페이서(9)를 형성한다. 도 2에서, 참조번호 10은 기판에 남아있는 제1 산화막을 나타낸다.

다음에, 상기 질화막 스페이서(9)를 마스크로 기판(1)의 전면에 n형의 불순물을 1E151E16/cm²의 도즈로 이온주입하여 n⁺불순물 영역(11)을 형성하여 LDD 구조의 모스 트랜지스터를 완성한다.

상술한 바와 같은 종래의 LDD구조를 갖는 트랜지터의 제조방법은 2번의 이온주입공정을 거치기 때문에 제조공정이 복잡한 단점이 있다.

따라서, 본 발명의 기술적 과제는 간단한 제조공정에 의하여 LDD 구조의 모스 트랜지스터를 제조하는 데 적합한 제조방법을 제공하는 데 있다.

도 1 및 도 2는 종래 기술에 의한 모스 트랜지스터의 제조방법을 설명하기 위한 단면도이다.

도 3 내지 도 6은 본 발명에 의한 모스 트랜지스터의 제조방법을 설명하기 위한 단면도들이다.

상기 기술적 과제를 달성하기 위하여, 본 발명은 제1 도전형의 반도체 기판 상에 게이트 절연막 및 게이트 전극을 형성하는 단계와, 상기 게이트 전극의 양측벽 및 기판 상에 제1 절연막을 형성하는 단계와, 상기 제1 절연막이 형성된 기판의 전면에 제2 절연막을 형성하는 단계와, 상기 제1 절연막 및 제2 절연막을 이방성 식각하여 상기 게이트 전극의 양측벽에 각각 제1 절연막 스페이서 및 제2 절연막 스페이서를 형성하는 단계와, 상기 제2 절연막 스페이서를 습식식각으로 제거하는 단계와, 상기 제1 절연막 스페이서를 마스크로 기판의 전면에 제2 도전형의 불순물을 고농도로 이온주입하여 제2 도전형의 제1 불순물 영역과 이보다 고농도의 제2 불순물 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 모스 트랜지스터의 제조방법을 제공한다.

본 발명에 의하면 간단한 공정으로 LDD구조의 모스 트랜지스터를 제조할 수 있다.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.

도 3 내지 도 6은 본 발명에 의한 모스 트랜지스터의 제조방법을 설명하기 위한 단면도들이다.

도 3에서, 제1 도전형, 예컨대 p형 반도체 기판(11) 상에 게이트 절연막(13)을 형성한다. 이어서, 상기 게이트 절연막(13) 상에 게이트 전극(15)을 형성한다. 도 3 내지 도 6에서, 참조번호 12는 기판에 남아있는 게이트 절연막을 나타낸다.

도 4에서, 상기 게이트 전극(15)의 양측벽 및 기판(11) 상에 제1 절연막(17)을 100500Å의 두께로 형성한다. 상기 제1 절연막은 상기 게이트 전극(15)이 형성된 기판(11)을 산화하여 마련된 산화막이거나 화학기상증착법으로 형성한 질화막이다. 다음에, 상기 제1 절연막(17)이 형성된 기판(11)의 전면에 제2 절연막(19)을 8001200Å의 두께로 형성한다. 상기 제2 절연막(19)은 PSG막, 산화막 또는 질화막으로 형성한다.

도 5에서, 상기 제1 절연막(17) 및 제2 절연막(19)을 이방성 식각하여 상기 게이트 전극(12)의 양측벽에 각각 제1 절연막 스페이서(17a) 및 제2 절연막 스페이서(19a)를 형성한다. 이때, 상기 제1 절연막 스페이서(17a)는 L자형 모양으로 형성된다.

도 6에서, 상기 제2 절연막 스페이서(19a)를 습식식각으로 제거한다. 이어서, 상기 제1 절연막 스페이서(17a)를 마스크로 기판의 전면에 제2 도전형, 예컨대 비소나 인과 같은 n형의 불순물을 1E151E16/cm²의 도즈로 이온주입하여 n^-불순물 영역(21: 제1 불순물 영역) 및 n⁺불순물 영역(23: 제2 불순물 영역)을 형성하여 LDD 구조의 모스 트랜지스터를 완성한다. 이때, n^-불순물 영역(21)은 상기 제1 절연막 스페이서(17a)가 이온주입시 블록킹역할을 수행하여 1E131E14/cm²의 도즈량으로 형성되고, n⁺불순물 영역(23)은 상기 제1 절연막 스페이서(17a)가 이온주입시 블록킹역할을 하지 않아 1E151E16/cm²의 도즈량으로 형성된다.

본 실시예에서는 기판을 p 기판으로 사용하고, 불순물을 비소나 인 등의 n형 불순물을 이온주입하였으나 기판을 n형 기판으로 사용하료 붕소 등의 p형 불순물을 이온주입할 수 있다.

이상, 본 발명을 구체적으로 설명하였지만, 본 발명은 이에 한정되는 것이 아니고, 당업자의 통상적인 지식의 범위에서 그 변형이나 개량이 가능하다.

상술한 바와 같은 본 발명의 모스 트랜지스터의 제조방법은 제1 절연막 스페이서가 이온주입마스크로 사용되고 한 번에 n^-및 n⁺불순물 영역을 형성함으로써 공정을 단순화 할 수 있다.

Claims (1)

1. 제1 도전형의 반도체 기판 상에 게이트 절연막 및 게이트 전극을 형성하는 단계;

   상기 게이트 전극의 양측벽 및 기판 상에 제1 절연막을 형성하는 단계;

   상기 제1 절연막이 형성된 기판의 전면에 제2 절연막을 형성하는 단계;

   상기 제1 절연막 및 제2 절연막을 이방성 식각하여 상기 게이트 전극의 양측벽에 각각 제1 절연막 스페이서 및 제2 절연막 스페이서를 형성하는 단계;

   상기 제2 절연막 스페이서를 습식식각으로 제거하는 단계; 및

   상기 제1 절연막 스페이서를 마스크로 기판의 전면에 제2 도전형의 불순물을 고농도로 이온주입하여 제2 도전형의 제1 불순물 영역과 이보다 고농도의 제2 불순물 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.