KR19980039623A - 반도체 소자 및 그의 제조방법 - Google Patents
반도체 소자 및 그의 제조방법 Download PDFInfo
- Publication number
- KR19980039623A KR19980039623A KR1019960058681A KR19960058681A KR19980039623A KR 19980039623 A KR19980039623 A KR 19980039623A KR 1019960058681 A KR1019960058681 A KR 1019960058681A KR 19960058681 A KR19960058681 A KR 19960058681A KR 19980039623 A KR19980039623 A KR 19980039623A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- impurity region
- device isolation
- high concentration
- concentration impurity
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 239000012535 impurity Substances 0.000 claims abstract description 64
- 238000002955 isolation Methods 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 11
- 229910021332 silicide Inorganic materials 0.000 claims description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 238000012421 spiking Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000009835 boiling Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Abstract
본 발명은 반도체 소자 및 그의 제조 방법에 관한 것으로, 본 발명에 따른 반도체 소자는 소자 분리막이 형성되고, 소자 분리막 사이의 활성 영역이 소자 분리막 보다 더 깊게 리세스(Recess)된 제 1 도전형의 반도체 기판과, 소자 분리막의 일부와 리세스된 활성 영역 상에 형성된 에피텍셜층과, 리세스된 활성 영역의 에피텍셜층 상에 형성된 게이트 산화막 및 게이트 전극과, 게이트 전극 양측의 에피텍셜층에 형성된 제 2 도전형의 고농도 불순물 영역과, 상기 고농도 불순물 영역 하부의 반도체 기판에 게이트 전극과 오버랩되게 형성된 제 2 도전형의 저농도 불순물 영역으로 이루어진 것을 특징으로 한다.
Description
본 발명은 반도체 소자 및 그의 제조 방법에 관한 것으로, 보다 상세하게는, 실리콘 기판과 금속 배선의 접합부에서 발생되는 스파이킹 현상을 방지하는 반도체 소자 및 그의 제조 방법에 관한 것이다.
최근, 반도체 장치가 고집적화됨에 따라, 모스 트랜지스터의 소오스 전극과 드레인 전극 사이에 채널 길이를 미세화하면서, 높은 전류하에서도 소자의 신뢰성을 유지할 수 있는 다양한 방법들이 연구되고 있다.
종래 기술에 따른 반도체 소자의 제조 방법을 도 1A 및 도 1B를 참조하여 설명하면 다음과 같다.
도 1A를 참조하면, 실리콘 기판(1)의 소정 영역에 소자와 소자간을 전기적으로 분리시키기 위한 소자 분리막(2)이 형성되고, 소자 분리막(2)으로 한정된 활성영역 상에 게이트 산화막(3) 및 게이트 전극(4)이 형성되며, 게이트 전극(4)에 인접된 반도체 기판(1)에 불순물이 이온 주입되어 소오스/드레인 영역(5)이 형성된다.
도 1B를 참조하면, 전체 상부에 절연용 산화막(6)이 증착되고, 사진 식각법에 의하여 소오스/드레인 영역(5)에 콘택홀(도시되지 않음)이 형성된 상태에서, 콘택홀 및 그에 인접된 절연막 상부에 콘택홀을 통하여 소오스/드레인 영역(5)과 접속되는 금속 배선(7)이 형성된다.
그러나, 상기와 같은 종래 기술은, 소오스/드레인 영역을 형성하기 위해서 주입된 불순물이 측면 확산되어 채널 길이가 감소되는 문제점이 있으며, 또한, 금속 배선과 소오스/드레인 영역이 접속된 상태에서 열공정이 수행되면, 스파이킹(spiking) 현상에 의해 접합 저항이 증가되어 소자의 특성 및 신뢰성이 저하되는 문제점이 있었다.
따라서, 본 발명은 게이트 전극 부위를 소형화하면서, 실리콘 기판과 금속 배선이 접속되는 것에 의하여 실리콘 기판 상부에서 발생되는 스파이킹 현상을 방지할 수 있는 이중 도핑 드레인(double doped drain : DDD) 구조를 갖는 반도체 소자의 제조 방법을 제공하는 것을 목적으로 한다.
도 1A 및 도 1B는 종래 기술에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도.
도 2A 내지 도 2D는 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도.
도 3A 내지 도 3E는 본 발명의 제 2 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도.
도면의 주요 부분에 대한 부호의 설명
11, 21 : 반도체 기판 12, 22 : 소자 분리막
13, 23 : 에피텍셜 실리콘막 14, 24 : 게이트 산화막
15, 25 : 게이트 전극용 도전막 16, 26 : 게이트 전극
17, 27 : 저농도 불순물 영역 18, 28 : 고농도 불순물 영역
19, 31 : 평탄화용 산화막 20, 32 : 금속 배선
29 : 스페이서 30 : 실리사이드
상기와 같은 목적은, 소자 분리막이 형성되고, 소자 분리막 사이의 활성 영역이 소자 분리막 보다 더 깊게 리세스된 제 1 도전형의 반도체 기판과, 소자 분리막의 일부와 리세스된 활성 영역 상에 형성된 에피텍셜층과, 리세스된 활성 영역의 에피텍셜층 상에 형성된 게이트 산화막 및 게이트 전극과, 게이트 전극 양측의 에피텍셜층에 형성된 제 2 도전형의 고농도 불순물 영역과, 상기 고농도 불순물 영역 하부의 반도체 기판에 게이트 전극과 오버랩되게 형성된 제 2 도전형의 저농도 불순물 영역으로 이루어진 것을 특징으로 하는 반도체 소자에 의하여 달성된다.
또한 상기와 같은 목적은, 소자 분리막이 구비된 제 1 도전형의 반도체 기판을 제공하는 단계; 소자 분리막 사이의 활성 영역을 식각하는 단계; 전체 상부에 에피텍셜층을 형성하는 단계; 소자 분리막 상의 에피텍셜층의 일부를 제거하는 단계; 활성 영역의 에피텍셜층 상에 게이트 산화막 및 게이트 전극을 형성하는 단계; 게이트 전극 양측의 반도체 기판에 저농도 불순물을 이온 주입하여 게이트 전극과 오버랩되는 제 2 도전형의 저농도 불순물 영역을 형성하는 단계; 및 상기 게이트 전극양측의 에피텍셜층에 고농도 불순물을 이온 주입하여 제 2 도전형의 고농도 불순물을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법에 의하여 달성된다.
또한 상기와 같은 목적은, 소자 분리막이 형성되고, 소자 분리막 사이의 활성 영역이 소자 분리막 보다 더 깊게 리세스된 제 1 도전형의 반도체 기판과, 소자 분리막의 일부와 리세스된 활성 영역 상에 형성된 에피텍셜층과, 리세스된 활성 영역의 에피텍셜층 상에 형성된 게이트 산화막 및 게이트 전극과, 게이트 전극 양측의 에피텍셜층에 형성된 제 2 도전형의 고농도 불순물 영역과, 상기 고농도 불순물 영역 하부의 반도체 기판에 게이트 전극과 오버랩되게 형성된 제 2 도전형의 저농도 불순물 영역과, 게이트 전극 및 고농도 불순물 영역의 측벽에 형성된 스페이서와, 게이트 전극 및 고농도 불순물 영역 상에 형성된 실리사이드로 이루어진 것을 특징으로 하는 반도체 소자에 의하여 달성된다.
또한, 상기와 같은 목적은, 소자 분리막이 구비된 제 1 도전형의 반도체 기판을 제공하는 단계; 소자 분리막 사이의 활성 영역을 식각하는 단계; 전체 상부에 에피텍셜층을 형성하는 단계; 소자 분리막 상의 에피텍셜층의 일부를 제거하는 단계; 활성 영역의 에피텍셜층 상에 게이트 산화막 및 게이트 전극을 형성하는 단계; 게이트 전극 양측의 반도체 기판에 저농도 불순물을 이온 주입하여 게이트 전극과 오버랩되는 제 2 도전형의 저농도 불순물 영역을 형성하는 단계; 상기 게이트 전극 양측의 에피텍셜층에 고농도 불순물을 이온 주입하여 제 2 도전형의 고농도 불순물을 형성하는 단계; 게이트 전극 및 고농도 불순물 영역의 측벽에 스페이서를 형성하는 단계; 및 게이트 전극 및 고농도 불순물 영역 상에 실리사이드를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법에 의하여 달성된다.
본 발명에 따르면, 반도체 기판과 금속 배선이 직접 접속되는 것을 방지함으로써, 스파이킹 현상에 의한 소자의 특성 저하를 방지할 수 있다.
[실시예]
이하, 도 2A 내지 도 2D를 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.
도 2A를 참조하면, 제 1 도전형의 반도체 기판(11)의 소정 영역에 소자 분리막(12)이 형성되고, 소자 분리막(12)으로 한정된 소자의 활성 영역은 비등방성 식각된다. 이때, 반도체 기판(11)은 소자 분리막(12)보다 더 깊게 식각된다. 그리고 나서, 전체 상부에 에피텍셜 단결정 실리콘막(13)이 형성된다.
도 2B를 참조하면, 사진 식각에 의해 소자 분리막(12) 상의 에피텍셜 실리콘막(13)이 일부 제거되고, 전체 상부에 소정 두께의 게이트 산화막(14) 및 게이트 전극용 도전막(15)이 순차적으로 형성된다.
도 2C를 참조하면, 게이트 전극(16)이 형성되도록 상기 게이트 전극용 도전막(15) 및 게이트 산화막(14)이 사진 식각된다. 게이트 전극(16)을 이온 주입 마스크로 하여 게이트 전극(16)에 인접된 반도체 기판(11) 영역에 저농도 불순물 이온이 주입되어 제 2 도전형의 저농도 불순물 영역(17)이 형성되고, 계속해서, 게이트 전극 양측의 에피텍셜 단결정 실리콘막(13)에 고농도 불순물 이온이 주입되어 제 2 도전형의 고농도 불순물 영역(18)이 형성되고, 이로 인하여, DDD 구조를 갖는 소오스/드레인 영역이 형성된다.
도 2D를 참조하면, 전체 상부에 평탄화용 산화막(19)이 형성되고, 통상의 방법으로 평탄화용 산화막(19)에 콘택홀(도시되지 않음)이 형성된다. 여기서, 상기의 콘택홀은 소자 분리막(12) 상의 고농도 불순물 영역 상에 형성된다. 그리고 나서, 콘택홀 및 그에 인접된 평탄화용 산화막(19)상에 콘택홀을 통하여 고농도 불순물 영역(18)과 접속되는 금속 배선(20)이 형성된다.
본 발명의 또 다른 실시예를 도 3A 내지 도 3E를 참조하여 설명하면 다음과 같다.
도 3A를 참조하면, 제 1 도전형의 반도체 기판(21)의 소정 영역에 소자 분리막(22)이 형성되고, 소자 분리막(22)으로 한정된 소자의 활성 영역은 비등방성 식각된다. 이때, 반도체 기판(21)은 소자 분리막(22) 보다 더 깊게 식각된다. 그리고 나서, 전체 상부에 에피텍셜 단결정 실리콘막(23)이 형성된다.
도 3B를 참조하면, 사진 식각에 의해 소자 분리막(22) 상의 에피텍셜 단결정 실리콘막(23)이 일부 제거되고, 전체 상부에 소정 두께의 게이트 산화막(24) 및 게이트 전극용 도전막(25)이 순차적으로 형성된다.
도 3C를 참조하면, 게이트 전극(26)이 형성되도록 상기 게이트 전극용 도전막(25) 및 게이트 산화막(24)이 사진 식각된다. 게이트 전극(26)을 이온 주입 마스크로 하여 게이트 전극(26)에 인접된 반도체 기판(21) 영역에 저농도 불순물이 이온 주입되어 제 2 도전형의 저농도 불순물 영역(27)이 형성되고, 계속해서, 게이트 전극(26) 양측의 에피텍셜 단결정 실리콘막(23)에 고농도 불순물이 이온 주입되어 제 2 도전형 고농도 불순물 영역(28)이 형성되고, 이로 인하여, DDD구조를 갖는 소오스/드레인 영역이 형성된다.
도 3D를 참조하면, 전체 상부에 산화막(도시되지 않음)이 형성되고, 이어서, 상기 산화막은 비등방식 식각됨으로써, 게이트 전극(26) 및 고농도 불순물 영역(28)측벽에 산화막 스페이서(29)가 형성된다. 그리고 나서, 통상적인 방법에 의해, 게이트 전극(26) 및 고농도 불순물 영역(28) 상에 선택적인 실리사이드(30)가 형성된다.
도 3E를 참조하면, 전체 상부에 평탄화용 산화막(31)이 형성되고, 소자 분리막(22) 상부의 고농도 불순물 영역(28) 상에 형성된 실리사이드(30)가 노출되도록 평탄화용 산화막(31)에 콘택홀(도시되지 않음)이 형성된다. 그리고 나서, 콘택홀 및 그에 인접된 평탄화용 산화막(31) 상에 콘택홀을 통하여 고농도 불순물 영역(28)과 접속되는 금속 배선(32)이 형성된다.
이상에서와 같이, 본 발명의 반도체 소자의 제조 방법은 게이트 전극 부위를 소형화하면서, 실리콘 기판과 금속 배선간의 직접 접속에 의한 스파이킹 현상을 방지하여 소자의 특성 및 신뢰성을 향상시킬 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
Claims (22)
- 소자 분리막이 형성되고, 소자 분리막 사이의 활성 영역이 소자 분리막 보다 더 깊게 리세스된 제 1 도전형의 반도체 기판과, 소자 분리막의 일부와 리세스된 활성 영역 상에 형성된 에피텍셜층과, 리세스된 활성 영역의 에피텍셜층 상에 형성된 게이트 산화막 및 게이트 전극과, 게이트 전극 양측의 에피텍셜층에 형성된 제 2 도전형의 고농도 불순물 영역과, 상기 고농도 불순물 영역 하부의 반도체 기판에 게이트 전극과 오버랩되게 형성된 제 2 도전형의 저농도 불순물 영역으로 이루어진 것을 특징으로 하는 반도체 소자.
- 제 1 항에 있어서, 상기 에피텍셜층은 실리콘막인 것을 특징으로 하는 반도체 소자.
- 제 1 항에 있어서, 상기 고농도 불순물 영역은 리세스된 반도체 기판과 소자 분리막 사이의 단차부를 갖는 것을 특징으로 하는 반도체 소자.
- 제 1 항에 있어서, 상기 반도체 기판 전면에 형성된 절연막과, 상기 절연막에 형성된 콘택홀과, 상기 콘택홀을 통하여 고농도 불순물 영역과 접속되는 금속 배선을 추가적으로 더 포함하는 것을 특징으로 하는 반도체 소자.
- 제 4 항에 있어서, 상기 콘택홀은 소자 분리막 상의 고농도 불순물 영역 상에 형성된 것을 특징으로 하는 반도체 소자.
- 소자 분리막이 구비된 제 1 도전형의 반도체 기판을 제공하는 단계; 소자 분리막 사이의 활성 영역을 식각하는 단계; 전체 상부에 에피텍셜층을 형성하는 단계; 소자 분리막 상의 에피텍셜층의 일부를 제거하는 단계; 활성 영역의 에피텍셜층 상에 게이트 산화막 및 게이트 전극을 형성하는 단계; 게이트 전극 양측의 반도체 기판에 저농도 불순물을 이온 주입하여 게이트 전극과 오버랩되는 제 2 도전형의 저농도 불순물 영역을 형성하는 단계; 및 상기 게이트 전극 양측의 에피텍셜층에 고농도 불순물을 이온 주입하여 제 2 도전형의 고농도 불순물을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 6 항에 있어서, 상기 소자 분리막 사이의 활성 영역의 식각 공정은 소자 분리막 보다 더 깊게 식각하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 6 항에 있어서, 상기 에피텍셜층은 실리콘막인 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 6 항에 있어서, 상기 고농도 불순물 영역은 식각된 반도체 기판과 소자 분리막 사이에 단차부를 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 6 항에 있어서, 상기 반도체 기판 전면에 절연막을 형성하는 단계; 상기 절연막에 콘택홀을 형성하는 단계; 및 상기 콘택홀 및 그에 인접된 절연막 상에 콘택홀을 통하여 고농도 불순물 영역과 접속되는 금속 배선을 형성하는 단계를 추가적으로 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 9 항에 있어서, 상기 콘택홀은 소자 분리막 상의 고농도 불순물 영역 상에 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 소자 분리막이 형성되고, 소자 분리막 사이의 활성 영역이 소자 분리막 보다 더 깊게 리세스된 제 1 도전형의 반도체 기판과, 소자 분리막의 일부와 리세스된 활성 영역 상에 형성된 에피텍셜층과, 리세스된 활성 영역의 에피텍셜층 상에 형성된 게이트 산화막 및 게이트 전극과, 게이트 전극 양측의 에피텍셜층에 형성된 제 2 도전형의 고농도 불순물 영역과, 상기 고농도 불순물 영역 하부의 반도체 기판에 게이트 전극과 오버랩되게 형성된 제 2 도전형의 저농도 불순물 영역과, 게이트 전극 및 고농도 불순물 영역의 측벽에 형성된 스페이서와, 게이트 전극 및 고농도 불순물 영역 상에 형성된 실리사이드로 이루어진 것을 특징으로 하는 반도체 소자.
- 제 12 항에 있어서, 상기 에피텍셜층은 실리콘막인 것을 특징으로 하는 반도체 소자.
- 제 12 항에 있어서, 상기 고농도 불순물 영역은 리세스된 반도체 기판과 소자 분리막 사이의 단차부를 갖는 것을 특징으로 하는 반도체 소자.
- 제 12 항에 있어서, 상기 반도체 기판 전면에 형성된 절연막과, 상기 절연막에 형성된 콘택홀과, 상기 콘택홀을 통하여 실리사이드와 접속되는 금속 배선을 추가적으로 더 포함하는 것을 특징으로 하는 반도체 소자.
- 제 15 항에 있어서, 상기 콘택홀은 소자 분리막 상부의 실리사이드 상에 형성된 것을 특징으로 하는 반도체 소자.
- 소자 분리막이 구비된 제 1 도전형의 반도체 기판을 제공하는 단계; 소자 분리막 사이의 활성 영역을 식각하는 단계; 전체 상부에 에피텍셜층을 형성하는 단계; 소자 분리막 상의 에피텍셜층 일부를 제거하는 단계; 활성 영역의 에피텍셜층 상에 게이트 산화막 및 게이트 전극을 형성하는 단계; 게이트 전극 양측의 반도체 기판에 저농도 불순물을 이온 주입하여 게이트 전극과 오버랩되는 제 2 도전형의 저농도 불순물 영역을 형성하는 단계; 상기 게이트 전극 양측의 에피텍셜층에 고농도 불순물을 이온 주입하여 제 2 도전형의 고농도 불순물을 형성하는 단계; 게이트 전극 및 고농도 불순물 영역의 측벽에 스페이서를 형성하는 단계; 및 게이트 전극 및 고농도 불순물 영역 상에 실리사이드를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 17 항에 있어서, 상기 소자 분리막 사이의 활성 영역의 식각 공정은 소자 분리막 보다 더 깊게 식각하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 17 항에 있어서, 상기 에피텍셜층은 실리콘막인 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 17 항에 있어서, 상기 고농도 불순물 영역은 식각된 반도체 기판과 소자 분리막 사이에 단차부를 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 17 항에 있어서, 상기 반도체 기판 전면에 절연막을 형성하는 단계; 상기 절연막에 콘택홀을 형성하는 단계; 및 상기 콘택홀 및 그에 인접된 절연막 상에 콘택홀을 통하여 실리사이드와 접속되는 금속 배선을 형성하는 단계를 추가적으로 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 17 항에 있어서, 상기 콘택홀은 소자 분리막 상부의 실리사이드 상에 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960058681A KR100257148B1 (ko) | 1996-11-28 | 1996-11-28 | 반도체 소자 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960058681A KR100257148B1 (ko) | 1996-11-28 | 1996-11-28 | 반도체 소자 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980039623A true KR19980039623A (ko) | 1998-08-17 |
| KR100257148B1 KR100257148B1 (ko) | 2000-05-15 |
Family
ID=19484105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960058681A KR100257148B1 (ko) | 1996-11-28 | 1996-11-28 | 반도체 소자 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100257148B1 (ko) |
-
1996
- 1996-11-28 KR KR1019960058681A patent/KR100257148B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100257148B1 (ko) | 2000-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5937297A (en) | Method for making sub-quarter-micron MOSFET | |
| EP0756320B1 (en) | Semiconductor device and method for manufacturing the same | |
| KR20010006411A (ko) | 트랜치 소스 콘택트를 갖는 측방 확산 ｍｏｓ 트랜지스터 | |
| KR0175442B1 (ko) | 반도체장치 및 그 제조방법 | |
| EP0905789A1 (en) | Semiconductor device having soi structure and method for manufacturing the device | |
| US6271064B2 (en) | Thin film transistor and method of manufacturing the same | |
| KR100257074B1 (ko) | 모스팻 및 이의 제조방법 | |
| US20020033536A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR100263673B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100257148B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR0170891B1 (ko) | 반도체 모스펫 제조방법 | |
| KR100265370B1 (ko) | 디램제조방법 | |
| KR0151198B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR19990081274A (ko) | 트렌치 게이트 구조를 갖는 전력 반도체장치의제조방법 | |
| KR20010066328A (ko) | 반도체소자의 트랜지스터 제조방법 | |
| KR20020010793A (ko) | 반도체소자의 제조방법 | |
| KR100223918B1 (ko) | 반도체 소자의 구조 및 제조방법 | |
| KR100305205B1 (ko) | 반도체소자의제조방법 | |
| KR100365750B1 (ko) | 반도체소자의자기정렬콘택형성방법 | |
| KR100434715B1 (ko) | 반도체소자및그제조방법 | |
| JPH0571191B2 (ko) | ||
| KR20000045410A (ko) | 반도체소자의 제조방법 | |
| KR20000015244A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR19980060634A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR20000004543A (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130122 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20140116 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |