KR19980036481A

KR19980036481A - 온스크린 표시장치의 위상동기루프회로

Info

Publication number: KR19980036481A
Application number: KR1019960055049A
Authority: KR
Inventors: 김영수
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1996-11-18
Filing date: 1996-11-18
Publication date: 1998-08-05
Also published as: KR0183944B1

Abstract

본 발명에 따른 위상동기루프회로가 개시된다.

그 구성은 소정의 시스템 클럭에 따라 복합동기 신호를 입력하여 수평동기신호를 출력하고, 상기 복합동기신호가 소정의 위상비교범위 내에 있으면 강제신호를 하이상태, 리셋신호를 로우상태로 출력하고, 상기 복합동기신호가 누락되어 위상비교범위를 벗어나면 위상비교범위의 끝지점에서 다음의 복합동기신호가 입력될 때까지 하이 상태의 리셋신호와 로우상태의 강제신호를 출력하는 제어부;, 상기 제어부로부터 출력된 수평 동기신호가 누락되면, 로우상태의 강제 신호가 입력되어 로우상태로 떨어진 출력단의 전압유지 기간만큼 상기 강제신호에 의해 동작되는 전하펌핑단의 전압을 하이상태로 유지시켜 하이 임피던스 상태의 전압을 출력하는 위상검출기;, 상기 위상검출기의 하이 임피던스 상태로 인해 비교동작 이전의 전압을 홀드하는 전압제어발진기; 및 상기전압제어발진기의 주파수를 분주하여 상기 위상검출기에 기준신호를 출력하는 분주기를 포함한다.

따라서, 상술한 바와 같이 본 발명에 의하면, 입력되는 신호에 노이즈가 발생되거나, 복합동기신호가 누락되거나, 누락후 위상변이가 발생하더라도 안정된 동작을 수행하는 효과를 갖는다.

Description

온스크린 표시장치(OSD)의 위상동기루프회로

본 발명은 위상동기루프회로에 관한 것으로서, 더욱 상세하게는 온스크린 표시장치(OSD)에 있어, 입력신호의 지터(JITTER; 파형의 순간적인 흐트러짐)발생, 입력신호의 누락 및 위상변이시에도 안정된 동작을 수행하는 위상동기루프회로에 관한 것이다.

온스크린 표시장치의 위상동기루프회로는 입력신호의 주파수가 알려져 있고 입력신호의 위상변이가 자주 일어나서 위상동기루프회로가 빨리 입력신호를 슛아가야하는 분야이다. 따라서, 온스크린 표시장치는 위상동기루프회로를 사용하여 문자표시의 기준이 되는 수평동기신호(H. SYNC)의 지터를 줄이게 된다.

일반적으로 온스크린 표시장치의 위상동기루프회로의 입력신호는 텔레비전의 튜너와 비디오 카세트 레코더의 테이프를 통하여 얻는다. 이 때, 입력신호의 주파수가 알려져 있고 그 신호원이 텔레비전의 튜너인 경우, 방송국의 채널을 변경함에 따라 입력신호의 위상이 수시로 변하게 된다. 또한 그 신호원이 비디오 카세트 레코더의 테이프인 경우, 비디오 테이프의 트랙이 채널 1과 채널 2 세그먼트로 나누어져 연속되지 못하기 때문에 필드 주기 단위로 입력신호의 위상변이가 일어나게 된다.

도 1은 위상동기루프회로의 일반적인 기본 블럭을 나타낸 도면으로서, 기준신호와 비교신호의 위상차를 비교하여 전압으로 출력하는 위상검출기(10), 위상동기루프회로의 감도를 조절하는 저역통과필터(12), 입력되는 전압에 따라 자체 발진주파수를 발생시키는 전압제어발진기(14), 발생된 높은 주파수를 알맞은 주파수로 분주하여 기준신호를 발생시키는 분주기(16)로 이루어진다. 예를 들어, 전압제어발진기(14)의 입력전압이 2.5볼트일 때 전압제어발진기(14)의 주파수가 503 KHz로 발진시키고 분주기(16)에서 32 분주하여 15.7 KHz의 안정된 수평동기신호를 출력하고, 이 기준신호와 입력되는 복합동기신호의 위상이 일치할 때 위상검출기(10)의 전압을 2.5 볼트로 출력시킴으로써 안정된 위상동기루프회로가 동작하게 된다.

도 2는 도 1에 도시된 위상동기루프회로에 있어, 종래의 위상검출기의 상세한 구성을 나타낸 도면으로서, 참조부호 20은 비교신호 입력부를, 참조부호 22는 기준신호 입력부를, 참조부호 24는 구동부를, 참조부호 26은 출력부를 각각 나타낸다. 여기서, 기준신호 입력부(20)에는 외부로부터 입력되는 복합동기신호가 입력되고, 비교신호 입력부(22)에는 분주기(16)로부터 출력된 기준신호가 입력된다. 또한, 출력부(26)는 PMOS 트랜지스터와 NMOS 트랜지스터를 직렬로 연결하여 구성한다.

도 3a 내지 도 3b는 도 2에 도시된 종래의 위상검출기의 동작 타이밍을 나타낸 도면으로서, 도 3a는 입력신호에 노이즈가 발생된 경우 오동작 파형을 나타낸 도면이고, 도 3b는 입력신호가 누락되거나 위상천이가 발생한 경우의 오동작 파형을 나타낸 도면이다.

도 2와 도 3을 참조하여 종래의 위상검출기의 동작을 설명하면 다음과 같다.

도 2에 도시된 위상검출기에서는 분주기(16)로부터 출력된 기준신호를 입력하는 기준신호입력부(22)와 외부로부터 유입된 비교신호를 입력하는 비교신호입력부(20)를 통해 수신된 각각의 기준신호와 비교신호의 펄스 상승엣지를 이용하여 두 신호의 위상차를 구하고, 구동부(24)의 출력신호에 의해 출력부(26)의 PMOS 트랜지스터와 NMOS 트랜지스를 온/오프시킴으로써 출력부(26)의 캐패시터를 충방전시켜 전압을 가감시킨다. 이 회로의 동작은 기준신호와 비교신호가 입력될 때 반복되어 기준신호가 비교신호의 주파수에 록킹되며, 한 번 고정된 주파수는 외부 비교신호가 흔들려도 안정되게 유지될 수 있다. 그러나 종래의 위상검출기가 입력신호들의 펄스 상승엣지에서 동작하기 때문에 외부 비교신호에 잡음이 존재하거나, 입력신호가 누락이 되거나 위상변이가 일어나게 되면 오동작이 발생하게 되고, 이 한 번의 오동작으로 인해 계속적인 오동작이 발생하여 정상상태에 다다르는 과도응답시간이 길어지게 된다.

비디오 시스템에서는 이 비교신호를 수평방향의 문자 표시장치의 기준으로 삼기 때문에 비교신호의 주기가 일정하지 못하고 흔들리게 되면 문자 표시장치의 기준점이 흔들려서 주사선 마다 글자의 떨림이 생기게 된다. 이런 떨림 현상을 방지하고자 종래에는 기준신호와 비교신호의 펄스상승엣지를 이용하여 두 신호의 위상차를 구하고 PMOS 트랜지스터와 NMOS 트랜지스터를 온/오프시킴으로써 위상검출기의 출력단에 있는 캐패시터의 전압을 유지시켜 비교신호의 주파수가 기준신호에 고정되게 되며, 한 번 고정된 주파수는 비교신호가 약간씩 흔들린다 하더라도 안정된 동작을 가능하게 하였으나, 외부 비교신호에 많은 잡음이 있게 되면, 위상검출기의 출력단에 있는 캐패시터를 이용하여 동작하기 때문에 캐패시터의 전하 충방전의 요동으로 안정된 위상제어루프회로의 동작을 실행할 수 없는 문제가 발생하게 된다.

본 발명은 상술한 문제점을 해결하기 위해 창출된 것으로서, 입력신호에 위상변이가 일어나거나, 노이즈가 추가되거나, 입력신호가 누락되는 경우에도 안정되게 동작하는 온스크린 표시장치(OSD)의 위상동기루프회로를 제공하는 것을 그 목적으로 한다.

도 1은 위상동기루프회로의 일반적인 기본 블럭을 나타낸 도면이다.

도 2는 도 1에 도시된 위상동기루프회로에 있어, 종래의 위상검출기의 상세한 구성을 나타낸 도면이다.

도 3a 내지 도 3b는 도 2에 도시된 종래의 위상검출기의 동작 타이밍을 나타낸 도면이다.

도 4는 본 발명에 따른 위상동기루프회로의 구성을 나타낸 도면이다.

도 5는 도 4에 도시된 위상검출기(42)의 상세한 구성을 나타낸 도면이다.

도 6은 도 4에 도시된 분주기의 상세한 구성을 나타낸 도면이다.

도 7은 도 4에 도시된 제어부의 상세한 구성을 나타낸 도면이다.

도 8은 본 발명에 따른 동작을 설명하기 위한 타이밍도를 나타낸 도면이다.

상기의 목적을 달성하기 위한 본 발명에 따른 위상동기루프회로는 소정의 시스템 클럭에 따라 복합동기 신호를 입력하여 수평동기신호를 출력하고, 상기 복합동기 신호가 소정의 위상비교범위 내에 있으면 강제신호를 하이상태, 리셋신호를 로우상태로 출력하고, 상기 복합동기신호가 누락되어 위상비교범위를 벗어나면 위상비교범위의 끝지점에서 다음의 복합동기신호가 입력될 때까지 하이 상태의 리셋신호와 로우상태의 강제신호를 출력하는 제어부; 상기 제어부로부터 출력된 수평 동기신호가 누락되면, 로우상태의 강제 신호가 입력되어 로우상태로 떨어진 출력단의 전압유지 기간만큼 상기 강제신호에 의해 동작되는 전하펌핑단의 전압을 하이상태로 유지시켜 하이 임피던스 상태의 전압을 출력하는 위상검출기; 상기 위상검출기의 하이 임피던스 상태로 인해 비교동작 이전의 전압을 홀드하는 전압제어발진기; 및 상기전압제어발진기의 주파수를 분주하여 상기 위상검출기에 기준신호를 출력하는 분주기를 포함하는 것을 특징으로 한다.

본 발명에 있어서, 상기 제어부는 입력되는 복합동기 신호가 소정의 비교범위 내에 소정의 신호가 삽입되면, 잡음신호로 간주하여 이를 보상하는 보상 수평동기신호를 출력함을 특징으로 한다.

본 발명에 있어서, 상기 위상 검출기는 입력된 상기 수평동기신호가 누락된 후 위상변이가 발생하게 되면, 상기 제어부로부터 출력되는 리셋신호에 의해 카운트값이 초기화되는 상기 분주기로부터 출력되는 하이상태의 기준신호와 위상변이가 발생한 수평동기신호가 동기됨을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명한다.

도 4는 본 발명에 따른 위상동기루프회로의 구성을 나타낸 도면으로서, 그 구성을 살펴보면, 시스템 클럭과 입력 복합동기 신호(CSYNC)를 입력하여 강제 신호(FORCE), 보상 수평동기신호(COMP-HYNC) 및 리셋신호(RESET)를 생성하여 출력하는 제어부(40), 제어부(40)로부터 출력된 강제 신호(FORCE), 보상 수평동기신호(COMP-HSYNC), 리셋신호 및 소정의 기준신호를 입력으로하는 위상검출기(42), 위상검출기(42)로부터 출력된 신호의 감도를 조절하는 저역통과필터(44), 저역통과필터(44)로부터 출력되는 전압에 따라 자체 발진주파수를 발생시키는 전압제어발진기(46), 발생된 높은 주파수를 알맞은 주파수로 분주하여 기준신호를 발생시키고 리셋단자를 갖는 분주기(48)로 이루어진다.

여기서, 본 발명에 따른 위상동기루프회로와 종래의 위상동기루프회로의 구성을 대비해 보면, 제어부(40)가 추가되고 위상검출기(42)에서 강제 신호(FORCE)를 수신하고, 분주기(48)에서 리셋신호를 수신하도록 구성하는 것이 다른점이다. 또한, 제어부(40)에서 출력되는 보상 수평동기신호(COMP-HSYNC)는 입력되는 복합동기신호(CSYNC) 사이에 발생된 노이즈 성분이 제거된 신호이다.

이어서, 도 1에 도시된 본 발명에 따른 제어부를 포함하는 위상동기루프회로의 동작 개념을 설명하면 다음과 같다.

먼저, 제어부(40)에 위상비교범위(Phase Compare Ranage ; 이하 PCR이하 한다.)를 설정해 두고 외부 입력신호가 이 범위내에 있는 경우에만 위상비교의 동작을 수행하게 되고, 입력신호가 PCR을 벗어난 경우 위상비교 동작을 중지하고 전압제어발진주파수를 바로 이전의 값으로 홀드하도록 위상검출기(42)의 출력을 제어하여 다음에 입력되는 입력신호와 이 때의 전압제어발진주파수에 의해 분주된 분주기(42)로부터 출력되는 비교신호를 동기시키도록 제어한다.

도 5는 도 4에 도시된 위상검출기(42)의 상세한 구성을 나타낸 도면으로서, 참조부호 50은 리셋신호와 제어부(40)로부터 출력된 보상된 수평동기신호를 각각 입력으로하여 논리합하는 비교신호 입력부를, 참조부호 52는 리셋신호와 분주기(48)로부터 출력된 기준신호를 입력으로하여 논리합하는 기준신호 입력부를, 참조부호 54는 비교신호 입력부(50)와 기준시호 입력부(52)로부터 출력된 신호를 입력하여 소정의 논리회로로 구성된 구동부를 , 참조부호 56은 구동부(54)의 출력신호에 의해 제어되는 출력부를 각각 나타낸다. 여기서, 입력부(50, 52)에는 리셋신호에 의해 위상검출기의 상태가 초기화될 수 있도록 논리게이트(노아게이트)로 구성되며, 출력부(56)에는 PMOS 트랜지스터와 NMOS 트랜지스터를 직렬로 연결한 제1 전하펌핑단(560)과 입력 강제 신호(FORCE)에 의해 전하 펌핑동작을 할 수 있는 제2 전하 펌프단 즉, PMOS 트랜지스터로 구성된다.

도 6은 도 4에 도시된 분주기의 상세한 구성을 나타낸 도면으로서, 전압제어발진기(46)로부터 출력된 발진 주파수(를 입력으로하여 위상동기루프회로의 출력신호와 위상검출기(42)의 기준신호를 발생하며 리셋단자를 포함하고 있다.

도 6에 있어서, 참조부호 600은 발진 주파수(fvco)를 클럭단자로 입력하여 32 분주하는 제1 티플립플롭을, 참조부호 602는 제1 티플립플롭(600)의 출력단자(Q0바)신호를 입력으로하여 16 분주하는 제2 티플립플롭을, 참조부호 604는 제2 티플립플롭(602)의 출력단자(Q1바)신호를 입력으로하여 8분주하는 제3 티플립플롭을, 참조부호 606는 제3 티플립플롭(604)의 출력단자(Q2바)신호를 입력으로하여 4분주하는 제4 티플립플롭을, 참조부호 608은 제4 티플립플롭(606)의 출력단자(Q3바)신호를 입력으로하여 2분주하는 제5 티플립플롭을 각각 나타내고, 참조부호 610은 제1 내지 제 5 티플립플롭(600 내지 608)의 출력단자(Q0, Q1, Q2, Q3, Q4)신호를 입력으로하여 논리곱하는 제1 낸드게이트를 각각 나타낸다. 또한, 참조부호 612는 낸드게이트(610)의 출력신호를 D단자로 입력하고, SN 단자로 RBX 신호(리셋신호가 반전된 신호)를 입력하며 구동클럭을 수신하여 위상동기루프회로의 출력신호인 수평동기신호(HSYNC)를 출력하는 제6 티플립플롭을 나타내고, 참조부호 614는 제1 내지 제 5 티플립플롭(600 내지 608)의 출력단자(Q0, Q1, Q2, Q3, Q4바)신호를 입력으로하여 논리곱하는 제2 낸드게이트를, 참조부호 616은 제1 낸드게이트(610)의 출력신호와 구동클럭신호를 입력으로하여 논리곱하는 제3 낸드게이트를, 참조부호 618은 제2 낸드게이트의 출력신호와 구동클럭신호를 입력으로하여 논리곱하는 제4 낸드게이트를, 참조부호 620은 제 3낸드게이트(616)의 출력신호와 제 6낸드게이트의 출력신호를 입력으로하여 논리곱하는 제5낸드게이트를, 참조부호 622는 제4 낸드게이트(618)의 출력신호와 제 5낸드게이트(620)의 출력신호를 입력으로하여 논리곱하는 제6 낸드게이트를, 참조부호 624는 제5 낸드게이트(620)의 출력신호를 입력하고 구동클럭을 수신하고 SN단자를 통해 RBX 신호를 수신하여 위상검출기의 기준신호를 발생하는 제 7티플립를롭을 각각 나타낸다.

도 7은 도 4에 도시된 제어부(40)의 상세한 구성을 나타낸 도면으로서, 참조부호 700은 입력 복합동기신호를 클럭단자로 입력하고 리셋단자를 가지며 디단자로 전압(VCC)을 입력하는 제8 티플립플롭을, 참조부호 702는 제8 티플립플롭의 출력단자(Q7)신호를 수신하여 출력단자(Q8)를 통해 출력하는 제9 티플립플롭을, 참조부호 704는 제9 티플립플롭(702)의 출력신호를 입력하여 출력단자(Q9바)를 통해 출력하 제10 티플립플롭을 각각 나타낸다. 여기서 제8 티플립플롭(700)의 출력단자(Q7)를 통해 출력되는 신호가 보상 수평동기신호(COMP-HSYNC)이다. 또한, 참조부호 706은 제9 티플립플롭의 출력신호와 제10 티플립플롭의 출력신호를 입력으로하여 논리곱하는 앤드게이트를, 참조부호 708은 앤드게이트(706)의 출력신호를 리셋단자를 통해 수신하고 시스템 클럭을 카운트하는 제1카운터 참조부호 710은 제1 카운터의 카운트값이 소정의 값()이 되었을 때 활성화 신호를 출력하는 제2 디코더를, 참조부호 712는 제1 카운터의 카운트값이 소정의 값()이 되었을 때 활성화 신호를 출력하여 제8 티플립플롭(700)의 리셋단자로 출력하는 제1 디코더를 각각 나타낸다. 또한, 참조부호 714는 제8 티플립플롭(700)의 출력단자(Q7)신호가 리셋단자에 입력되고 디단자에 전압(VCC)이 입력되며 클럭단자에는 제1 디코더(710)의 출력신호가 입력되는 제11 티플립플롭을, 참조부호 716은 소정의 신호가 리셋단자로 입력되고 디단자에 전압(VCC)이 입력되며 클럭단자에는 제1 디코더(710)의 출력신호가 입력되는 제12 티플립플롭을 각가 나타낸다. 여기서, 제12 티플립플롭(716)의 출력단자(Q바)신호가 강제 신호(FORCE)가 된다. 또한, 참조부호 718은 시스템 클럭이 입력되고 제12 티플리플롭(716)의 출력단자(Q바)신호(FORCE)가 리섹단자로 입력되며 원쇼트펄스를 출력하는 제2 카운터를, 참조부호 720은 제2 카운터(718)의 출력신호가되면 활성화신호를 출력하는 제3 디코더를, 참조부호 722는 시스템 클럭신호가 입력되고 제3 디코더(720)의 출력신호가 디단자에 입력되면 출력단자(Q12)를 통해 제12 티플립프롭(716)의 리셋단자에 입력되는 제13 티플립플롭을 각각 나타낸다. 즉, 이 제어부(40)에서는 PCR 영역이전에 소정의 신호가 입력되면 노이즈로 판단하여 그 소정의 신호를 제거하게 된다.

도 8은 본 발명에 따른 동작을 설명하기 위한 타이밍도를 나타낸 도면으로서, 본 발명에 따른 각 블럭간의 신호 파형을 나타낸다.

(A)는 입력신호중에서 노이즈가 삽입된 신호(a), 입력신호가 누락된 신호(d), 위상이 천이된 신호(e)를 포함하는 입력 복합동기신호(CSYNC)를, (B)는 보상수평동기신호(COMP-HYNC)를, (C)는 리셋신호를, (D)는 FORCE신호를, (E)는 위상검출기(42)의 기준신호를, (F)는 위상검출기의 출력신호를 각각 나타내는 파형도이다. 또한,은 노이즈 제거구간으로서, 이 구간에 발생된 신호를 노이즈로 간주하여 제거된다.는 입력신호가 누락된 경우, 소정의 지연시간을 감안한 구간을 나타내며,는구간에서구간을 뺀 구간, 즉, 위상검출기의 비교기의 기준신호만이 입력되어 그 출력이 로우상태가 된 구간만큼 로우신호 상태가 된다.

이어서, 도 4 내지 도 8을 참조하여 본 발명에 의한 위상동기루프회로의 동작을 설명하면 다음과 같다.

먼저, 제어부(40)에서는 복합동기신호가 위상비교범위의 영역에 있으면 강제 신호(FORCE)를 하이상태로, 리셋신호를 로우상태로 출력하므로 위상검출기(42)에서는 종래의 위상검출기와 동일한 동작을 수행한다. 그러나, 입력신호가 누락되면(도 8의 d지점) 소정의 위상비교범위(PCR)를 벗어나게 되어 위상비교범위()의 끝단에서 다음 입력신호가 들어올 때까지(즉, 위상천이가 발생한 e지점) 리셋신호가 하이 상태가 유지되어 위상검출기(42)는 초기화 상태가 되기 때문에 출력부 즉, 제1 전하펌핑단은 로우상태가 되고, PCR 영역이 끝나는 시점에서 일정시간동안 강제 신호(FORCE)가 로우상태가 되어 제2 전하펌핑단이 동작되어 입력신호가 누락되어 로우상태가 되었던 위상검출기(42)의 출력단 신호와 상쇄되어 위상천이 또는 누락 되기 직전의 위상 검출기 출력전압이 된다. 여기서 일정시간은 PCR 영역()의 끝지점에서 PCR 영역의 중심 즉, 앞서 입력된 입력신호를 연장시켰을 때 다음에 오는 입력신호의 시점()까지의 시점으로, 위상검출기(42)의 비교신호가 입력되지 않고 기준신호만 입력됨에 따라 PCR 영역에서 제1 전하펌프단은 로우상태가 된다. 따라서, 이 기간에 해당되는 시간동안 제2 전하펌프단은 하이상태로 동작시키면 두 신호가 상쇄되어 하이 임피던스상태가 된다. 저역통과필터(44)에 입력되는 하리임피던스 상태 즉, 전하는 제로가 되어 발진제어주파수는 위상비교동작 이전의 값으로 홀드하게 된다. 한편, 입력신호가 누락된후 위상변이가 발생하면 분주기(48)는 리셋신호에 희 초기화되어 위상검출기(42)의 기준신호를 하이상태로 만들게 된다. 즉, 입력신호가 PCR 영역을 벗어나게 되면, PCR 영역의 끝에서 다음의 입력신호가 들어올때까지 리셋신호가 하이상태가 되어 분주기(48)의 카운터 값을 0으로 초기화시키고 위상검출기의 기준신호를 하이상태로 만든다. PCR 영역을 벗어난 후 다음 입력신호가 들어올 때 리셋신호가 해제되므로 위상검출기(42)의 기준신호와 비교신호가 동기된다. 물론 입력신호와 전압제어발진기의 출력신호를 동기시킨 것이 아니기 때문에 위의 과정은 전압제어발진기(46)의 출력신호 주기에 해당되는 위상오차가 다음번의 입력신호가 들어왔을 때 발생하게 된다. 그러나, 전압제어발진기(46)의 주파수를 높이고 분주기(48)의 분주값을 키우면 PCR 영역을 벗어난 후의 위상검출기(42)의 기준신호와 비교신호의 위상오차를 줄일 수 있게 되어 이로 인한 과도 응답시간을 줄일 수 있게 된다.

상술한 바와 같이 본 발명에 따른 온스크린 표시장치(OSD)의 위상동기루프회로는 입력되는 신호에 노이즈가 발생되거나, 입력신호가 누락되거나, 누락후 위상변이가 발생하더라도 안정된 동작을 수행하는 효과를 갖는다.

Claims

위상동기루프회로에 있어서,

소정의 시스템 클럭에 따라 복합동기 신호를 입력하여 수평동기신호를 출력하고, 상기 복합동기 신호가 소정의 위상비교범위 내에 있으면 강제신호를 하이상태, 리셋신호를 로우상태로 출력하고, 상기 복합동기신호가 누락되어 위상비교범위를 벗어나면 위상비교범위의 끝지점에서 다음의 복합동기신호가 입력될 때까지 하이 상태의 리셋신호와 로우상태의 강제신호를 출력하는 제어부;

상기 제어부로부터 출력된 수평 동기신호가 누락되면, 로우상태의 강제 신호가 입력되어 로우상태로 떨어진 출력단의 전압유지 기간만큼 상기 강제신호에 의해 동작되는 전하펌핑단의 전압을 하이상태로 유지시켜 하이 임피던스 상태의 전압을 출력하는 위상검출기;

상기 위상검출기의 하이 임피던스 상태로 인해 비교동작 이전의 전압을 홀드하는 전압제어발진기; 및

상기전압제어발진기의 주파수를 분주하여 상기 위상검출기에 기준신호를 출력하는 분주기를 포함하는 위상동기루프회로.
제1항에 있어서, 상기 제어부는 입력되는 복합동기 신호가 소정의 비교범위 내에 소정의 신호가 삽입되면, 잡음신호로 간주하여 이를 보상하는 보상 수평동기신호를 출력함을 특징으로 하는 위상동기루프회로.
제1항에 있어서, 상기 위상검출기는 입력된 상기 수평동기신호가 누락된 후 위상변이가 발생하게 되면, 상기 제어부로부터 출력되는 리셋신호에 의해 카운트값이 초기화되는 상기 분주기로부터 출력되는 하이상태의 기준신호와 위상변이가 발생한 수평동기신호가 동기됨을 특징으로 하는 위상동기루프회로.
제1항에 있어서, 상기 제어부는 입력 복합동기신호를 클럭단자로 입력하고 리셋단자를 가지며 디단자로 전압(VCC)을 입력하여 보상 수평동기신호를 출력하는 제1 티플립플롭;

상기 제1 티플립플롭의 출력단자(Q7)신호를 수신하여 출력단자(Q8)를 통해 출력하는 제2 티플립플롭;

상기 제2 티플립플롭의 출력신호를 입력하여 출력단자(Q9바)를 통해 출력하 제3 티플립플롭;

상기 제2 티플립플롭의 출력신호와 상기 제3 티플립플롭의 출력신호를 입력으로하여 논리곱하는 앤드게이트;

상기 앤드게이트의 출력신호를 리셋단자를 통해 수신하고 시스템 클럭을 카운트하는 제1카운터;

상기 제1 카운터의 카운트값이 소정의 구간값()이 되었을 때 활성화 신호를 출력하는 제1 디코더;

상기 제1 카운터의 카운트값이 소정의 구간값()이 되었을 때 활성화 신호를 출력하여 상기 제8 티플립플롭의 리셋단자로 출력하는 제1 디코더;

상기 제8 티플립플롭의 출력단자(Q7)신호가 리셋단자에 입력되고 디단자에 전압(VCC)이 입력되며 클럭단자에는 상기 제1 디코더의 출력신호가 입력되는 제4 티플립플롭;

소정의 신호가 리셋단자로 입력되고 디단자에 전압(VCC)이 입력되며 클럭단자에 상기 제1 디코더의 출력신호를 입력하여 강제신호를 출력하는 제5 티플립플롭;

시스템 클럭이 입력되고 상기 제5 티플립플롭의 출력단자(Q바)신호(FORCE)가 리셋단자로 입력되며 원쇼트펄스를 출력하는 제2 카운터;

상기 제2 카운터의 출력신호가이 되면 활성화신호를 출력하는 제3 디코더; 및

시스템 클럭신호가 입력되고 상기 제3 디코더의 출력신호가 디단자에 입력되면 출력단자(Q12)를 통해 상기 제5 티플립프롭의 리셋단자에 입력되는 제6 티플립플롭를 포함하는 것을 특징으로 하는 위상동기루프회로,
제1항에 있어서, 상기 위상검출기는 상기 제어부로부터 출력되는 리셋신호에 의해 위상검출기의 상태가 초기화될 수 있도록 논리게이트를 포함하는 비교신호 입력부;

상기 제어부로부터 출력되는 리셋신호에 의해 위상검출기의 상태가 초기화될 수 있도록 논리게이트를 포함하는 기준신호 입력부;

상기 입력부로부터 각각 입력된 신호를 논리조합하여 출력하는 구동부; 및

상기 구동부의 출력신호에 따라, 상기 강제 신호에 의해 동작되는 전하 펌프단를 갖는 출력부를 포함하는 것을 특징으로 하는 위상동기루프회로.