KR19980032528A - 전자 디바이스의 제조장치 및 전자 디바이스의 제조방법 - Google Patents

전자 디바이스의 제조장치 및 전자 디바이스의 제조방법 Download PDF

Info

Publication number
KR19980032528A
KR19980032528A KR1019970051003A KR19970051003A KR19980032528A KR 19980032528 A KR19980032528 A KR 19980032528A KR 1019970051003 A KR1019970051003 A KR 1019970051003A KR 19970051003 A KR19970051003 A KR 19970051003A KR 19980032528 A KR19980032528 A KR 19980032528A
Authority
KR
South Korea
Prior art keywords
chamber
workpiece
electronic device
etching
processing
Prior art date
Application number
KR1019970051003A
Other languages
English (en)
Other versions
KR100432391B1 (ko
Inventor
구고순스케
니코히데오
사사키도모유키
이치무라히데오
가지와라다이헤이
마쓰모토쇼지
나카가와사토시
Original Assignee
모리가즈히로
마쯔시다덴시고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리가즈히로, 마쯔시다덴시고교가부시키가이샤 filed Critical 모리가즈히로
Publication of KR19980032528A publication Critical patent/KR19980032528A/ko
Application granted granted Critical
Publication of KR100432391B1 publication Critical patent/KR100432391B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/02—Details
    • H01J2237/022—Avoiding or removing foreign or contaminating particles, debris or deposits on sample or tube
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/916—Differential etching apparatus including chamber cleaning means or shield for preventing deposits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 플라즈마 에칭 등의 처리시에 웨이퍼에 부착되는 입자를 줄일 수 있는 전자 디바이스의 제조장치 및 제조방법을 제공하기 위한 것으로, 챔버(1) 내에 플라즈마(5)를 생기게 하여 챔버(1) 내의 하부 전극(6) 위에 설치된 반도체 기판(7)의 드라이에칭을 행한다. 하부 전극(6)의 상방에 설치한 석영 상판(10)의 하면의 평균 표면조도(Ra)를 0.2∼5㎛의 범위로 마무리해 둠으로써 석영 상판(10)과 드라이에칭으로 생성된 용착물(21)의 밀착성을 높이고, 챔버(1) 내에 부유하는 입자수를 줄인다. 더구나 석영 상판(10)의 클리닝 후에도 용착물(21)의 부착 강화기능을 유지할 수 있고, 매우 깨끗한 분위기에서 처리함으로써 반도체 기판(7)에 부착되는 이물질의 수를 줄일 수 있다.

Description

전자 디바이스의 제조장치 및 전자 디바이스의 제조방법
본 발명은 챔버 내에서 드라이에칭, 스퍼터링, CVD 등의 처리를 행하도록 한 전자 디바이스의 제조장치 및 전자 디바이스의 제조 방법에 관한 것이다.
최근, 반도체 디바이스를 위시한 전자 디바이스의 고밀도화나 고집적화에 따라 고도의 가공 정밀도가 점점 요구되고 있다. 그 때문에 다수의 트랜지스터를 집적하여 형성되는 LSI나 TFT 등의 대부분의 소자를 집적하여 형성되는 액정 디바이스의 제조 공정에서의 드라이에칭이나 스퍼터링, CVD 등의 각종 처리는 당해 처리를 실행하는 데에 필요한 분위기와 입자가 거의 없는 청정한 분위기를 확보하기 위해 챔버 내에 피가공물을 설치하여 행하는 것이 일반적이다.
여기에서 종래부터 행해지던 드라이에칭 처리를 예로 들어 종래의 전자 디바이스의 제조장치 및 제조방법에 대하여 설명하기로 한다.
도 10은 일본국 특개평 6-196421호 공보에 개시되어 있는 플라즈마 장치에 있어서, 전자 사이클로트론 공명(Electron Cyclotron Resonance ; ECR)을 이용한 것이다.
도 10에 도시된 바와 같이 마이크로파 도입창(101a) 및 플라즈마 인출창(101b)을 구비한 플라즈마 생성실(101)에는 프로스트 처리(frosting)하여 조면(粗面) 가공된 종형 용기(Bell Jar)(104)가 배치된다. 또, 플라즈마 생성실(101)에 연접하여 시료(S)를 싣는 재치대(108)가 배치된 시료실(103)에는 가스 도입관(109) 및 배기관(111)이 접속된다. 시료실(103), 재치대(108) 및 배기관(111)의 일단부를 따라 방착판(防着板)(105)이 배치된다. 플라즈마 생성실(101)의 측벽 및 시료실(103)의 측벽, 저벽, 배기관(111)의 단부의 외측면에는 상부 가온벽(加溫壁)(106a, 106b) 및 하부 가온벽(107a, 107b)이 각각 배치된다. 또, 상부 가온벽(106)의 주위 및 플라즈마 생성실(101)에 접속된 도파관(102)의 일단부를 따라 여자 코일(112)이 배치된다. 그리고 상부 가온벽(106a, 106b) 및 하부 가온벽(107a, 107b)에 온유체(溫流體)를 순환시켜서 종형 용기(104) 및 방착판(105)을 가온하면서 시료(S)를 플라즈마 처리한다. 그리고 상기 종형 용기(104) 및 방착판(105)의 내면은 조면 가공되어 있다.
즉, 이제까지는 방착판(105)의 내면만 조면 가공이 되어 있었으나, 종형 용기(104)로부터도 부착되어 있는 생성물(용착물)이 낙하하는 것을 감안하여 종형 용기(104)의 내면도 조면 가공하여 이 조면 가공된 내면에 플라즈마 처리 등으로 생긴 생성물을 용착물로서 부착시키는 작용을 강화하도록 되어 있다. 이로써 종형 용기(104) 등의 내면으로의 생성물의 부착 작용이 촉진되고, 또 부착되어 있는 생성물의 낙하가 억제되므로 시료(S)에 부착되는 입자수를 줄이도록 되어 있다.
그러나 상기 종래의 플라즈마 장치에는 일정한 사용 시간 후에 필요한 클리닝을 한 후의 기능에 대해서는 일체 고려되어 있지 않으므로 이하와 같은 문제점이 있었다.
예를 들면 내면의 평균 표면조도(Ra)가 10㎛으로도 되는 석영 종형 용기 등으로부터 실리콘을 포함하는 부착물을 제거하고자 하면 1% 정도 농도의 불산 수용액에 1시간 정도 담구어 초음파 세정을 할 필요가 있다. 그러나 이와 같이 장시간동안 불산 수용액에 석영 종형 용기 등을 담구어 초음파 세정을 하면 석영 종형 용기의 내면 자체도 동시에 에칭되고, 조면 가공된 내면의 요철이 둔화되어 표면이 매끄럽게 된다. 그 때문에 종형 용기 등의 내면에 생성물의 부착을 강화하는 기능이 약화된다. 따라서 종형 용기의 내면으로부터 부착물을 제거하고 세정한 후에도 종형 용기 내면에서의 생성물의 부착 강화 기능을 유지하고자 하면 석영 종형 용기를 세정할 때마다 조면 가공을 실시해야 한다. 그러나 이것은 번거로움을 야기할 뿐 아니라 석영 종형 용기가 소모되어 비실용적이다.
또, 본 발명자들이 클리닝 후의 석영 부재 등의 용착물의 부착력 증대 기능을 안정되게 유지하기 위해서는 내면이 어떠한 요철상태를 갖고 있어야 하는지를 조사한 결과, 내면의 최대 표면조도(Rmax)보다는 내면의 평균 표면조도(Ra)가 중요하다는 것을 알 수 있었다. 즉, 최대 표면조도(Rmax)는 비교적 넓은 범위의 최대 높이의 피크값과 최저 높이의 저면값의 차이인데, 평균 표면조도(Ra)는 미세 범위의 요철의 평균 크기를 잘 나타내고 있고, 용착물 제거의 용이함은 미세 범위의 오목부에 어느 정도 용착물이 침식되어 있는지의 여부에 의존한다. 이에 대하여 상기 공보의 종래 기술에서는 클리닝 후의 미생물의 부착 강화기능을 유지하기 위해 평균 표면조도(Ra)를 어떻게 하면 좋은지에 대해서는 전혀 고려되어 있지 않으므로 장치의 일정한 사용 시간마다 필요하게 되는 클리닝을 실시한 후에도 안정되게 그 효과를 유지할 수 없는 문제점이 있다.
본 발명은 상술한 문제점을 감안하여 이루어진 것으로, 전자 디바이스의 제조장치 및 전자 디바이스의 제조방법에 있어서, 반응에 의해 생긴 생성물이 챔버 내에 노출되어 있는 부재의 표면에 부착되는 것을 강화하는 기능을 클리닝 후에도 안정되게 유지할 수 있는 수단을 강구함으로써 전자 디바이스의 제조공정에서의 제품수율의 향상과 제조된 전자 디바이스의 신뢰성 향상을 실현하는 것을 목적으로 한다.
도 1은 본 발명의 제 1 실시예에서의 드라이에칭 장치의 단면도
도 2는 제 1 실시예에 사용한 석영 상판의 표면조도와 범용되는 석영 상판의 표면조도를 촉침식 표면조도 측정기로 측정한 결과를 나타낸 데이터
도 3은 제 1 실시예에서의 드라이에칭 장치와 매끄러운 표면을 갖는 석영 상판을 장착한 드라이에칭 장치에서의 1로트의 슬라이스 처리순서와 패턴 결함으로 되는 1슬라이스 중의 이물질의 수의 관계를 기록한 그래프
도 4는 제 1 실시예의 드라이에칭 장치와 매끄러운 표면을 갖는 석영 상판을 장착한 드라이에칭 장치에서의 웨이퍼 처리 매수와 웨이퍼에 부착된 0.3㎛ 이상의 입자수의 관계를 나타낸 꺽은선 그래프
도 5는 본 발명의 제 2 실시예에 따른 드라이에칭 장치의 단면도
도 6은 본 발명의 제 3 실시예에 따른 드라이에칭 장치의 단면도
도 7은 제 3 실시예의 드라이에칭 장치와 매끄러운 표면을 갖는 석영 링을 장착한 드라이에칭 장치에서의 웨이퍼 처리 매수와 웨이퍼에 부착된 0.3㎛ 이상의 입자수의 관계를 나타낸 꺽은선 그래프
도 8은 본 발명의 제 4 실시예에 따른 드라이에칭 장치의 단면도
도 9는 본 발명의 제 5 실시예에 따른 드라이에칭 장치의 단면도
도 10은 종래의 ECR형 플라즈마를 이용한 플라즈마 장치의 단면도
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 챔버 2 : 상부 전극
3 : 코일 4, 8 : 블로킹 콘덴서
5 : 플라즈마 영역 6 : 하부 전극
7 : 반도체 기판(전자 디바이스) 10, 14 : 석영 상판
11 : 도입구 12 : 배출구
13 : 클램프 15 : 석영 링
21 : 용착물 30 : 석영 분산판
상기 목적을 달성하기 위해 본 발명은 청구항 1∼9에 기재된 제 1 전자 디바이스의 제조장치에 관한 수단과, 청구항 10∼22에 기재된 제 2 전자 디바이스의 제조장치에 관한 수단과, 청구항 23∼24에 기재된 제 3 전자 디바이스의 제조장치에 관한 수단과, 청구항 25∼26에 기재된 전자 디바이스의 제조방법에 관한 수단을 강구하고 있다.
본 발명의 제 1 전자 디바이스의 제조장치는 청구항 1에 기재된 바와 같이, 피가공물에 처리를 실시하여 전자 디바이스를 제조하기 위한 전자 디바이스의 제조장치에 있어서, 내부 분위기를 상기 피가공물을 처리하기 위한 분위기로 유지할 수 있도록 구성된 챔버와, 상기 챔버 내에 배치되어 상기 피가공물을 설치하기 위한 피가공물 설치부와, 상기 챔버의 천정부의 내면에 형성되고, 상기 피가공물을 처리할 때 발생한 생성물의 부착을 강화하는 기능을 갖고, 또 그 기능을 천정부의 클리닝 후에도 유지할 수 있는 평균 표면조도(Ra)로 다듬질된 미세 요철부를 구비하고 있다.
이로써, 천정부의 미세 요철부에 부착된 생성물과 미세 요철부의 밀착성이 높아지므로 생성물층의 일부가 온도 변화 등에 의해 탈락하는 것을 억제할 수 있고, 챔버 내에 부유하는 입자수를 줄일 수 있다. 또, 미세 요철부에 의해 천정부의 표면적이 확대되므로 생성물을 많이 부착시킬 수 있고, 그 만큼 챔버 내에 부유하는 입자수를 더욱 줄일 수 있다. 더구나 천정부의 평균 표면조도(Ra)가 이 부착되어 있는 생성물 낙하의 용이함과 천정부의 클리닝시에 부착되어 있는 생성물 제거의 용이함에 깊은 상관관계를 갖고 있는 것에 착안하여, 미세 요철부의 평균 표면조도(Ra)를 적정 범위가 되도록 구성하고 있으므로 장기간의 사용에서 피가공물에 부착되는 입자수를 줄일 수 있다.
청구항 2에 기재된 바와 같이, 상기 천정부가 석영 유리로 구성되어 있는 경우에는 상기 미세 요철부의 평균 표면조도(Ra)를 0.2∼5㎛으로 하는 것이 바람직하다.
이로써, 다수회의 클리닝을 행해도 피가공물 처리시에 피가공물에 부착되는 입자수를 줄일 수 있는 것이 석영 유리제의 부재에 관한 실험 결과에 의해 뒷받침된다.
청구항 3에 기재된 바와 같이, 상기 챔버의 외부에서 상기 천정부로 근접하여 배치되고, 상기 챔버 내에 유도결합형 플라즈마를 발생시키기 위한 전자파를 보내는 코일이 구비될 수 있다.
이로써 피가공물의 처리시에는 천정부와 챔버 내부의 플라즈마와의 사이에 전계가 생기고, 플라즈마 이온이 천정부에 충돌하는 상태가 되므로 천정부에 부착된 생성물에는 이온의 충돌에 의해 낙하하기 쉬워지는 부분과, 이온의 충돌에 의해 미세한 오목부 내에 침식되어 클리닝시에 제거하기 어려워지는 부분이 생긴다. 이 때, 미세 요철부의 평균 표면조도(Ra)가 적정 범위에 있기 때문에 미세 요철부에 의한 생성물의 부착 강화기능이 얻어지는 동시에 과대한 클리닝을 행하지 않아도 천정부가 챔버 내의 생성물의 부착을 강화하는 기능이 안정되게 유지된다.
청구항 4 및 5에 기재된 바와 같이, 상기 피가공물은 다결정 실리콘, 비정질 실리콘 및 단결정 실리콘 중 적어도 어느 하나를 포함하는 재료로 구성되는 피처리부를 갖고, 상기 전자 디바이스의 제조장치가 상기 피가공물의 피처리부를 에칭하기 위한 에칭장치인 경우에는 상기 챔버 내에 염소 또는 브롬을 포함하는 가스를 도입하기 위한 가스 공급장치를 추가로 구비하는 것이 바람직하다.
청구항 6 및 7에 기재된 바와 같이, 상기 피가공물은 질화실리콘으로 구성되는 피처리부를 갖고, 상기 전자 디바이스의 제조장치가 상기 피가공물의 피처리부를 에칭하기 위한 에칭장치인 경우에는 상기 챔버 내에 불소를 포함하는 가스를 도입하기 위한 가스 공급장치를 추가로 구비하는 것이 바람직하다.
청구항 8 및 9에 기재된 바와 같이, 상기 피가공물은 산화실리콘으로 구성되는 피처리부를 갖고, 상기 전자 디바이스의 제조장치가 상기 피가공물의 피처리부를 에칭하기 위한 에칭장치인 경우에는 상기 챔버 내에 불소를 포함하는 가스를 도입하기 위한 가스 공급장치를 구비하는 것이 바람직하다.
청구항 4 내지 9에 의해, 피가공물의 에칭을 원활하게 행할 수 있는 동시에, 피가공물의 에칭에 의해 발생하는 상기 생성물이 실리콘 원자를 포함하고 있고, 이와 같은 실리콘 원자를 포함하는 생성물이 부착된 상기 천정부를 과대한 조건에서 클리닝하면 생성물을 제거하기 위한 약품에 의해 천정부의 미세한 요철부가 둔화될 우려가 많다. 그러나 천정부의 미세 요철부의 평균 표면조도(Ra)가 적정 범위에 있는 것으로, 과대한 클리닝을 행하지 않아도 부착되어 있는 생성물이 쉽게 제거되므로 처리시의 천정부의 생성물 부착을 강화하는 기능을 안정되게 유지할 수 있게 된다.
본 발명의 제 2 전자 디바이스의 제조장치는 청구항 10에 기재된 바와 같이, 피가공물 처리를 실시하여 전자 디바이스를 제조하기 위한 전자 디바이스의 제조장치에 있어서, 내부의 분위기를 상기 피가공물을 처리하기 위한 분위기로 유지할 수 있도록 구성된 챔버와, 상기 챔버 내에 배치되어 상기 피가공물을 설치하기 위한 피가공물 설치부와, 상기 챔버 내에 배치되고, 석영유리로 구성되는 내부부재와, 상기 내부부재의 챔버 내에 노출되는 표면에 형성되고, 상기 피가공물을 처리할 때 발생한 생성물의 부착을 강화하는 기능을 갖고, 또 그 기능을 클리닝 후에도 유지할 수 있는 평균 표면조도(Ra)로 다듬질된 미세 요철부를 구비하고 있다.
이로써, 내부 부재의 미세 요철부에 부착된 생성물과 미세 요철부의 밀착성이 높아지므로 생성물층의 일부가 온도 변화 등에 의해 탈락하는 것을 억제할 수 있고, 챔버 내에 부유하는 입자수를 줄일 수 있다. 또, 미세 요철부에 의해 천정부의 표면적이 확대되므로 생성물을 많이 부착시킬 수 있고, 그 만큼 챔버 내에 부유하는 입자수를 더욱 줄일 수 있다. 더욱이 천정부의 평균 표면조도(Ra)가 이 부착되어 있는 생성물 낙하의 용이함과 천정부의 클리닝시에 부착되어 있는 생성물 제거의 용이함에 깊은 상관관계를 갖고 있는 것에 착안하여 미세 요철부의 평균 표면조도(Ra)를 적정 범위가 되도록 구성하고 있으므로 장기간의 사용에서 피가공물에 부착되는 입자수를 줄일 수 있다.
청구항 11에 기재된 바와 같이, 상기 미세 요철부의 평균 표면조도(Ra)는 0.2∼5㎛인 것이 바람직하다.
이로써, 다수의 클리닝을 행해도 피가공물의 처리시에 피가공물에 부착되는 입자수를 줄일 수 있는 것이 석영 유리제의 부재에 관한 실험 결과에 의해 뒷받침된다.
청구항 12에 기재된 바와 같이 상기 내부 부재를 상기 피가공물 설치부상에서 상기 피가공물의 주위를 둘러싸도록 배치되고, 챔버 내의 가스의 흐름을 제어하기 위한 석영 링으로 할 수 있다.
청구항 13에 기재된 바와 같이, 상기 챔버의 천정부에는 상기 챔버 내에 상기 피가공물을 처리하기 위한 가스를 도입하는 가스 도입구가 형성되어 있고, 상기 내부 부재는 상기 챔버의 천정부에 근접하여 배치되고, 상기 도입구로부터 상기 챔버 내로 도입되는 가스의 흐름을 챔버 내에 분산시키기 위한 석영 분리판으로 할 수 있다.
청구항 12 또는 13에 의해, 피가공물의 처리시에는 내부 부재와 챔버 내부의 플라즈마와의 사이에 전계가 생기고, 플라즈마 이온이 내부 부재에 충돌하는 상태가 되므로 내부 부재에 부착된 생성물에는 이온의 충돌에 의해 낙하하기 쉬워지는 부분과, 이온의 충돌에 의해 미세한 오목부 내에 침식되어 클리닝시에 제거하기 어려워지는 부분이 생긴다. 이 때, 미세 요철부의 평균 표면조도(Ra)가 적정 범위에 있는 것으로, 미세 요철부에 의한 생성물의 부착 강화기능이 얻어지는 동시에 과대한 클리닝을 행하지 않아도 내부 부재가 챔버 내의 생성물의 부착을 강화하는 기능이 안정되게 유지된다.
청구항 14∼16에 기재된 바와 같이, 상기 피가공물은 다결정 실리콘, 비정질 실리콘 및 단결정 실리콘 중 적어도 어느 하나를 포함하는 재료로 구성되는 피처리부를 갖고, 상기 전자 디바이스의 제조장치가 상기 피가공물의 피처리부를 에칭하기 위한 에칭장치인 경우에는 상기 챔버 내에 염소 또는 브롬을 포함하는 가스를 도입하기 위한 가스 공급장치를 추가로 구비하는 것이 바람직하다.
청구항 17∼19에 기재된 바와 같이, 상기 피가공물은 질화실리콘으로 구성되는 피처리부를 갖고, 상기 전자 디바이스의 제조장치는 상기 피가공물의 피처리부를 에칭하기 위한 에칭장치인 경우에는 상기 챔버 내에 불소를 포함하는 가스를 도입하기 위한 가스 공급장치를 추가로 구비하는 것이 바람직하다.
청구항 20∼22에 기재된 바와 같이, 상기 피가공물은 산화실리콘으로 구성되는 피처리부를 갖고, 상기 전자 디바이스의 제조장치는 상기 피가공물의 피처리부를 에칭하기 위한 에칭장치인 경우에는 상기 챔버 내에 불소를 포함하는 가스를 도입하기 위한 가스 공급장치를 추가로 구비하는 것이 바람직하다.
청구항 14 내지 22에 의해 피가공물의 에칭을 원활하게 행할 수 있는 동시에, 피가공물의 에칭에 의해 발생하는 상기 생성물이 실리콘 원자를 포함하고 있고, 이와 같은 실리콘 원자를 포함하는 생성물이 부착된 상기 내부 부재를 과대한 조건에서 클리닝하면 생성물을 제거하기 위한 약품에 의해 내부 부재의 미세한 요철부가 둔화될 우려가 많다. 그러나 내부 부재의 미세 요철부의 평균 표면조도(Ra)가 적정 범위에 있으므로 과대한 클리닝을 행하지 않아도 부착되어 있는 생성물이 쉽게 제거되므로 처리시의 내부 부재의 생성물 부착을 강화하는 기능을 안정되게 유지된다.
본 발명의 제 3 전자 디바이스의 제조장치는 청구항 23에 기재된 바와 같이, 피가공물에 처리를 실시하여 전자 디바이스를 제조하기 위한 전자 디바이스의 제조장치에 있어서, 내부의 분위기를 상기 피가공물을 처리하기 위한 분위기로 유지할 수 있도록 구성된 챔버와, 상기 챔버 내에 배치되어 상기 피가공물을 설치하기 위한 피가공물 설치부와, 상기 챔버의 적어도 일부를 냉각하기 위한 냉각수단을 구비하고 있다.
청구항 24에 기재된 바와 같이 상기 냉각수단은 상기 챔버의 상판부를 냉각하는 것으로 할 수 있다.
청구항 23 또는 24에 의해 냉각 수단에 의해 냉각되는 챔버의 일부 내면에서 생성물의 휘발이 생기기 어려워져서 생성물의 부착이 강화되고, 챔버 내에 부유하는 입자수를 저감할 수 있다.
본 발명의 전자 디바이스의 제조방법은 청구항 25에 기재된 바와 같이, 챔버 내에 피가공물을 설치하여 피가공물에 전자 디바이스를 제조하기 위한 처리를 행하는 단계와, 상기 처리 동안 상기 챔버의 적어도 일부를 냉각하여 챔버의 내면에 상기 처리시에 발생한 생성물이 퇴적하는 것을 촉진시키는 단계를 포함하는 방법이다.
이 방법에 의해 냉각되어 있는 챔버의 일부 내면에서 생성물의 휘발이 생기기 어려워져서 생성물의 부착이 강화되고 챔버 내에 부유하는 입자수를 줄일 수 있다.
청구항 26에 기재된 바와 같이, 상기 챔버의 적어도 일부 온도는 일정하게 유지하는 것이 바람직하다.
이 방법에 의해 냉각되어 있는 챔버의 일부에 부착되어 있는 생성물이 온도변화에 의해 낙하되는 것이 억제되므로 챔버 내에 부유하는 입자수를 더욱 줄이게 된다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부 도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
이하 본 발명의 실시예에 대하여 설명하기로 한다.
( 제 1 실시예 )
도 1은 제 1 실시예에서의 유도결합형 플라즈마를 이용한 드라이에칭 장치의 구조를 개략적으로 도시한 단면도이다.
도 1에서 1은 챔버, 6은 챔버(1)내 하부에 설치된 하부 전극, 3은 고주파 코일, 5는 챔버(1) 내에 형성되는 플라즈마 영역, 7은 하부 전극(6) 위에 설치된 피가공물인 반도체 기판, 4, 8은 모두 블로킹 콘덴서, 11a, 11b는 챔버(1) 내에 가스를 공급하기 위한 도입구, 12는 챔버(1)로부터 가스를 배출하기 위한 배출구, 10은 석영 상판을 각각 나타낸다. 드라이에칭을 행할 때에는 하부 전극(6)에 블로킹 콘덴서(8)를 통하여 고주파 출력(RF)(13.56㎒)을 인가하고, 플라즈마 영역(5) 중의 반응종의 방향을 맞추고 있다. 또, 석영 상판(10) 위에 설치된 코일(3)에 대하여 블로킹 콘덴서(4)를 통하여 고주파 출력(RF)(13.56㎒)을 인가하고, 고밀도의 플라즈마 영역(5)을 생성하여 하부 전극(6) 위에 위치된 반도체 기판(7)을 에칭하도록 구성되어 있다. 또, 도 1에서 21은 에칭시에 발생한 생성물로서, 석영 상판(10)의 하면에 부착되어 있는 것(이하 용착물이라 함)이다.
본 실시예의 플라즈마 장치에 의해 드라이에칭을 행하는 경우, 피가공물의 재질에 따라 일반적으로는 이하와 같은 종류의 가스를 이용한다.
폴리실리콘막, 아모퍼스 실리콘막, 실리콘 기판을 에칭할 때에는 염소 또는 브롬을 포함하는 가스를 이용한다. 또, 실리콘 산화막을 에칭할 경우에는 불소를 포함하는 가스를 이용한다. 실리콘 산화막을 에칭하는 경우에는 불소를 포함하는 가스, 예를 들면 O2가스, CF4가스, C2F6가스, C4F8가스 및 CHF3가스의 혼합 가스를 이용한다.
여기에서 본 실시예의 특징은 석영 상판(10)의 표면이 매끄럽지 않고, 일부러 미세한 요철을 생기게 하고 있는 점, 다시 말하면 표면조도를 크게 하고 있는 점이다. 즉, 일반적으로 이용되고 있는 석영 상판의 표면은 매우 매끄럽고, 즉 표면조도가 매우 작은데 대하여, 본 실시예에서는 석영 상판(10)의 챔버 내에 노출되어 있는 표면을 거칠게 하는 처리를 실시하고 있다. 이와 같은 거친 표면을 형성하기 위한 처리로서는, 예를 들면 샌드 블러스트나 거친 연마재를 사용한 연삭 등이 있다. 그리고 이와 같은 표면 처리에 의해 석영 상판(10)의 하면에 미세 요철부를 형성하고, 이 미세 요철부에 의해 석영 상판(10)에 용착물(21)의 부착을 강화하는 기능을 부여하고 있다. 또, 이와 같은 기능이 석영 상판(10)의 클리닝 후에도 안정되게 유지되도록 하고 있다. 이하 이들 기능에 관해서 행한 실험 결과에 대하여 설명하기로 한다.
( 용착물의 부착 강화기능에 관한 실험 )
도 2의 (a), (b)는 본 실시예에서 사용한 하나의 석영 상판과 일반적으로 사용되는 매끄러운 표면을 갖는 석영 상판에 대하여 촉침식(觸針式) 표면조도 측정기를 이용하여 표면조도를 측정한 예를 나타내는 데이터이다. 도 2의 (b)에 도시된 바와 같이 널리 이용되고 있는 석영 상판의 평균 표면조도(Ra)는 0.04㎛ 정도로 매우 작은데 대하여 도 2의 (a)에 도시된 바와 같이 본 실시예 중 하나의 예인 석영 상판의 평균 표면조도(Ra)는 샌드 블러스트를 실시하고 있으므로 1.28㎛으로 매우 크게 되어 있다. 단, 본 실시예에서는 이하에 설명하는 바와 같이, Ra0.2∼5㎛ 범위에서 각종 표면조도의 샘플을 작성하고, 이들의 샘플을 사용한 경우에 웨이퍼에 부착되는 입자수와 석영 상판의 부착물의 제거에 관한 실험을 행하고 있다.
도 3은 제 1 실시예에서의 드라이에칭 장치와 매끄러운 표면을 갖는 석영 상판을 장착한 드라이에칭 장치에서의 1로트의 슬라이스 처리순서와 패턴 결함으로 되는 1슬라이스 중의 이물질의 수의 관계를 기록한 그래프이다. 단, 이하의 설명에서 본 실시예에서의 1로트는 웨이퍼 25매를 의미하고, 25매의 슬라이스의 처리가 종료되면 잠시 중지하고, 다음 로트의 슬라이스를 연속적으로 처리하는 프로세스를 채용하고 있다. 도 3에 나타낸 데이터는 챔버의 클리닝 후, 500슬라이스 정도의 웨이퍼를 처리한 후의 1로트(25슬라이스)내의 이물질의 수를 나타낸다. 표면이 매끄러운 석영 상판을 장착한 드라이에칭 장치를 사용한 경우에는 도 3에 도시된 바와 같이 1로트의 처리를 시작할 무렵에는 중지 기간에 챔버 내에 부유하는 입자가 배출되어 있으므로 1로트의 최초의 웨이퍼의 이물질의 수는 적다. 그 후, 연속 처리를 행함에 따라 이물질의 수가 증가하고, 25슬라이스째에서는 100개를 초과하는 이물질이 생긴다. 즉, 웨이퍼에 부착되는 이물질의 수가 많고, 또 이물질의 수에는 처리 매수의 의존성이 있는 것을 알 수 있다. 그에 대하여 본 실시예에서의 드라이에칭 장치를 사용한 경우에는 1로트 내의 웨이퍼에 부착되는 이물질의 수의 처리 매수 의존성은 전혀 없다. 또, 500슬라이스의 처리를 종료한 후의 1로트의 최종 슬라이스에서도 이물질의 수를 0∼3개로 매우 적은 값으로 억제하는 것이 가능하게 되었다.
도 4는 본 실시예에서의 드라이에칭 장치를 사용한 경우와, 매끄러운 표면을 갖는 석영 상판을 장착한 드라이에칭 장치를 사용한 경우의 웨이퍼 처리 매수와 웨이퍼에 부착되어 있는 0.3㎛ 이상의 입자수의 관계를 나타낸 그래프이다. 단, 도 4에 나타내는 입자수는 25매의 슬라이스로 구성되는 1로트 중의 최초의 슬라이스에 대하여 측정한 데이터이다. 매끄러운 표면을 갖는 석영 상판을 장착한 드라이에칭 장치를 사용한 경우에는 도 4의 꺽은선 그래프(SA1)에 나타내는 바와 같이 처리 매수가 1000매 정도로 입자수가 증가하고, 그 시점에서 챔버(1)의 클리닝을 필요로 하고 있다. 그에 대하여 본 실시예에서의 드라이에칭 장치를 사용한 경우에는 도 4의 꺽은선 그래프(SA2)에 나타내는 바와 같이, 처리 매수가 2000매에 도달해도 입자수의 증가는 보이지 않고, 보다 깨끗하고 제품수율이 높은 드라이에칭 프로세스를 행할 수 있게 되었다. 또, 도 4의 꺽은선 그래프(SA2)에 나타내는 데이터는 본 실시예에서의 실험한 표면조도가 Ra0.2∼5㎛ 범위의 석영 상판에 대하여 거의 공통으로 얻어지는 경향을 나타냈으나, 특히 평균 표면조도(Ra)가 1㎛ 이상일 때 부착물의 탈락을 억제하는 기능이 큰 것을 알 수 있었다.
여기에서, 매끄러운 표면을 갖는 석영 상판을 이용한 드라이에칭 장치와 본 실시예의 드라이에칭 장치 사이에서 웨이퍼에 부착되는 이물질의 수에 대하여 상술한 바와 같은 차이가 생기는 것은 이하의 이유에 의한 것이라고 생각된다.
매끄러운 표면을 갖는 상판을 장착한 드라이에칭 장치에서는 석영 상판의 하면에서 용착물의 일부가 덩어리 모양으로 탈락되어 입자로 되어 챔버 내에 부유하기 때문에 웨이퍼에 부착되는 이물질의 수가 많다. 그에 대하여 본 실시예에 의하면 챔버(1) 내에 설치되는 석영 상판(10)의 표면이 거칠게 다듬질되어 있기 때문에 석영 상판(10)의 표면과 용착물(21)의 밀착성을 높게 유지할 수 있다. 따라서, 첫째로, 생성된 생성물을 석영 상판(10)의 표면에 용착물(21)로서 부착시키는 기능이 높으므로, 그 만큼 챔버(1) 내에 부유하는 입자수를 억제할 수 있다. 둘째로, 일단 석영 상판(10)의 표면에 형성된 용착물(21)이 덩어리 모양으로 탈락되는 것을 억제할 수 있으므로 챔버(1) 내에 부유하는 입자수를 더욱 저감할 수 있다. 따라서 보다 깨끗한 드라이에칭 프로세스를 실현할 수 있게 된다.
또, 석영 상판(10)의 표면조도를 거칠게 함으로써 석영 상판(10)의 표면적이 증대하므로, 그 결과, 생성물을 부착하는 면적이 증대하는 것에 의해서도 챔버(1) 내에 부유하는 입자를 줄이는 효과를 얻는 것으로 생각된다.
구체적으로는 용착물의 부착을 강화하고, 그 낙하를 억제하기 위해서는 미세 요철부의 평균 표면조도가 0.2㎛ 이상인 것이 바람직하고, 또 1㎛ 이상인 것이 가장 바람직하다.
( 클리닝에 관한 실험 )
다음에 플라즈마에칭에 사용한 결과 부착물이 두껍게 퇴적하고 있는 석영 상판을 클리닝하는 실험도 하였다. 실험을 행한 클리닝 방법의 주요한 것은 석영 상판을 흐르는 물로 씻는 방법과, 불산의 약 1% 수용액(물 100에 대하여 불산 1의 용적비로 작성된 수용액)에 담구어 초음파를 인가하는 방법이다. 전자의 흐르는 물로 씻는 방법은 실리콘 원자를 포함하는 부착물의 제거에는 효과가 적은 것을 알았다. 그리고 후자의 불산 수용액 중에서 초음파 세정을 행하면 부착된 입자를 클리닝할 수 있는 효과가 있는 것과, 이하와 같이 석영 상판의 평균 표면조도(Ra)에는 상한이 있다는 것을 알았다.
(1) 평균 표면조도(Ra)와 클리닝 시간의 관계
석영 상판의 평균 표면조도(Ra)가 너무 거친 것에서는 상당히 장시간 동안 불산 약 1% 수용액 중에서 초음파 세정을 할 필요가 있고, 이 클리닝을 위해 필요한 시간은 석영 상판의 표면조도가 클수록 길어지는 경향이 있다. 예를 들면 평균 표면조도(Ra)가 10㎛의 석영 상판에서는 1시간 이상 클리닝을 행할 필요가 있었다.
(2) 표면조도의 종류
일반적으로 표면조도를 표시하는 방법에는 다수의 표시방법이 있으나, 가장 자주 사용되고 있는 것으로서, 피측정물의 표면을 어느 단면에서 스캔한 경우에 얻어지는 요철곡선의 최대 높이 위치(피크)와 최저 높이 위치의 차인 최대 표면조도(Rmax)와 미세한 요철의 평균적인 조도를 나타내는 평균조도(Ra)가 있다. 최대 표면조도(Rmax)가 크면 표면적이 증대하므로 표면적의 증대 효과에 의해 생성물의 부착 강화기능은 확실하게 커진다. 그러나 부착되어 있는 생성물의 낙하를 억제하는 기능은 오히려 평균 표면조도(Ra)에 강하게 의존하는 것으로 생각된다. 특히, 클리닝시에 용착물을 제거하기 쉬운지의 여부는 최대 표면조도(Rmax)와는 직접적으로 관계가 없다고 생각된다. 즉, 클리닝시의 용착물 제거의 용이함은 미세 요철부의 표면적이 증대하고 있는지의 여부는 아니고, 미세 요철부에 용착물이 밀착되어 있는지의 여부에 의존하기 때문이다.
본 실시예에 관한 실험 결과, 특히 석영 상판의 클리닝 시간에 대해서는 최대 표면조도(Rmax)보다도 평균 표면조도(Ra)와의 관련성이 깊은 것을 알았다. 이것은 평균 표면조도(Ra)가 크면 작은 범위의 홈도 깊어지기 때문에 용착물이 이 깊은 홈 내에 침식되기 때문이라고 생각된다. 여기에서 일반적으로 최대 표면조도(Rmax)가 같아도 평균 표면조도(Ra)가 같다고는 한정되지 않는다. 단, 평균 표면조도(Ra)가 크면 최대 표면조도(Rmax)도 크게 된다. 따라서 간접적으로는 최대 표면조도(Rmax)와 용착물 제거의 용이함과는 관계가 있으나, 최대 표면조도(Rmax)에 의해 미세 요철부의 적정한 조도의 범위를 정하는 것은 타당하지 않은 것을 알았다.
(3) 클리닝 조건과 클리닝 후의 용착물의 부착 강화기능의 관계
실험 결과, 장시간의 클리닝을 행한 석영 상판을 이용하여 에칭을 행하면 석영 상판의 미세 요철부의 용착물의 부착 강화기능이 작아지는 것을 알았다. 그 이유는 이하와 같다. 평균 표면조도(Ra)가 큰 석영 부재를 클리닝할 경우, 용착물에 실리콘 원자가 포함되어 있으면 물 : HF = 100 : 1 정도의 수용액 중에서 초음파 세정할 필요가 있다. 평균 표면조도(Ra)가 특히 10㎛ 정도가 되면 1시간 정도 세정할 필요가 있고, 이 클리닝에 의해 석영 부재의 요철이 둔화된다. 이렇게 되면 이미 용착물의 부착을 강화하여 용착물의 탈락을 억제하는 기능이 약해진다. 그 때문에 이와 같이 너무 큰 평균 표면조도(Ra)를 갖는 것에서는 클리닝을 행하는 동시에 다시 표면을 거칠게 하기 위한 가공을 행할 필요가 있어 비실용적이었다. 또, 불산의 농도를 진하게 하여 클리닝 시간을 단축해도 같은 결과가 얻어졌다. 또, 깊게 들어간 부착물이 제거되지 않고 그대로 남아 다음 사용중에 낙하하여 기판 상에 입자로서 부착되는 일도 있다. 그런데, Ra가 5㎛ 이하라면 수분 이내의 불산 수용액 중의 초음파 세정에 의해 부착물이 제거된다. 수분 이내의 세정이라면 석영판의 평균 표면조도(Ra)에는 변화는 없다. 특히 평균 표면조도(Ra)가 2㎛ 이하인 경우에는 불산을 이용하지 않고 간단히 흐르는 물로 세정하는 것 만으로도 실리콘 원자를 포함하는 용착물을 제거할 수 있다.
(4) 클리닝을 반복했을 때에도 용착물의 부착 강화기능을 유지하기 위한 평균 표면조도(Ra)
이상과 같이 여러번 클리닝을 반복했을 때에 용착물의 부착력 증대기능을 안정되게 발휘하려면 석영 상판의 평균 표면조도(Ra)가 2㎛ 이하인 것이 가장 바람직하다. 단, Ra가 5㎛ 이하라면 다수회의 클리닝을 행한 후에는 석영 상판의 표면을 거칠게 하는 가공을 다시 행할 필요가 생길지도 모드지만 실용성은 충분히 얻어졌다.
( 상기 실험을 종합하여 얻어진 미세 요철부의 최적의 표면조도 )
이상의 결과를 종합하면 석영 상판의 최적인 표면조도는 최대 표면조도(Rmax)보다도 평균 표면조도(Ra)가 어느 범위에 있는가에 강하게 의존하고 있다. 그리고 사용중의 용착물의 부착 강화기능과 클리닝 후의 이 기능의 저하 방지하는 두가지 관점에서 보아 석영 상판의 평균 표면조도(Ra)가 0.2∼5㎛의 범위에 있는 것이 바람직하고, 또 평균 표면조도(Ra)가 1∼2㎛ 범위에 있는 것이 가장 바람직하다.
또, 상기 종래의 ECR형 플라즈마를 이용한 플라즈마 장치와 본 실시예의 플라즈마 장치인 드라이에칭 장치의 차이에 대하여 이하에 설명하기로 한다.
본 실시예에서 사용한 유도결합형 플라즈마를 이용한 플라즈마 장치에서는 코일(3)에 인가된 고주파 전력에 의해 발생하는 전자파가 석영 상판(10)을 통과하기 위해 석영 상판(10)이 정(+)으로 대전하고, 챔버(1) 내에 형성되는 플라즈마(5)와 석영 상판(10) 사이에 전압(Vdc)이 존재하고 있고, 이 전압(Vdc)에 의해 가속된 이온이 석영 상판(10)에 충돌하는 상태로 되어 있다. 따라서 용착물(21)과 석영 상판(10)의 부착력이 작으면 이 이온의 충돌에 의해 용착물(21)의 박리가 생기기 쉽다. 이 때문에 일반적으로 사용되고 있는 매끄러운 표면을 갖는 석영 상판을 장착한 경우, 도 1에 도시하는 코일(3)의 아래쪽이 선택적으로 박리되기 쉽다. 한편, 본 발명과 같이 미세 요철부를 갖는 석영 상판(10)을 장착한 경우에는 미세 요철부의 홈부에 들어간 용착물(21)이 이온에 의해 깍여 홈부로 침식하는 상태로 되고, 클리닝시에는 제거되기 어려운 것으로 되어 있다. 따라서 미세 요철부의 홈부가 너무 깊으면 석영 상판(10)의 클리닝 조건을 과도하게 하지 않으면 용착물이 제거되지 않게 된다.
그에 대하여 종래의 플라즈마 장치의 경우, 동 공보 중의 도 1에 도시된 바와 같이 여자 코일(12)에 의해 자계를 형성하면서 플라즈마 생성실(1) 내에 마이크로파를 도입하여 플라즈마를 생성하고, 생성된 플라즈마를 여자 코일(12)에 의해 형성되는 발산 자계에 의해 시료실(3) 내의 재치대(8)의 상방 부근으로 유도하는 것이다. 이러한 구조의 것에서는 플라즈마와 종형 용기 사이에 전압(Vdc)이 거의 존재하지 않으므로 본 실시예와 같이 용착물이 플라즈마 이온에 의해 깍이는 일이 없으므로 종형 용기의 내면에서의 용착물의 부착 기구는 본 실시예와는 다른 것으로 생각된다.
따라서 미세 요철부의 표면조도의 적정 범위를 최대 표면조도(Rmax)는 아니고 평균 표면조도(Ra)에서 규정하는 것은, 특히 본 실시예와 같은 플라즈마 영역과 미세 요철부가 형성되는 부재 사이에 전압(Vdc)이 존재하는 형태의 플라즈마를 발생시키는 것, 즉 유도결합형 플라즈마 혹은 후술하는 용량결합형 플라즈마를 이용한 전자 디바이스의 제조장치에서 현저한 효과를 얻을 수 있다.
또, 특히 실리콘 원자를 포함하는 용착물을 제거하고자 하면 불산 수용액 중에서의 초음파 세정을 행할 필요가 있으나, 예를 들면 알루미늄 등의 용착물은 흐르는 물로 제거되므로 석영 유리로 구성되는 부재에서는 그 표면의 요철이 둔화되는 일은 없다. 따라서 석영 유리로 구성되는 부재에 미세 요철부를 설치하는 경우에는 실리콘 원자를 포함하는 용착물을 생성하는 가공을 행하는 플라즈마 장치에서 그 효과가 크다.
( 제 2 실시예 )
도 5는 본 실시예에서의 드라이에칭 장치의 구조를 개략적으로 도시한 단면도이다. 도 1에서 1은 챔버, 6은 챔버(1)내 하부에 설치된 하부 전극, 3은 고주파 코일, 5는 챔버(1) 내에 형성되는 플라즈마 영역, 7은 하부 전극(6) 위에 설치된 피가공물인 반도체 기판, 4, 8은 모두 블로킹 콘덴서, 11a, 11b는 챔버(1) 내에 가스를 공급하기 위한 도입구, 12는 챔버(1)로부터 가스를 배출하기 위한 배출구, 14는 석영 상판을 각각 나타낸다. 드라이에칭을 행할 때에는 하부 전극(6)에 대하여 블로킹 콘덴서(8)를 통하여 고주파 출력(RF)(13.56㎒)을 인가하고, 플라즈마 영역(5) 중의 반응종의 방향을 맞추고 있다. 또, 석영 상판(14) 위에 설치된 코일(3)에 대하여 블로킹 콘덴서(4)를 통하여 고주파 출력(RF)(13.56㎒)을 인가하고, 고밀도의 플라즈마 영역(5)을 생성하여 하부 전극(6) 위에 위치된 반도체 기판(7)을 에칭하도록 하고 있다.
여기에서 본 실시예의 특징은 상기 석영 상판(14)이 중공(中空)형상으로 형성되어 수냉되도록 구성되어 있고, 이 석영 상판(14)에 용착물(21)을 적극적으로 부착시키도록 구성되어 있는 점이다. 단, 본 실시예에서는 석영 상판(14)의 표면은 매끄럽게 다듬질되어 있고, 상기 제 1 실시예와 같이 표면을 거칠게 하는 처리는 행하지 않는다.
본 실시예에서도 이하의 작용에 의해 상기 도 3, 도 4에 도시된 제 1 실시예와 같은 효과를 얻을 수 있다.
우선 석영 상판(14)을 저온으로 냉각함으로써 석영 상판(14)으로의 생성물의 퇴적 작용을 강화할 수 있고, 그 만큼 챔버(1) 내에 부유하는 입자수를 줄일 수 있다.
특히 석영 상판(14)을 일정 온도로 냉각함으로써 용착물(21)과는 열팽창율이 다른 석영 상판의 가열, 냉각 사이클에 기인하여 생성되는 용착물(21)의 탈락을 억제할 수 있고, 챔버(1) 내에 부유하는 입자수를 저감할 수 있고, 현저한 효과를 발휘할 수 있다.
단, 본 발명은 본 실시예에 한정되는 것은 아니고, 온도를 일정하게 제어하지 않고 석영 상판을 냉각하는 것 만으로도 된다.
또, 본 실시예의 경우에는 석영 상판(14)의 표면을 거칠게 하지 않아도 되므로 원칙적으로는 클리닝에 의한 용착물의 부착 강화기능의 저하를 고려할 필요는 없으나, 본 실시예의 구성에 덧붙여서 상기 제 1 실시예와 같이 석영 상판(14)의 하면을 거칠게 마감하는 경우에는 평균 표면조도(Ra)를 0.2∼5㎛ 사이로 하는 것이 바람직하고, 또 1∼2㎛ 사이로 하는 것이 보다 바람직하다.
( 제 3 실시예 )
다음에 제 3 실시예에 대하여 설명하기로 한다. 도 6은 본 실시예에 관한 용량결합형 플라즈마를 이용한 RIE(반응성 이온 에칭)에 의한 드라이에칭 장치의 구조를 개략적으로 도시한 단면도이다.
도 6에서 1은 챔버, 6은 챔버(1)내 하부에 설치된 하부 전극, 5는 챔버(1) 내에 형성되는 플라즈마 영역, 7은 하부 전극(6) 위에 설치된 피가공물인 반도체 기판, 8은 블로킹 콘덴서, 11은 챔버(1) 내에 가스를 공급하기 위한 도입구, 12는 챔버(1)로부터 가스를 배출하기 위한 배출구를 각각 나타낸다. 드라이에칭을 행할 때에는 하부 전극(6)에 블로킹 콘덴서(8)를 통하여 고주파 출력(RF)(13.56㎒)을 인가하고, 플라즈마 영역(5)을 생성하여 하부 전극(6) 위에 위치된 반도체 기판(7)을 에칭하도록 하고 있다.
여기에서 본 실시예의 특징은 도 6에 도시된 바와 같이 클램프(13) 위에 가스의 흐름을 제어하여 에칭의 균일성을 향상시키기 위한 석영 링(15)이 배치되어 있고, 이 석영 링(15)의 표면이 거칠게 마무리되어 있어 이 석영 링(15)에 용착물(21)을 적극적으로 부착시키도록 구성되어 있는 점이다.
도 7은 매끄러운 표면을 갖는 석영 링을 이용한 드라이에칭 장치를 사용한 경우와 본 실시예에 따른 드라이에칭 장치를 사용한 경우에서의 웨이퍼 처리 매수와 웨이퍼에 부착되어 있는 0.3㎛ 이상의 입자수의 관계를 나타낸 그래프이다. 단 도 7에 나타내는 입자수는 25매의 슬라이스로 구성되는 1로트 중의 최초의 슬라이스에 대하여 측정한 데이터이다. 매끄러운 표면을 갖는 석영 링을 장착한 드라이에칭 장치를 사용한 경우에는 도 7의 꺽은선 그래프(SA3)에 나타내는 바와 같이 처리 매수가 500매 정도에서 입자수가 증가하고, 그 시점에서 클리닝을 필요로 하고 있다. 그에 대하여 본 실시예에서의 드라이에칭 장치를 사용한 경우에는 도 7의 꺽은선 그래프(SA4)에 나타내는 바와 같이, 처리 매수가 1500매에 도달해도 입자수의 증가는 보이지 않고, 보다 깨끗하고 제품수율이 높은 드라이에칭 프로세스를 행할 수 있게 되었다.
또, 본 실시예에서도 상기 제 1 실시예와 같은 클리닝에 관한 실험을 행한 결과, 석영 링의 클리닝에 의한 용착물의 부착을 강화하는 기능을 부여하고, 또 클리닝 후의 이 기능의 저하를 방지하는 의미에서 석영 링의 평균 표면조도(Ra)가 0.2∼5㎛ 범위에 있는 것이 바람직하고, 평균 표면조도(Ra)가 1∼2㎛ 범위에 있는 것이 보다 바람직하다.
또, 본 실시예의 용량결합형 플라즈마를 이용한 플라즈마 발생장치에서도 플라즈마(5)와 석영 링(15)의 사이에 전압(Vdc)이 존재하므로 미세 요철부에 부착되는 용착물의 부착 상태는 상기 제 1 실시예와 같다고 생각된다. 따라서, 미세 요철부의 표면조도의 적정 범위를 최대 표면조도(Rmax)가 아니라 평균 표면조도(Ra)로 규정하는 것은 본 실시예와 같은 전자 디바이스의 제조장치에서 현저한 효과를 얻는다.
또, 특히 실리콘 원자를 포함하는 용착물을 제거하고자 하면 불산 수용액 중에서의 초음파 세정을 행할 필요가 있으나, 예를 들면 알루미늄 등의 용착물은 흐르는 물로 제거되므로 석영 유리로 구성되는 부재에서는 그 표면의 요철이 둔화되는 일은 없다. 따라서 석영 유리로 구성되는 부재에 미세 요철부를 설치하는 경우에는 실리콘 원자를 포함하는 용착물을 생성하는 가공을 행하는 플라즈마 장치에서 그 효과가 크다.
( 제 4 실시예 )
다음에 제 4 실시예에 대하여 설명하기로 한다.
도 8은 제 4 실시예에서의 유도결합형 플라즈마를 이용한 드라이에칭 장치의 구조를 개략적으로 도시한 단면도이다.
도 8에서 1은 챔버, 2는 상부 전극, 6은 챔버(1)내 하부에 설치된 하부 전극, 5는 챔버(1) 내에 형성되는 플라즈마 영역, 7은 하부 전극(6) 위에 설치된 피가공물인 반도체 기판, 4, 8은 모두 블로킹 콘덴서, 11은 챔버(1) 내에 가스를 공급하기 위한 도입구, 12는 챔버(1)로부터 가스를 배출하기 위한 배출구를 각각 나타낸다. 드라이에칭을 행할 때에는 하부 전극(6)에 블로킹 콘덴서(8)를 통하여 고주파 출력(RF)(13.56㎒)을 인가하고, 플라즈마 영역(5) 중의 반응종의 방향을 맞추고 있다. 또, 상부 전극(2)에 대하여 블로킹 콘덴서(4)를 통하여 고주파 출력(RF)(13.56㎒)을 인가하고 중밀도의 플라즈마 영역(5)을 생성하여 하부 전극(6) 위에 위치된 반도체 기판(7)을 에칭하도록 구성되어 있다.
여기에서 본 실시예의 특징은 상부 전극(2)의 하방에는 도입구(11)로부터 도입된 가스를 분산하여 챔버(1) 내에 유입되기 위한 석영 분산판(30)이 배치되어 있고, 이 석영 분산판(30)의 하면이 매끄럽지 않고 일부러 미세한 요철을 생기게 하여 이 석영 분산판(30)에 용착물(21)을 적극적으로 부착시키도록 구성되어 있는 점이다. 즉, 석영 분산판(30)의 하면을 거칠게 하는 처리를 실시하고 있다. 이와 같은 거친 표면을 형성하기 위한 처리로서는 샌드 블러스트나 거친 연마재를 사용한 연삭 등이 있다. 그리고 석영 분산판(30)의 하면의 평균 표면조도(Ra)는 0.2∼5㎛의 범위 내에 있다.
본 실시예의 플라즈마 장치에 있어서도 제 1 실시예와 같은 피가공물에 대하여 상기 제 1 실시예와 같은 가스를 이용하여 드라이에칭을 행할 수 있다.
그리고 본 실시예에서는 석영 분산판(30)에 의해 챔버(1) 내의 가스의 흐름이 균일화되어 반도체 기판(7) 위에서의 에칭의 균일성이 확보되는 동시에 석영 분산판(30)의 하면이 거칠게 다듬기되어 있으므로 에칭 가공에서의 생성물을 부착시키는 기능이 강화되고, 또 용착물의 부착력이 높아져서 그 탈락이 억제된다. 또, 평균 표면조도(Ra)가 적정한 범위 내에 있기 때문에 클리닝 후에도 안정되게 그 기능이 효과적으로 유지된다.
또, 본 실시예의 에칭장치에 있어서도 석영 분산판(30)과 플라즈마(5) 사이에 전압(Vdc)이 존재한다. 따라서 용착물을 제거하는 클리닝을 행하는 시점에서는 용착물이 석영 분산판(30)의 미세 오목부 내에 침식된 상태로 되어 있으므로 본 발명을 적용하는 효과가 크다.
( 제 5 실시예 )
다음에 제 5 실시예에 대하여 설명하기로 한다. 도 9는 본 실시예에 관한 2주파 방전식의 플라즈마를 이용한 RIE(반응성 이온 에칭)에 의한 드라이에칭 장치의 구조를 개략적으로 도시한 단면도이다.
도 9에서 1은 챔버, 6은 챔버(1)내의 하부에 설치된 하부 전극, 5는 챔버(1) 내에 형성되는 플라즈마 영역, 7은 하부 전극(6) 위에 설치된 피가공물인 반도체 기판, 8은 블로킹 콘덴서, 11은 챔버(1) 내에 가스를 공급하기 위한 도입구, 12는 챔버(1)로부터 가스를 배출하기 위한 배출구를 각각 나타낸다. 드라이에칭을 행할 때에는 하부 전극(6)에 대하여 블로킹 콘덴서(8)를 통하여 고주파 출력(RF)(13.56㎒)을 인가하고, 플라즈마 영역(5)을 생성하여 하부 전극(6) 위에 위치된 반도체 기판(7)을 에칭하도록 하고 있다.
여기에서 본 실시예의 특징은, 챔버내 상부에는 도입구(11)로부터 도입된 가스를 분산하여 챔버(1) 내에 유입시키기 위한 석영 분산판(30)이 배치되어 있고 이 석영 분산판(30)의 하면이 매끄럽지 않고 일부러 미세한 요철을 생기게 하여 이 석영 분산판(30)에 용착물(21)을 적극적으로 부착시키도록 구성되어 있는 점이다. 즉, 석영 분산판(30)의 하면을 거칠게 하는 처리를 실시하고 있다. 이와 같은 거친 표면을 형성하기 위한 처리로서는 샌드 블러스트나 거친 연마재를 사용한 연삭 등이 있다. 그리고 석영 분산판(30)의 하면의 평균 표면조도(Ra)는 0.2∼5㎛의 범위 내에 있다.
그리고 본 실시예에서도 석영 분산판(30)에 의해 챔버(1) 내의 가스의 흐름이 균일화되어 반도체 기판(7) 위에서의 에칭의 균일성이 확보되는 동시에 석영 분산판(30)의 하면이 거칠게 다듬기되어 있으므로 에칭 가공에서의 생성물을 부착시키는 기능이 강화되고, 또 용착물의 부착력이 높아져서 그 탈락이 억제된다. 또, 평균 표면조도(Ra)가 적정한 범위 내에 있는 것으로, 클리닝 후에도 안정되게 그 기능이 효과적으로 유지된다.
또, 본 실시예의 에칭장치에 있어서도 석영 분산판(30)과 플라즈마(5) 사이에 전압(Vdc)이 존재한다. 따라서 용착물을 제거하는 클리닝을 행하는 시점에서는 용착물이 석영 분산판(30)의 미세 오목부 내에 침식된 상태로 되어 있으므로 본 발명을 적용하는 효과가 크다.
( 기 타 )
상기 제 1, 제 3∼5 실시예에서는 석영 상판(10), 석영 링(15) 또는 석영 분산판(30)의 표면을 거칠게 형성하였으나 알루미늄 등으로 구성되는 챔버(1)의 케이싱의 내벽면을 거칠게 형성하는 것에 의해서도 같은 효과가 얻어진다. 또, 모든 부분이 유리제가 아니라도, 예를 들어 표면부만 유리 형상의 물질로 코팅된 전극 등의 표면을 거칠게 다듬기해두는 것에 의해서도 본 발명의 효과를 발휘할 수 있다. 또, 표면조도라는 개념에 들어가지 않는 비교적 큰 요철이지만 물체의 크기로 말하면 미세 요철부를 일부러 챔버의 내벽면이나 내부 부재의 표면에 설치하여 표면적을 증대시키는 것에 의해서도 본 발명의 효과를 얻을 수 있다.
특히 석영 유리 등의 투명성 부재는 빛을 투과시키기 위해 표면이 거울면 형상으로 매끄럽게 마감되어 있는 것이 많지만, 그와 같은 유리 부재의 표면을 거칠게 마감함으로써 본 발명의 효과를 얻을 수 있다.
또, 상기 각 실시예에서는 드라이에칭 장치에 대하여 본 발명을 적용한 예를 설명하였으나, 본 발명은 이러한 실시예에 한정되는 것은 아니고, 플라즈마 CVD나 플라즈마를 사용하지 않는 처리장치, 예를 들어 스퍼터링 장치 등의 처리장치 전반에 대하여 적용할 수 있는 것이다. 또, 전자 디바이스를 제조하기 위한 장치에 한정되는 것은 아니고, 예를 들면 액정 디바이스 등의 이물질의 부착이 문제로 되는 전자 디바이스 전반에 적용되는 것이다.
청구항 1∼9의 전자 디바이스의 제조장치에 의하면, 챔버의 천정부에 피가공물을 처리할 때 발생된 생성물의 부착을 강화하는 기능을 갖고, 또 그 기능을 천정부의 클리닝 후에도 유지할 수 있는 평균 표면조도(Ra)로 다듬질된 미세 요철부를 설치하였으므로 반복 클리닝해도 생성물의 부착 강화기능을 안정되게 유지할 수 있고, 따라서 전자 디바이스의 제품수율의 향상과 제조되는 전자 디바이스의 신뢰성 향상을 도모할 수 있다.
청구항 10∼22의 전자 디바이스의 제조장치에 의하면, 챔버 내에 배치되는 내부 부재에 피가공물을 처리할 때 발생된 생성물의 부착을 강화하는 기능을 갖고, 또 그 기능을 천정부의 클리닝 후에도 유지할 수 있는 평균 표면조도(Ra)로 다듬질된 미세 요철부를 설치하였으므로 반복 클리닝해도 생성물의 부착 강화기능을 안정되게 유지할 수 있고, 따라서 전자 디바이스의 제품수율의 향상과 제조되는 전자 디바이스의 신뢰성 향상을 도모할 수 있다.
청구항 23∼24의 전자 디바이스의 제조장치에 의하면, 챔버의 적어도 일부를 냉각하는 수단을 설치하였으므로 생성물의 부착 강화작용과 생성물의 휘발 방지작용에 의해 챔버 내에 부유하는 입자수를 줄일 수 있고, 따라서 전자 디바이스의 제조 제품수율의 향상과 제조되는 전자 디바이스의 신뢰성의 향상을 도모할 수 있다.
청구항 25∼26의 전자 디바이스의 제조방법에 의하면, 전자 디바이스에 대하여 원하는 처리를 행하는 동안, 상기 챔버의 적어도 일부를 냉각하도록 하였으므로 생성물의 부착 강화작용과 생성물의 휘발 방지작용에 의해 챔버 내에 부유하는 입자수를 줄일 수 있고, 따라서 전자 디바이스의 제조 제품수율의 향상과 제조되는 전자 디바이스의 신뢰성 향상을 도모할 수 있다.
상술한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 첨부된 특허청구의 범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.

Claims (26)

  1. 피가공물에 처리를 실시하여 전자 디바이스를 제조하기 위한 전자 디바이스의 제조장치에 있어서,
    내부 분위기를 상기 피가공물을 처리하기 위한 분위기로 유지할 수 있도록 구성된 챔버와,
    상기 챔버 내에 배치되어 상기 피가공물을 설치하기 위한 피가공물 설치부와,
    상기 챔버의 천정부의 내면에 형성되고, 상기 피가공물을 처리할 때 발생된 생성물의 부착을 강화하는 기능을 갖고, 또 그 기능을 천정부의 클리닝 후에도 유지할 수 있는 평균 표면조도(Ra)로 다듬질된 미세 요철부를 포함하는 것을 특징으로 하는 전자 디바이스의 제조장치.
  2. 제 1 항에 있어서,
    상기 천정부는 석영 유리로 구성되어 있고,
    상기 미세 요철부의 평균 표면조도(Ra)는 0.2∼5㎛인 것을 특징으로 하는 전자 디바이스의 제조장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 챔버의 외부에서 상기 천정부로 근접하여 배치되고, 상기 챔버 내에 유도결합형 플라즈마를 발생시키기 위한 전자파를 보내는 코일을 추가로 포함하는 것을 특징으로 하는 전자 디바이스의 제조장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 피가공물은 다결정 실리콘, 비정질 실리콘 및 단결정 실리콘 중 적어도 어느 하나를 포함하는 재료로 구성되는 피처리부를 갖고 있으며,
    상기 전자 디바이스의 제조장치는 상기 피가공물의 피처리부를 에칭하기 위한 에칭장치이며,
    상기 챔버 내에 염소 또는 브롬을 포함하는 가스를 도입하기 위한 가스 공급장치를 추가로 포함하는 것을 특징으로 하는 전자 디바이스의 제조장치.
  5. 제 3 항에 있어서,
    상기 피가공물은 다결정 실리콘, 비정질 실리콘 및 단결정 실리콘 중 적어도 어느 하나를 포함하는 재료로 구성되는 피처리부를 갖고 있으며,
    상기 전자 디바이스의 제조장치는 상기 피가공물의 피처리부를 에칭하기 위한 에칭장치이며,
    상기 챔버 내에 염소 또는 브롬을 포함하는 가스를 도입하기 위한 가스 공급장치를 추가로 포함하는 것을 특징으로 하는 전자 디바이스의 제조장치.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 피가공물은 질화실리콘으로 구성되는 피처리부를 갖고 있으며,
    상기 전자 디바이스의 제조장치는 상기 피가공물의 피처리부를 에칭하기 위한 에칭장치이며,
    상기 챔버 내에 불소를 포함하는 가스를 도입하기 위한 가스 공급장치를 추가로 포함하는 것을 특징으로 하는 전자 디바이스의 제조장치.
  7. 제 3 항에 있어서,
    상기 피가공물은 질화실리콘으로 구성되는 피처리부를 갖고 있으며,
    상기 전자 디바이스의 제조장치는 상기 피가공물의 피처리부를 에칭하기 위한 에칭장치이며,
    상기 챔버 내에 불소를 포함하는 가스를 도입하기 위한 가스 공급장치를 추가로 포함하는 것을 특징으로 하는 전자 디바이스의 제조장치.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 피가공물은 산화실리콘으로 구성되는 피처리부를 갖고 있으며,
    상기 전자 디바이스의 제조장치는 상기 피가공물의 피처리부를 에칭하기 위한 에칭장치이며,
    상기 챔버 내에 불소를 포함하는 가스를 도입하기 위한 가스 공급장치를 추가로 포함하는 것을 특징으로 하는 전자 디바이스의 제조장치.
  9. 제 3 항에 있어서,
    상기 피가공물은 산화실리콘으로 구성되는 피처리부를 갖고 있으며,
    상기 전자 디바이스의 제조장치는 상기 피가공물의 피처리부를 에칭하기 위한 에칭장치이며,
    상기 챔버 내에 불소를 포함하는 가스를 도입하기 위한 가스 공급장치를 추가로 포함하는 것을 특징으로 하는 전자 디바이스의 제조장치.
  10. 피가공물 처리를 실시하여 전자 디바이스를 제조하기 위한 전자 디바이스의 제조장치에 있어서,
    내부의 분위기를 상기 피가공물을 처리하기 위한 분위기로 유지할 수 있도록 구성된 챔버와,
    상기 챔버 내에 배치되어 상기 피가공물을 설치하기 위한 피가공물 설치부와,
    상기 챔버 내에 배치되고, 석영유리로 구성되는 내부부재와,
    상기 내부부재의 챔버 내에 노출되는 표면에 형성되고, 상기 피가공물을 처리할 때 발생된 생성물의 부착을 강화하는 기능을 갖고, 또 그 기능을 클리닝 후에도 유지할 수 있는 평균 표면조도(Ra)로 다듬질된 미세 요철부를 포함하는 것을 특징으로 하는 전자 디바이스의 제조장치.
  11. 제 10 항에 있어서,
    상기 미세 요철부의 평균 표면조도(Ra)는 0.2∼5㎛인 것을 특징으로 하는 전자 디바이스의 제조장치.
  12. 제 10 항 또는 제 11 항에 있어서,
    상기 내부부재는 상기 피가공물 설치부상에서 상기 피가공물의 주위를 둘러싸도록 배치되고, 챔버 내의 가스의 흐름을 제어하기 위한 석영 링인 것을 특징으로 하는 전자 디바이스의 제조장치.
  13. 제 10 항 또는 제 11 항에 있어서,
    상기 챔버의 천정부에는 상기 챔버 내에 상기 피가공물을 처리하기 위한 가스를 도입하는 가스 도입구가 형성되어 있고,
    상기 내부 부재는 상기 챔버의 천정부에 근접하여 배치되고, 상기 도입구로부터 상기 챔버 내로 도입되는 가스의 흐름을 챔버 내에 분산시키기 위한 석영 분리판인 것을 특징으로 하는 전자 디바이스의 제조장치.
  14. 제 10 항 또는 제 11 항에 있어서,
    상기 피가공물은 다결정 실리콘, 비정질 실리콘 및 단결정 실리콘 중 적어도 어느 하나를 포함하는 재료로 구성되는 피처리부를 갖고 있으며,
    상기 전자 디바이스의 제조장치는 상기 피가공물의 피처리부를 에칭하기 위한 에칭장치이며,
    상기 챔버 내에 염소 또는 브롬을 포함하는 가스를 도입하기 위한 가스 공급장치를 추가로 포함하는 것을 특징으로 하는 전자 디바이스의 제조장치.
  15. 제 12 항에 있어서,
    상기 피가공물은 다결정 실리콘, 비정질 실리콘 및 단결정 실리콘 중 적어도 어느 하나를 포함하는 재료로 구성되는 피처리부를 갖고 있으며,
    상기 전자 디바이스의 제조장치는 상기 피가공물의 피처리부를 에칭하기 위한 에칭장치이며,
    상기 챔버 내에 염소 또는 브롬을 포함하는 가스를 도입하기 위한 가스 공급장치를 추가로 포함하는 것을 특징으로 하는 전자 디바이스의 제조장치.
  16. 제 13 항에 있어서,
    상기 피가공물은 다결정 실리콘, 비정질 실리콘 및 단결정 실리콘 중 적어도 어느 하나를 포함하는 재료로 구성되는 피처리부를 갖고 있으며,
    상기 전자 디바이스의 제조장치는 상기 피가공물의 피처리부를 에칭하기 위한 에칭장치이며,
    상기 챔버 내에 염소 또는 브롬을 포함하는 가스를 도입하기 위한 가스 공급장치를 추가로 포함하는 것을 특징으로 하는 전자 디바이스의 제조장치.
  17. 제 10 항 또는 제 11 항에 있어서,
    상기 피가공물은 질화실리콘으로 구성되는 피처리부를 갖고 있으며,
    상기 전자 디바이스의 제조장치는 상기 피가공물의 피처리부를 에칭하기 위한 에칭장치이며,
    상기 챔버 내에 불소를 포함하는 가스를 도입하기 위한 가스 공급장치를 추가로 포함하는 것을 특징으로 하는 전자 디바이스의 제조장치.
  18. 제 12 항에 있어서,
    상기 피가공물은 질화실리콘으로 구성되는 피처리부를 갖고 있으며,
    상기 전자 디바이스의 제조장치는 상기 피가공물의 피처리부를 에칭하기 위한 에칭장치이며,
    상기 챔버 내에 불소를 포함하는 가스를 도입하기 위한 가스 공급장치를 추가로 포함하는 것을 특징으로 하는 전자 디바이스의 제조장치.
  19. 제 13 항에 있어서,
    상기 피가공물은 질화실리콘으로 구성되는 피처리부를 갖고 있으며,
    상기 전자 디바이스의 제조장치는 상기 피가공물의 피처리부를 에칭하기 위한 에칭장치이며,
    상기 챔버 내에 불소를 포함하는 가스를 도입하기 위한 가스 공급장치를 추가로 포함하는 것을 특징으로 하는 전자 디바이스의 제조장치.
  20. 제 10 항 또는 제 11 항에 있어서,
    상기 피가공물은 산화실리콘으로 구성되는 피처리부를 갖고 있으며,
    상기 전자 디바이스의 제조장치는 상기 피가공물의 피처리부를 에칭하기 위한 에칭장치이며,
    상기 챔버 내에 불소를 포함하는 가스를 도입하기 위한 가스 공급장치를 추가로 포함하는 것을 특징으로 하는 전자 디바이스의 제조장치.
  21. 제 12 항에 있어서,
    상기 피가공물은 산화실리콘으로 구성되는 피처리부를 갖고 있으며,
    상기 전자 디바이스의 제조장치는 상기 피가공물의 피처리부를 에칭하기 위한 에칭장치이며,
    상기 챔버 내에 불소를 포함하는 가스를 도입하기 위한 가스 공급장치를 추가로 포함하는 것을 특징으로 하는 전자 디바이스의 제조장치.
  22. 제 13 항에 있어서,
    상기 피가공물은 산화실리콘으로 구성되는 피처리부를 갖고 있으며,
    상기 전자 디바이스의 제조장치는 상기 피가공물의 피처리부를 에칭하기 위한 에칭장치이며,
    상기 챔버 내에 불소를 포함하는 가스를 도입하기 위한 가스 공급장치를 추가로 포함하는 것을 특징으로 하는 전자 디바이스의 제조장치.
  23. 피가공물에 처리를 실시하여 전자 디바이스를 제조하기 위한 전자 디바이스의 제조장치에 있어서,
    내부의 분위기를 상기 피가공물을 처리하기 위한 분위기로 유지할 수 있도록 구성된 챔버와,
    상기 챔버 내에 배치되어 상기 피가공물을 설치하기 위한 피가공물 설치부와,
    상기 챔버의 적어도 일부를 냉각하기 위한 냉각수단을 포함하는 것을 특징으로 하는 전자 디바이스의 제조장치.
  24. 제 23 항에 있어서,
    상기 냉각수단은 상기 챔버의 상판부를 냉각하는 것임을 특징으로 하는 전자 디바이스의 제조장치.
  25. 챔버 내에 피가공물을 설치하여 피가공물에 전자 디바이스를 제조하기 위한 처리를 행하는 단계와,
    상기 처리 동안 상기 챔버의 적어도 일부를 냉각하여 챔버의 내면에 상기 처리시에 발생한 생성물이 퇴적하는 것을 강화시키는 단계를 포함하는 것을 특징으로 하는 전자 디바이스의 제조방법.
  26. 제 25 항에 있어서,
    상기 챔버의 적어도 일부 온도를 일정하게 유지하는 것을 특징으로 하는 전자 디바이스의 제조방법.
KR1019970051003A 1996-10-02 1997-10-02 전자디바이스의제조장치및전자디바이스의제조방법 KR100432391B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP26211996 1996-10-02
JP96-262119 1996-10-02

Publications (2)

Publication Number Publication Date
KR19980032528A true KR19980032528A (ko) 1998-07-25
KR100432391B1 KR100432391B1 (ko) 2004-07-16

Family

ID=17371321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970051003A KR100432391B1 (ko) 1996-10-02 1997-10-02 전자디바이스의제조장치및전자디바이스의제조방법

Country Status (5)

Country Link
US (1) US6007673A (ko)
EP (1) EP0838838B1 (ko)
KR (1) KR100432391B1 (ko)
DE (1) DE69739711D1 (ko)
TW (1) TW369676B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100449144B1 (ko) * 2000-08-29 2004-09-18 신에쯔 세끼에이 가부시키가이샤 내플라즈마성 석영유리지그
KR100575856B1 (ko) * 1999-10-28 2006-05-03 주식회사 하이닉스반도체 식각챔버내 이물질발생 방지방법
KR101253423B1 (ko) * 2008-11-05 2013-04-11 도요타 고세이 가부시키가이샤 화합물 반도체 제조 장치, 화합물 반도체의 제조 방법, 및 화합물 반도체 제조용 지그

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0966028A1 (en) * 1996-01-26 1999-12-22 Matsushita Electronics Corporation Semiconductor manufacturing apparatus
JP2001509214A (ja) * 1997-01-16 2001-07-10 ボトムフィールド，ロジャー，エル． 蒸気蒸着構成要素及び対応する方法
JP3449459B2 (ja) * 1997-06-02 2003-09-22 株式会社ジャパンエナジー 薄膜形成装置用部材の製造方法および該装置用部材
US6323132B1 (en) 1998-01-13 2001-11-27 Applied Materials, Inc. Etching methods for anisotropic platinum profile
KR20010034127A (ko) 1998-01-13 2001-04-25 조셉 제이. 스위니 이방성 플라티늄 프로화일을 위한 에칭 방법
JP2972707B1 (ja) * 1998-02-26 1999-11-08 松下電子工業株式会社 プラズマエッチング装置及びプラズマエッチング方法
JP3488383B2 (ja) * 1998-05-29 2004-01-19 信越石英株式会社 ドライエッチング用石英ガラス部材およびそれを装着したドライエッチング装置
US6511914B2 (en) * 1999-01-22 2003-01-28 Semitool, Inc. Reactor for processing a workpiece using sonic energy
JP4294176B2 (ja) * 1999-09-13 2009-07-08 株式会社山形信越石英 表面が砂目加工された石英物品の洗浄方法
US6165276A (en) * 1999-09-17 2000-12-26 United Microelectronics Corp. Apparatus for preventing plasma etching of a wafer clamp in semiconductor fabrication processes
US6423175B1 (en) * 1999-10-06 2002-07-23 Taiwan Semiconductor Manufacturing Co., Ltd Apparatus and method for reducing particle contamination in an etcher
WO2001040540A1 (en) * 1999-12-02 2001-06-07 Tegal Corporation Improved reactor with heated and textured electrodes and surfaces
KR20010054515A (ko) * 1999-12-07 2001-07-02 윤종용 스퍼터링장치의 실드(ｓｈｉｅｌｄ) 구조
US20020069970A1 (en) * 2000-03-07 2002-06-13 Applied Materials, Inc. Temperature controlled semiconductor processing chamber liner
US6623595B1 (en) * 2000-03-27 2003-09-23 Applied Materials, Inc. Wavy and roughened dome in plasma processing reactor
US6777045B2 (en) * 2001-06-27 2004-08-17 Applied Materials Inc. Chamber components having textured surfaces and method of manufacture
US20030047464A1 (en) * 2001-07-27 2003-03-13 Applied Materials, Inc. Electrochemically roughened aluminum semiconductor processing apparatus surfaces
US7964085B1 (en) 2002-11-25 2011-06-21 Applied Materials, Inc. Electrochemical removal of tantalum-containing materials
US20040129221A1 (en) * 2003-01-08 2004-07-08 Jozef Brcka Cooled deposition baffle in high density plasma semiconductor processing
US7059269B2 (en) * 2003-02-13 2006-06-13 Steris, Inc. Pulsed electric field system for decontamination of biological agents on a dielectric sheet material
US20040221959A1 (en) * 2003-05-09 2004-11-11 Applied Materials, Inc. Anodized substrate support
US8372205B2 (en) * 2003-05-09 2013-02-12 Applied Materials, Inc. Reducing electrostatic charge by roughening the susceptor
US7910218B2 (en) 2003-10-22 2011-03-22 Applied Materials, Inc. Cleaning and refurbishing chamber components having metal coatings
US20050178331A1 (en) * 2004-02-13 2005-08-18 Fourtner Lawrence C. Electrode assembly and method for producing an electrode plate
WO2005104203A1 (ja) * 2004-03-31 2005-11-03 Fujitsu Limited 基板処理装置および半導体装置の製造方法
CN1984523B (zh) * 2004-06-21 2014-06-11 东京毅力科创株式会社 等离子体处理装置和方法
US20070181256A1 (en) * 2004-07-20 2007-08-09 Masaru Sugata Plasma processing unit
US7670436B2 (en) 2004-11-03 2010-03-02 Applied Materials, Inc. Support ring assembly
US7579067B2 (en) 2004-11-24 2009-08-25 Applied Materials, Inc. Process chamber component with layered coating and method
US8617672B2 (en) 2005-07-13 2013-12-31 Applied Materials, Inc. Localized surface annealing of components for substrate processing chambers
US7762114B2 (en) 2005-09-09 2010-07-27 Applied Materials, Inc. Flow-formed chamber component having a textured surface
US9127362B2 (en) 2005-10-31 2015-09-08 Applied Materials, Inc. Process kit and target for substrate processing chamber
US20070125646A1 (en) 2005-11-25 2007-06-07 Applied Materials, Inc. Sputtering target for titanium sputtering chamber
US8173228B2 (en) * 2006-01-27 2012-05-08 Applied Materials, Inc. Particle reduction on surfaces of chemical vapor deposition processing apparatus
CN101213643A (zh) * 2006-01-31 2008-07-02 东京毅力科创株式会社 微波等离子体处理装置
CN101326455B (zh) * 2006-02-27 2011-12-21 Lg化学株式会社 用于半透反射式lcd的、很薄的消色差四分之一波长层压膜及其制备方法
US7981262B2 (en) 2007-01-29 2011-07-19 Applied Materials, Inc. Process kit for substrate processing chamber
US8444926B2 (en) * 2007-01-30 2013-05-21 Applied Materials, Inc. Processing chamber with heated chamber liner
US7942969B2 (en) 2007-05-30 2011-05-17 Applied Materials, Inc. Substrate cleaning chamber and components
DE112008001548B4 (de) * 2007-06-11 2013-07-11 Tokyo Electron Ltd. Plasmabearbeitungsvorrichtung und Plasmabearbeitungsverfahren
JP5213530B2 (ja) * 2008-06-11 2013-06-19 東京エレクトロン株式会社 プラズマ処理装置
JP5478058B2 (ja) * 2008-12-09 2014-04-23 国立大学法人東北大学 プラズマ処理装置
US9793126B2 (en) 2010-08-04 2017-10-17 Lam Research Corporation Ion to neutral control for wafer processing with dual plasma source reactor
US9039911B2 (en) 2012-08-27 2015-05-26 Lam Research Corporation Plasma-enhanced etching in an augmented plasma processing system
WO2014149143A1 (en) * 2013-03-15 2014-09-25 Applied Materials, Inc. Enhanced productivity for an etch system through polymer management
US9230819B2 (en) 2013-04-05 2016-01-05 Lam Research Corporation Internal plasma grid applications for semiconductor fabrication in context of ion-ion plasma processing
US9245761B2 (en) 2013-04-05 2016-01-26 Lam Research Corporation Internal plasma grid for semiconductor fabrication
US9017526B2 (en) 2013-07-08 2015-04-28 Lam Research Corporation Ion beam etching system
US9147581B2 (en) 2013-07-11 2015-09-29 Lam Research Corporation Dual chamber plasma etcher with ion accelerator
US10008366B2 (en) * 2015-09-08 2018-06-26 Applied Materials, Inc. Seasoning process for establishing a stable process and extending chamber uptime for semiconductor chip processing
EP3738136A4 (en) * 2018-01-08 2021-10-06 LAM Research Corporation COMPONENTS AND PROCESSES FOR MANAGING MATERIALS BY-PRODUCTS FROM PLASMA TREATMENT
CN108899295A (zh) * 2018-07-06 2018-11-27 宁波江丰电子材料股份有限公司 蚀刻腔室以及蚀刻腔室加工方法
CN109786194B (zh) * 2018-12-20 2020-10-30 丰豹智能科技(上海)有限公司 一种改变离子束方向的装置
CN110211900B (zh) * 2019-05-31 2022-02-25 昆山国显光电有限公司 一种天板及干刻设备
CN111041452B (zh) * 2019-12-03 2022-06-10 武汉华星光电半导体显示技术有限公司 下电极及化学气相沉积装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5562160A (en) * 1978-11-01 1980-05-10 Canon Inc Forming method for film by glow discharge
JPH01211921A (ja) * 1988-02-19 1989-08-25 Toshiba Corp ドライエッチング装置
US4891499A (en) * 1988-09-09 1990-01-02 Texas Instruments Incorporated Method and apparatus for real-time wafer temperature uniformity control and slip-free heating in lamp heated single-wafer rapid thermal processing systems
US5135629A (en) * 1989-06-12 1992-08-04 Nippon Mining Co., Ltd. Thin film deposition system
EP0413239B1 (en) * 1989-08-14 1996-01-10 Applied Materials, Inc. Gas distribution system and method of using said system
ES2076385T3 (es) * 1990-03-02 1995-11-01 Applied Materials Inc Procedimiento para preparar una armadura, con el fin de reducir las particulas dentro de una camara de deposicion fisica de vapor.
JPH0590214A (ja) * 1991-09-30 1993-04-09 Tokyo Ohka Kogyo Co Ltd 同軸型プラズマ処理装置
US5401319A (en) * 1992-08-27 1995-03-28 Applied Materials, Inc. Lid and door for a vacuum chamber and pretreatment therefor
JPH06196421A (ja) * 1992-12-23 1994-07-15 Sumitomo Metal Ind Ltd プラズマ装置
US5474649A (en) * 1994-03-08 1995-12-12 Applied Materials, Inc. Plasma processing apparatus employing a textured focus ring
JP3094816B2 (ja) * 1994-10-25 2000-10-03 信越半導体株式会社 薄膜の成長方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100575856B1 (ko) * 1999-10-28 2006-05-03 주식회사 하이닉스반도체 식각챔버내 이물질발생 방지방법
KR100449144B1 (ko) * 2000-08-29 2004-09-18 신에쯔 세끼에이 가부시키가이샤 내플라즈마성 석영유리지그
KR101253423B1 (ko) * 2008-11-05 2013-04-11 도요타 고세이 가부시키가이샤 화합물 반도체 제조 장치, 화합물 반도체의 제조 방법, 및 화합물 반도체 제조용 지그

Also Published As

Publication number Publication date
EP0838838B1 (en) 2009-12-23
US6007673A (en) 1999-12-28
KR100432391B1 (ko) 2004-07-16
EP0838838A2 (en) 1998-04-29
TW369676B (en) 1999-09-11
DE69739711D1 (de) 2010-02-04
EP0838838A3 (en) 1999-04-14

Similar Documents

Publication Publication Date Title
KR19980032528A (ko) 전자 디바이스의 제조장치 및 전자 디바이스의 제조방법
JP3251215B2 (ja) 電子デバイスの製造装置及び電子デバイスの製造方法
US6890861B1 (en) Semiconductor processing equipment having improved particle performance
US6368410B1 (en) Semiconductor processing article
KR100899965B1 (ko) 저오염의 플라즈마 챔버 부품 및 그 제조방법
KR100891754B1 (ko) 기판 처리실의 세정 방법, 기억 매체 및 기판 처리실
US20080261074A1 (en) Structure for Preventing Peeling of Reaction Product, Process for Its Production and Process for the Production of a Semiconductor Device Using the Structure
US20070178810A1 (en) Particle reduction on surfaces of chemical vapor deposition processing apparatus
US20010018271A1 (en) Method for manufacturing a semiconductor wafer
KR102658739B1 (ko) 컨디셔닝 챔버 컴포넌트
KR20080050528A (ko) 개선된 파티클 성능을 갖는 능동 가열형 알루미늄 배플컴포넌트 및 그 사용 및 제조 방법
JP2002512445A (ja) 半導体プラズマエッチングチャンバーのための結晶のガス分配器
EP2018659A1 (en) Device and method for wet treating plate-like substrates
KR20130044170A (ko) 텍스쳐된 내플라즈마 코팅을 갖는 플라즈마 프로세싱 챔버의 컴포넌트
CN109961999B (zh) 一种气体喷淋头及防止聚合物积聚的方法
EP1119030B1 (en) Plasma reactor
JP5153317B2 (ja) 電子写真感光体の製造方法
US20080237030A1 (en) Surface processing method for mounting stage
JP3854017B2 (ja) プラズマ処理装置およびプラズマ処理方法
KR20020056942A (ko) 반도체공업용 실리카유리지그 및 그 제조방법
KR20060057571A (ko) Ｐｖｄ 부재 및 코일의 리퍼비싱 방법
JP4890668B2 (ja) 半導体熱処理用反応装置の石英ガラス製蓋体およびその製造方法
KR100387900B1 (ko) 박막 공정 장치의 크리닝 방법 및 이를 적용한 박막 공정장치
CN113053723A (zh) 一种基于超声波-等离子体复合清洗晶圆的方法和装置
US9947558B2 (en) Method for conditioning silicon part

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120423

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130419

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee