CN101213643A - 微波等离子体处理装置 - Google Patents

微波等离子体处理装置 Download PDF

Info

Publication number
CN101213643A
CN101213643A CNA2007800000476A CN200780000047A CN101213643A CN 101213643 A CN101213643 A CN 101213643A CN A2007800000476 A CNA2007800000476 A CN A2007800000476A CN 200780000047 A CN200780000047 A CN 200780000047A CN 101213643 A CN101213643 A CN 101213643A
Authority
CN
China
Prior art keywords
top board
container handling
substrate
processing apparatus
plasma processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800000476A
Other languages
English (en)
Inventor
山崎幸一
佐野正树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101213643A publication Critical patent/CN101213643A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/32238—Windows
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及微波等离子体处理装置，说明了在微波等离子体处理装置中，作为微波透过窗使用的石英玻璃制的顶板的改良。使顶板的与基板W相面对的面的表面粗糙度为算术平均表面粗糙度Ra的0.2μm以下。这样，在微波等离子体处理中，即使顶板暴露在高电子密度和高电子温度的过度严酷的环境下，也可以将由构成顶板的石英玻璃材料引起的颗粒的发生抑制至最小限度。

Description

微波等离子体处理装置
技术领域
本发明涉及半导体装置制造中使用的微波等离子体处理装置，特别是涉及在微波等离子体处理装置中，作为微波透过窗起作用的顶板的改良。
背景技术
等离子体处理为利用等离子体激励的自由基等活性种，在数百℃左右比较低的基板温度下，能够高效率地对基板表面进行氧化、氮化或氮氧化处理的技术。这种技术至今在各种半导体装置的制造工序中使用，特别是在现今的超微细化半导体装置的制造中，与所谓的high-k栅极绝缘膜的形成或低介电常数层间绝缘膜的形成关连，占据前所未有的重要性。
图1A表示在这种超微细化半导体装置的制造中，在氧化处理、氮化处理或氮氧化处理中使用的微波等离子体处理装置10的结构。
参照图1A可看出，等离子体处理装置10包含在内部形成有处理空间11A的处理容器11。保持被处理的基板W的基板载置台12设置在处理容器11的处理空间11A内。处理容器11内的气氛通过以包围基板载置台12的下部的方式而形成的空间11B和排气口11C，经由APC(Automatic Pressure Control：自动压力控制)阀11D，利用排气系统11E排出。
在基板载置台12内设置有加热器12A。加热器12A从电源12C，通过电力供给线12B的供电而发热，加热基板W。
在处理容器11中形成设置有闸阀11G的基板搬入/搬出口11g。基板W经由基板搬入/搬出口11g搬入处理容器11中，并从中搬出。
在处理容器11的上端形成与基板W相对应的开口，该开口利用由石英玻璃或陶瓷等电介体构成的顶板13气密地闭塞。在顶板13的下方，与基板W相对，设置有气体入口和具有与该入口连通的多个喷嘴开口的气体环14。
顶板13起微波透过窗的作用。在顶板13的上部设置有平面天线等天线。作为平面天线能够使用径向线缝隙天线。
图1A所示的天线部15包括形成有多个缝隙15a、15b(参照图1B)的缝隙天线15C和覆盖缝隙天线15C的滞波板15B。缝隙天线15C经由塞住处理容器11的上部开口的电介体而构成的顶板13设置。另外，配置导体盖15A，以覆盖滞波板15B。
由外部波导管16A和内部波导管16B构成的同轴波导管16与天线部15连接。详细地说就是，内部波导管16B贯通滞波板15B，与缝隙天线15C的中央部连接。
同轴波导管16经由模式变换部110A，与矩形截面的波导管110B连接。波导管110B经由阻抗匹配器111与微波源112结合。在微波源112中生成的微波，经由矩形波导管110B和同轴波导管16供给到天线部15。
图2(A)～(C)为说明利用图1A和图1B的等离子体处理装置10，在硅基板21表面上形成SiON膜的一系列工序的图。
首先，如图2(A)所示，在硅基板21上进行DHF(稀氟酸水溶液)处理，除去表面的自然氧化膜。其次，如图2(B)所示，将硅基板21导入等离子体处理装置10的处理容器11内。另外，利用Ar气和氧气，在规定的处理条件下，对硅基板21进行微波等离子体处理，这样，在硅基板21的表面上形成厚度为1nm左右的非常薄的硅氧化膜22。
其次，如图2(C)所示，在处理容器21内，使用Ar气和氮气，在规定的处理条件下，对硅基板进行微波等离子体处理，这样，将硅基板21的表面的硅氧化膜22变换为SiON膜22N。
在进行过这种成膜实验的情况下，发明者们进行了如下确认，特别是在12Pa(90mTorr)以下的处理压力中进行基板处理的情况下，典型地，会在处理后的基板表面上产生直径为0.5～2μm的颗粒。
发明内容
由于这种大的颗粒会大大降低半导体装置制造的成品率，因此必需避免它的发生。本发明的目的是要防止产生这种颗粒。
在进行过上述颗粒的成分分析的情况下，发明者们得出结论，该颗粒主要由Si和氧构成，在由石英玻璃构成的顶板上产生。另外，发明者们的研究和实验的结果得出结论，在顶板制造过程中，通过使顶板表面的粗糙度，按算术平均粗糙度Ra来说在0.2μm以下，能够解决上述问题。在JP2004-123508A、JP10-163180A、JP2002-356346A、和JP2004-296753A等中说明了为了在广义上减少颗粒的发生，在制造过程中，适当控制石英玻璃制零件的表面状态的技术。但所有这些的技术思想与本发明不同。
本发明是基于上述认识而提出的。即：根据本发明的第一观点提供了一种微波等离子体处理装置，包括：处理容器，构成为可抽真空，并且在其内部配置有保持基板的基板载置台；顶板，以与上述基板载置台上的基板相面对的方式设置在上述处理容器的上部，由石英玻璃制成；设置在上述顶板上方的微波天线；和将处理气体供给上述处理容器内的气体供给系统，该微波等离子体处理装置的特征在于，上述顶板的与上述基板相面对的面具有算术平均粗糙度Ra为0.2μm以下的表面粗糙度。
根据本发明的第二观点提供了一种顶板，该顶板为了在处理容器内生成微波等离子体，将微波照射在上述处理容器内，由使微波透过用的石英玻璃构成，其特征在于：在上述顶板安装于上述处理容器中的情况下，在上述处理容器内部空间中露出的面具有算术平均粗糙度Ra为0.2μm以下的表面粗糙度。
上述表面粗糙度按算术平均粗糙度Ra计，优选为0.13μm以下，更加优选为0.1μm以下。
作为达到上述的表面粗糙度的优选方法，能够使用火焰抛光或机械抛光。
附图说明
图1(A)为表示现有技术的微波等离子体处理装置的结构的大致截面图；
图1(B)为表示图1A的微波等离子体处理装置的径向线缝隙天线的结构的大致平面图；
图2(A)～(C)为说明使用图1A和图1B的等离子体处理装置10，在硅基板21表面上形成SiON膜的一系列工序的图；
图3为表示本发明的微波等离子体处理装置的结构的大致截面图；
图4(A)、(B)为表示微波等离子体处理装置的电子密度分布和电子温度分布的图；
图5(A)、(B)为分别表示微波等离子体处理装置的处理压力、离子能量和电子密度的关系的图形；
图6为说明现有技术的石英玻璃制的顶板的制造工序的流程图；
图7(A)、(B)为对利用图6的工序制造的石英玻璃制顶板的表面粗糙度进行表示的面粗度计的输出图形；
图8为表示使用各种表面粗糙度的石英玻璃制的顶板进行的成膜实验的颗粒发生数的推移的图形；
图9(A)～(C)为根据本发明，对进行机械抛光或火焰抛光(firepolish)后的顶板表面粗糙度进行表示的面粗度计的输出图形；
图10(A)、(B)为表示石英玻璃顶板的表面状态的光学显微镜照片的模制品；
图11为表示在成膜实验中得到的顶板表面粗糙度和颗粒发生数的关系的图形。
图12为表示在成膜实验中得到的颗粒发生数的推移的图形。
具体实施方式
首先，参照图3说明装入根据本发明所改良的顶板后的等离子体处理装置的结构。
等离子体处理装置300具有上部开口的圆筒形的处理容器310。处理容器310也可以为具有角形状(例如四角形)的容器。处理容器310利用由铝、不锈钢等金属或合金构成的导体制成。
水平配置的平板形状的电介体板304、即顶板闭塞处理容器310的上部开口。电介体板304安装在从处理容器310侧周壁向内侧突出的支承部(图中没有示出)上。电介体板304由厚度为10～50mm，优选由厚度为20～30mm的石英或陶瓷构成。上述图中没有示出的支承部和电介体板304之间利用载置在其中的O形环等密封件(图中没有示出)气密地密封。
在电介体板304的上方设置有作为平面无线的一种形式的缝隙天线350，缝隙天线350与电介体板304可以紧密接触，也可以间隔。设置有发生300MHz～30GHz、例如2.45GHz的微波的微波发生器356。微波发生器356发生的微波经由与微波发生器356连接的矩形波导管354导入微波模式变换器353中，再经由与微波模式变换器353连接的同轴波导管352导入缝隙天线350中。详细地说，在同轴波导管352内部的由导电性材料制成的内导体351与缝隙天线350的中央部连接。缝隙天线350的上面用由石英等电介体构成的滞波板355覆盖。另外，在滞波板355的上面配置有由导体构成的盖板357。盖板357屏蔽(shield)微波，并且具有平面波导管的作用。在盖板357上设置有冷却套，这样能够高效率地冷却滞波板355、缝隙天线350和电介体板304。另外，在矩形波导管354的中部设置进行阻抗匹配的匹配电路(图中没有示出)，可提高电力效率。
经由同轴波导管352供给的微波，通过作为缝隙天线350的缝隙和微波透过窗起作用的电介体板304，导入处理容器310内，这样，在处理容器310内形成高频电磁场。由于缝隙天线350利用电介体板304与处理容器310的内部空间隔离，因此不曝露在处理容器310内生成的等离子体中。
两根排气管375、377气密地与处理容器310的底部连接。此外，将两根排气管375、377统一，作为单一的排气管也可以。涡轮分子泵342通过阀343与排气管377的底部连接。阀343由例如真空或APC阀类的压力控制阀构成。对处理容器310内进行低真空处理的低真空排气口373设置在排气管377的下部侧面上。图中没有示出的真空泵通过设置有阀339的低真空管路340与低真空排气口373连接。涡轮分子泵通过排气管路341与该真空泵连接。
利用上述的低真空管路340和上述图中没有示出的真空泵进行预先排气，再利用涡轮分子泵342排气，可使处理容器310内成为所希望的真空度。另外，在处理容器310的侧壁上，设置有将各种处理气体导入处理容器310内用的气体喷射器306。气体喷射器306能够形成为多个喷嘴或在内周面上以均等的间距形成有气体孔的环状气体环的形式。
在图示的例子中，供给Ar气等稀有气体的稀有气体源101A、氮气源101N和氧气源101O，经由各自的MFC103A、103N、103O和各自的阀104A、104N、104O以及共同的阀106，与气体喷射器306连接。在气体喷射器306上具有以包围载置台308的方式排列配置的多个气体导入口306a。结果，能够均匀地将Ar气、氮气和氧气或其混合气体导入处理容器310内的处理空间11A中。
另外，也可以设置氢、氨、NO、N2O、H2O等其他气体源。
在处理容器310的内部设置有载置被处理体、例如半导体晶片(图中没有示出)的上述载置台308。在载置台308的上面上形成直径比半导体晶片的外径稍大的、0.5～1mm左右深度的凹部，防止半导体晶片的位置偏移。此外，在半导体晶片的载置区域的外侧也可以设置环状的导向环。另外，在载置台308上设置有静电卡盘(chuck)的情况下，由于利用静电力保持半导体晶片，不设上述凹部也可以。多个(图示例中为3个)升降销314通插在载置台308中，升降销314保持在马蹄形的保持部件314A上，可上下运动。
在载置台308的内部埋设有发热电阻体(图中没有示出)。通过将电力加在发热电阻体上，加热载置台308，可加热晶片。载置台308的材质为AlN、Al2O3等陶瓷。
将下部电极埋在载置台308内也可以。在这种情况下，将施加450KHz～13.65MHz的高频偏压的高频电源与下部电极连接也可以，或者将施加连续偏压的直流电源与下部电极连接也可以。
载置台固定部324通过载置台支承体316等支承载置台308。载置台固定部324由例如Al等金属或其合金制成，载置台支承体316由例如A1N等陶瓷制成。载置台308和载置台支承体316一体成型，或通过钎焊等接合方法进行接合，成为不需要真空密封和固定用的螺钉用于两者的接合的结构。载置台支承体316的下端部经由例如Al等金属或其合金构成的固定环380，利用螺钉等固定部件固定在由例如Al等金属或其合金制成的支承固定部381上，可以调整载置台308的上表面和电介体板304的下表面的间隙。载置台支承体316和支承固定部381利用图中没有示出的O形环等密封部件气密地密封。支承固定部381利用图中没有示出的O形环等密封部件气密地固定在载置台固定部324上。根据载置台308和载置台支承体316的尺寸的情况，有不设置支承固定部381的情况。
载置台固定部324，经由图中没有示出的O形环等密封部件，利用螺钉等固定部件，气密地安装在排气管377的侧面上。具体地，载置台固定部324的侧部与排气管377的内侧面连接。在维修等的装配时，利用固定部件384支承载置台固定部324的下部。固定部件384具有经由载置台固定部324为载置台308水平定位的定位部件的功能。固定部件384与设置在排气管377上的开口部连通，固定在排气管377上。载置台固定部324经由设置在其下部的卡止部件328，安装在固定部件384的端部，能够容易地使载置台308成为水平。
固定部件384也有定位部件的作用。经由卡止部件328，使载置台固定部324的下部与设置在固定部件384的端部的卡止部进行卡止，可使载置台308定位。在图示的例子中，在固定部件384的端部上侧设置有凹部作为卡止部，将在卡止部件328的下部形成的凸部插入该凹部中。卡止部件328利用螺钉等固定部件固定在固定部件384的卡止部上也可以。另外，在固定部件384的端部形成孔作为定位部件的卡止部，也可以将载置台固定部324的下部插入该孔中。
在载置台固定部324的内部，设置有向着排气管377的侧壁开口的空间371。该空间371经由设置在排气管377的侧面上的开口部371a，与大气连通。载置台支承体316内的空间394通过支承固定部381内的空间392，与空间371连通，向大气开放。
在载置台固定部324内的空间中，配设有将电力供给埋设在载置台308内的发热电阻体(图中没有示出)的线路和测定控制载置台308的温度的热电偶的线路等的内容物。在图3中，省略了这些内容物的说明。这种内容物经过载置台支承体316内的空间394和载置台固定部324的空间371，从空间371的开口部371a向等离子体处理装置300的外部引出。
在载置台固定部324下部的内部埋入冷却水路383，因此，能够从等离子体处理装置300的外部，导入冷却水。冷却水通过将热从载置台308，经过载置台支承体316，传递至载置台固定部324和支承固定部381，可防止载置台固定部324和支承固定部381的温度上升。
如上所述，在等离子体处理装置300中，载置台308在多个地方固定在排气管377上。在图示的例子中，载置台308在安装载置台308的载置台固定部324的侧部和底部的两个地方被固定。载置台固定部324的底部通过卡止部件328和固定部件384，固定在排气管377上。载置台固定部324的侧部固定在排气管377的内侧面上。即：载置台308通过两个地方的固定部，固定在排气管377上，这样，相对处理容器310进行固定。当进行维修时，由于通过将卡止部件328的凸部插入在固定部件384的端部形成的凹部中，使载置台308、载置台支承体316、支承固定部381和载置台固定部324定位，因此能够容易地水平安装载置台308。
为了均匀地排出处理容器310内的处理空间11A的气体，在处理容器310内，以包围载置台308的周围的形式，配置有由铝或不锈钢等金属制成的挡板(baffle plate)310a。为防止污染，在挡板310a上设置有由石英等电介体构成的挡板310d。挡板310a由挡板支承部件310b支承。为了保护该内壁面，在处理容器310的内壁面上也可以设置由石英等制成的衬套(liner)310c。这样，利用不产生污染的石英等的部件(310d、310c)覆盖处理容器310的面向处理空间11A的表面，能够维持处理空间11A内的清洁。
其次，作为本实施方式的等离子体处理装置300所进行的成膜处理的一个例子，就在半导体晶片上形成MIS(Metal InsulatorSemiconductor：金属绝缘体半导体)型半导体装置中的栅极氧化膜、例如SiON膜的情况进行说明。在等离子体处理装置300中，将电介体板304和载置台308的距离预先固定为规定的值。首先，经由低真空管路340，进行排气，在处理容器310内达到规定的真空度后，打开闸阀307，通过晶片搬入搬出口305，将半导体晶片搬到载置台308的上方，利用升降销314保持该晶片。在所搬入的半导体晶片上已用稀氟酸溶液(1％HF)等进行了洗涤处理，其表面成为清洁的Si面。当搬入半导体晶片，则使升降销314下降，将搬入的半导体晶片载置在载置台308上。
接着，利用涡轮泵342将处理容器310内排气至1～133.3pa的规定的真空度。在维持该真空度的状态下，从气体喷射器306对处理气体(Ar气等的等离子体气体、氮气(氮化处理的情况下)和/或氧气(氧化处理的情况下)等反应气体)进行流量控制，并均匀地导入处理容器310内。
其次，在将处理气体导入处理容器310内的状态下，从微波发生电源部356供给2.45GHz的高频电磁场。该高频电磁场在矩形波导管354内，按矩形模式传播，在模式变换器353中，从矩形模式变换为圆形模式，按圆形模式，在圆形同轴的波导管352中传播，导入缝隙天线350中，从缝隙天线350的缝隙放射。另外，高频电磁场透过高电介体板304，导入处理容器310内，在处理容器310中形成电场。该电场使处理气体电离，在半导体晶片的上部空间中生成电子温度为0.5～2ev，密度为1011～1013/cm3的等离子体。利用该等离子体，在半导体晶片上均匀地进行规定的处理(氮化处理或氧化处理)。
在半导体晶片上形成SiON膜作为绝缘膜的情况下，加热载置台308，将形成有硅氧化膜的半导体晶片的温度加热至400℃。在这个状态下，从气体喷射器306分别以500sccm和25sccm的流量导入Ar气和N2气作为处理气体。另外，处理气体中包含的稀有气体，不为上述的Ar气，为Xe气或Kr气也可以。这样，可氮化Si基板上的SiO2膜的表面，改质为SiON膜。另外，在直接氮化半导体晶片、即硅基板，形成SiN膜的情况下，利用Ar气和氮气的等离子体处理半导体晶片也可以。
当这种成膜处理结束时，升降销314上升，抬起载置台308上的半导体晶片，将半导体晶片通过晶片搬入搬出口305，从处理容器310搬出。
图4(A)和图4(B)分别表示在图3的等离子体处理装置300中，在处理容器310的处理空间11A中生成的等离子体中的电子密度分布和电子温度分布。
如可从图4(A)理解的那样，在离开电介体板304、即顶板的下表面100mm的位置(基板表面位置)上，形成有1011cm-3数量级的电子密度的等离子体。电子密度随着接近电介体板304而增大，在电介体板304的正下方为2～4×1012cm-3。
如从图4(B)可以理解的那样，等离子体中的电子温度在基板表面位置上大约为1ev，而在电介体板304的正下方形成1.5～2ev的高能量的等离子体。距离电介体板304大约20mm的下方位置上的电子密度和电子温度的急剧减小为等离子体的截止效果造成的。
图3的微波等离子体处理装置300的处理的特征为，低电子温度的等离子体作用在基板上。另一方面，如上所述，电介体板304受到大的电子能量的攻击。这被认为成为先前说明的颗粒发生的原因。特别是，在低压力下进行等离子体处理的情况下，不但电子密度，而且离子能量也增大，因此，电介体板304的下表面曝露在更严峻的环境中。这点从对在处理容器310中形成的等离子体的离子能量和处理压力的关系进行表示的图5(A)，和对在处理容器310中形成的等离子体的电子温度和处理压力的关系进行表示的图5(B)能够理解。图5(A)、(B)中所示的数据为在使Ar气和氮气的流量分别为1000sccm和40sccm，利用输出2kW的微波激励等离子体的情况下得到的。由于低压力下的等离子体处理能够抑制在氮化处理等处理时从基板放出的氧使基板表面再氧化，在栅极绝缘膜等中使用的氧化膜换算膜厚(EOT)为1nm左右或其以下，极薄，所以在高品质的SiN膜或SiON膜的形成中，低压力下的等离子体处理非常重要。因此，提供一种即使在低压力下的等离子体处理中，也不受损伤的电介体板304、即顶板，是非常有益的。
其次，参照与现有技术的顶板进行比较后的实验结果，详细说明基于本发明的石英制电介体板304、即顶板。
首先，如图6所示，通过依次进行下列工序，制造在等离子体处理装置(10)中使用的石英玻璃制的顶板(13)：
-按规定形状，数字控制(NC)加工石英玻璃板的工序S1；
-喷砂处理NC加工后的石英玻璃板的表面，将厚度减少至规定厚度的工序S2；
-对喷砂处理后的石英玻璃板的表面进行浆料(slurry)研磨加工的工序S3；
-对浆料研磨加工后的石英玻璃表面进行氟酸处理的工序S4；
-对氟酸处理后的石英玻璃板表面进行脱脂处理的工序S5；
-纯水洗涤脱脂处理后的石英玻璃板表面的工序S6；
-对纯水洗涤后的石英玻璃板表面进行氟酸处理的工序S7；和
-纯水洗涤氟酸处理后的石英玻璃板表面的工序S8。
与此相对，基于本发明的顶板(304)，如下所述进行制造。
(使用机械抛光(机械研磨)的情况)
在上述工序S3和工序S4之间，进行利用氧化钾粒子的研磨剂的抛光处理，这样，可大大改善表面粗糙度。其他工序与图6实质上相同。
(使用火焰抛光(火焰研磨)的情况)
在上述工序S1后进行氟酸处理工序、脱脂处理工序、纯水洗涤工序(与上述工序S3、S4、S5相同)，还进行干燥处理。然后，进行火焰抛光处理。其次，为了消除应力，在1000℃下进行1小时的退火处理。然后，进行上述氟酸处理工序、纯水洗涤工序(与上述工序S7、S8相同)。
此外，上述氟酸处理能够通过在例如1～10％浓度的氟酸中浸渍1～5分钟进行。
利用上述现有技术的制法和本发明的制法实际作成顶板，进行成膜实验。以下，说明其结果。
图7(A)、(B)表示利用现有技术制法得到的石英玻璃制的顶板的、与基板W相对的面的表面粗糙度测定结果。如图7(A)、(B)所示，利用图6的现有技术制法形成的石英玻璃板具有其算术平均粗糙度Ra为0.6～0.9μm范围的表面粗糙度，虽然用眼着看起来平滑，但表面上存在实质上的凹凸。在图7(A)的例子中，Ra值为0.861μm(样品号4)，在图7(B)的例子中，Ra值为0.676μm(样品号5)。
图9(A)表示根据上述的本发明的制法，进行机械抛光后的石英玻璃制的顶板304(样品号3)的表面粗糙度测定结果(Ra＝0.131μm)。图9(B)表示根据上述的本发明的制法，进行火焰抛光后的石英玻璃制的顶板304(样品号2)的表面粗糙度测定结果(Ra＝0.092μm)。图9(C)表示根据上述的本发明的制法，进行火焰抛光后的石英玻璃制的顶板304(样品号1)的表面粗糙度测定结果(Ra＝0.069μm)。
利用将上述石英玻璃板作为微波透过顶板(304)使用的微波等离子体处理装置(300)，进行成膜实验。在6.65Pa(50mTorr)的压力下，分别以1000sccm和40sccm的流量供给Ar气和N2气，供给输出1500W的微波，对各基板进行20秒的图2(A)～(C)所示的氮氧化处理。基板温度为400℃。从依次处理的多个基板适当地对基板进行抽样，利用激光显微镜测量所抽样的基板上的颗粒数。图8为表示在这种情况下，在处理后的基板W的表面上观察到的直径为0.16μm以上的颗粒数的图形。应注意，现在一般的颗粒发生的允许限度为“直径0.16μm以上的颗粒数在20个以下”。
如从图8的图形可以理解的那样，在使用由图6所示的现有技术制法制造的Ra值为0.861μm(样品号4，用■表示)的石英玻璃板和Ra值为0.676μm(样品号5，用大的◆表示)的石英玻璃板作为顶板304的情况下，随着晶片的累计处理片数的增多，颗粒数急剧地增多。
可以看出，与此相对，在利用上述本发明的制法制造的顶板304(样品号1～3)中，颗粒数急剧地减少。即：通过将石英玻璃制的顶板304的、与基板相对的面的表面粗糙度抑制在算术平均表面粗糙度Ra的0.2μm以下，即使在26.6Pa(200mTorr)以下的低处理压力下进行基板W的等离子体处理，也可显著地抑制基板W表面上颗粒的产生。
从顶板304的表面粗糙度和颗粒发生量的关系可看出，石英玻璃顶板304的表面状态对颗粒发生有影响。以下，说明对其理由的考察。
图10(A)为表示根据图6所示的先前制法作成的石英玻璃顶板304的表面状态的光学显微镜照片的模制品。从图中可看出，在顶板304的表面上，存在多个微型裂纹。现在还没有确认，但是这个有成为使上述表面粗糙度增大的原因的可能性。这种微型裂纹是在图6的顶板制造工序中，在NC加工工序S1或喷砂工序S2等中，导入构成顶板的石英板中的，裂纹的深度可达到数百微米。
图10(B)为表示通过基于本发明的制法(使用火焰抛光)制造的石英玻璃制的顶板304的表面状态的光学显微镜照片的模制品。从图中可看出，通过进行火焰抛光，在顶板304的表面上露出的微型裂纹消失。
图10(B)所示的表面状态，在图8的图形中与用△或●表示的数据(样品号1、2)对应。当只从这些数据考虑时，在这些样品中，抑制颗粒发生的理由为顶板表面的微型裂纹消失。另外，认为表面粗糙度的减少也是微型裂纹的消失引起的。
然而，在图8的图形中，对与以小的◆表示的数据(样品号3)对应的图9(A)的样品进行机械抛光，因此，在石英玻璃制的顶板的表面上，即使表面粗糙度Ra为0.131μm，也有微型裂纹露出。然而，从图8可看出，在这种情况下，颗粒的发生被抑制。因此，可以推测，颗粒发生量不只是依存于表面微型裂纹的有无。
总之，利用上述实验得出结论是，根据本发明将石英玻璃制的顶板(304)的、与基板W相对的面的表面粗糙度抑制为算术平均表面粗糙度Ra的0.2μm以下，由此，在等离子体处理时，特别是在26.6Pa(200mTorr)以下的低压力下的等离子体处理时，可以有效地抑制颗粒的发生。
为了容易理解上述问题，准备图11。图11为取出图8的图形中画出的数据的一部分(与晶片累计处理片数100～200对应的数据)，表示表面粗糙度和颗粒数的关系的图形。由此，能够理解通过使表面粗糙度Ra为0.2μm以下，可以急剧减少颗粒的发生数。另外，通过使表面粗糙度Ra为0.13μm以下，更可减少颗粒的发生。
图12为表示利用根据上述本发明的制法(使用火焰抛光)制造的石英玻璃制的顶板304的耐久试验结果的图形。这里，对多个顶板进行试验，供试验用的顶板的表面粗糙度Ra在0.03μm～0.1μm范围内。通过该试验确认，通过使表面粗糙度Ra在0.1μm以下，能够确保顶板长期的耐久性。
以上，根据优选实施方式说明了本发明，但本发明不仅限于特定的实施方式，在专利要求的范围所述的精神内，可有各种变形和变更。例如，在图3的顶板304内，如点划线所示，在顶板304的下面设置直径比基板稍大的圆形的凹部。这种凹部对抑制驻波有帮助。另外，只上述凹部的底面为上述表面粗糙度也可以。另外，基板不限于半导体晶片，LCD基板也可以。

Claims (12)

1.一种微波等离子体处理装置，包括：
处理容器，构成为可抽真空，并且在其内部配置有保持基板的基板载置台；
顶板，以与所述基板载置台上的基板相面对的方式设置在所述处理容器的上部，由石英玻璃制成；
设置在所述顶板上方的微波天线；和
将处理气体供给所述处理容器内的气体供给系统，所述微波等离子体处理装置的特征在于，
所述顶板的与所述基板相面对的面具有算术平均粗糙度Ra为0.2μm以下的表面粗糙度。
2.根据权利要求1所述的微波等离子体处理装置，其特征在于：
所述顶板的与所述基板相面对的面具有算术平均粗糙度Ra为0.13μm以下的表面粗糙度。
3.根据权利要求1所述的微波等离子体处理装置，其特征在于：
所述顶板的与所述基板相面对的面具有算术平均粗糙度Ra为0.1μm以下的表面粗糙度。
4.根据权利要求1所述的微波等离子体处理装置，其特征在于：
对所述顶板的与所述基板相面对的面实施火焰抛光。
5.根据权利要求1所述的微波等离子体处理装置，其特征在于：
对所述顶板的与所述基板相面对的面实施机械抛光。
6.根据权利要求1所述的微波等离子体处理装置，其特征在于：
在所述顶板的与所述基板相面对的面上形成圆形的凹部，所述凹部的底面具有算术平均粗糙度Ra为0.2μm以下的表面粗糙度。
7.一种顶板，为了在处理容器内生成微波等离子体，将微波照射在所述处理容器内，由使微波透过用的石英玻璃构成，其特征在于：
在所述顶板安装于所述处理容器中的情况下，在所述处理容器内部空间中露出的面具有算术平均粗糙度Ra为0.2μm以下的表面粗糙度。
8.根据权利要求7所述的顶板，其特征在于：
所述顶板的所述表面粗糙度的算术平均粗糙度Ra为0.13μm以下。
9.根据权利要求7所述的顶板，其特征在于：
所述顶板的所述表面粗糙度的算术平均粗糙度Ra为0.1μm以下。
10.根据权利要求7所述的顶板，其特征在于：
对所述顶板的在所述处理容器的内部空间中露出的面实施火焰抛光。
11.根据权利要求7所述的顶板，其特征在于：
对所述顶板的在所述处理容器的内部空间中露出的面实施机械抛光。
12.根据权利要求7所述的顶板，其特征在于：
在所述顶板的在所述处理容器的内部空间中露出的面上形成圆环的凹部，所述凹部的底面具有算术平均粗糙度Ra为0.2μm以下的表面粗糙度。
CNA2007800000476A 2006-01-31 2007-01-31 微波等离子体处理装置 Pending CN101213643A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006023282 2006-01-31
JP023282/2006 2006-01-31

Publications (1)

Publication Number Publication Date
CN101213643A true CN101213643A (zh) 2008-07-02

Family

ID=38327475

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800000476A Pending CN101213643A (zh) 2006-01-31 2007-01-31 微波等离子体处理装置

Country Status (5)

Country Link
US (1) US20100175621A1 (zh)
JP (1) JP5001862B2 (zh)
KR (1) KR100997839B1 (zh)
CN (1) CN101213643A (zh)
WO (1) WO2007088904A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4524354B2 (ja) * 2008-02-28 2010-08-18 国立大学法人東北大学 マイクロ波プラズマ処理装置、それに用いる誘電体窓部材および誘電体窓部材の製造方法
FR2992313B1 (fr) * 2012-06-21 2014-11-07 Eurokera Article vitroceramique et procede de fabrication
US9711334B2 (en) * 2013-07-19 2017-07-18 Applied Materials, Inc. Ion assisted deposition for rare-earth oxide based thin film coatings on process rings
US9583369B2 (en) 2013-07-20 2017-02-28 Applied Materials, Inc. Ion assisted deposition for rare-earth oxide based coatings on lids and nozzles
US9725799B2 (en) 2013-12-06 2017-08-08 Applied Materials, Inc. Ion beam sputtering with ion assisted deposition for coatings on chamber components
JP6163442B2 (ja) * 2014-03-05 2017-07-12 株式会社東芝 半導体製造装置及び半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5951887A (en) * 1996-03-28 1999-09-14 Sumitomo Metal Industries, Ltd. Plasma processing apparatus and plasma processing method
JP3204145B2 (ja) * 1997-01-31 2001-09-04 住友金属工業株式会社 プラズマ処理装置
JP3251215B2 (ja) * 1996-10-02 2002-01-28 松下電器産業株式会社 電子デバイスの製造装置及び電子デバイスの製造方法
US6007673A (en) * 1996-10-02 1999-12-28 Matsushita Electronics Corporation Apparatus and method of producing an electronic device
JP3488383B2 (ja) * 1998-05-29 2004-01-19 信越石英株式会社 ドライエッチング用石英ガラス部材およびそれを装着したドライエッチング装置
US6060117A (en) * 1998-08-31 2000-05-09 Ford Global Technologies, Inc. Making and using thermal spray masks carrying thermoset epoxy coating
JP4890668B2 (ja) * 1999-07-13 2012-03-07 株式会社山形信越石英 半導体熱処理用反応装置の石英ガラス製蓋体およびその製造方法
DE60128302T2 (de) * 2000-08-29 2008-01-24 Heraeus Quarzglas Gmbh & Co. Kg Plasmafeste Quartzglas-Haltevorrichtung
JP4148650B2 (ja) * 2001-01-16 2008-09-10 信越石英株式会社 石英ガラスの製造方法
JP4034543B2 (ja) * 2001-09-25 2008-01-16 東京エレクトロン株式会社 プラズマ処理装置用石英部材の加工方法，プラズマ処理装置用石英部材およびプラズマ処理装置用石英部材が実装されたプラズマ処理装置
JP2003168681A (ja) * 2001-12-03 2003-06-13 Ulvac Japan Ltd マイクロ波プラズマ処理装置および処理方法
JP3723783B2 (ja) * 2002-06-06 2005-12-07 東京エレクトロン株式会社 プラズマ処理装置

Also Published As

Publication number Publication date
JP5001862B2 (ja) 2012-08-15
KR100997839B1 (ko) 2010-12-01
WO2007088904A1 (ja) 2007-08-09
US20100175621A1 (en) 2010-07-15
JPWO2007088904A1 (ja) 2009-06-25
KR20080022137A (ko) 2008-03-10

Similar Documents

Publication Publication Date Title
US10388524B2 (en) Film forming method, boron film, and film forming apparatus
CN101847574B (zh) 基板处理装置和暴露于等离子体的部件
KR100789007B1 (ko) 기판 처리 장치, 기판 처리 방법 및 기억 매체
CN102569136B (zh) 清洁基板表面的方法和设备
US7754995B2 (en) Plasma processing apparatus and plasma processing method
CN100545304C (zh) 用于半导体处理设备的陶瓷件
US11594422B2 (en) Film etching method for etching film
JP6108560B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
CN101213643A (zh) 微波等离子体处理装置
JPWO2004107430A1 (ja) プラズマ処理装置およびプラズマ処理方法
KR100727205B1 (ko) 플라즈마 성막 방법 및 그 장치
TWI750364B (zh) 形成鈦矽化物區域之方法
US7857984B2 (en) Plasma surface treatment method, quartz member, plasma processing apparatus and plasma processing method
CN110010466A (zh) 蚀刻方法
US7517812B2 (en) Method and system for forming a nitrided germanium-containing layer using plasma processing
EP0841838B1 (en) Plasma treatment apparatus and plasma treatment method
KR20130109062A (ko) 반도체 장치 제조 방법, 기판 처리 장치 및 기록 매체
JP2007235116A (ja) 基板載置台および基板処理装置
CN111508831A (zh) 蚀刻方法、等离子体处理装置和处理系统
JP2018160656A (ja) 成膜方法、ボロン膜、及び成膜装置
JP2002353206A (ja) プラズマ処理装置
CN111725062A (zh) 膜的蚀刻方法和等离子体处理装置
JPH11265879A (ja) 真空処理装置
JPH04318175A (ja) バイアスｅｃｒプラズマｃｖｄ装置
JP2002289578A (ja) プラズマ処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20080702