KR19980024005A - 플랫 패널 디스플레이 터미널 - Google Patents

플랫 패널 디스플레이 터미널 Download PDF

Info

Publication number
KR19980024005A
KR19980024005A KR1019970013903A KR19970013903A KR19980024005A KR 19980024005 A KR19980024005 A KR 19980024005A KR 1019970013903 A KR1019970013903 A KR 1019970013903A KR 19970013903 A KR19970013903 A KR 19970013903A KR 19980024005 A KR19980024005 A KR 19980024005A
Authority
KR
South Korea
Prior art keywords
signal
analog
parameter
frequency
horizontal
Prior art date
Application number
KR1019970013903A
Other languages
English (en)
Other versions
KR100308681B1 (ko
Inventor
오조린스 헬마즈
Original Assignee
마이클알. 브롬버그
브룸버그 엘.피.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클알. 브롬버그, 브룸버그 엘.피. filed Critical 마이클알. 브롬버그
Publication of KR19980024005A publication Critical patent/KR19980024005A/ko
Application granted granted Critical
Publication of KR100308681B1 publication Critical patent/KR100308681B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G06F3/1475—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels with conversion of CRT control signals to flat panel control signals, e.g. adapting the palette memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

본원은 다주파 음극선관 모니터의 동작을 플랫 패널 디스플레이 터미널로 시뮬레이트하도록 하는 장치와 방법에 관한 것이다. 입력 아날로그 비디오 신호에 포함된 동기 신호는 디스플레이 프로토콜을 식별하기 위해 분석된다. 식별된 디스플레이 프로토콜의 소정의 파라미터는 아날로그 액정 디스플레이 패널과 플랫 패널 디스플레이 터미널의 PLL 을 프로그램하기 위해 사용된다.

Description

플랫 패널 디스플레이 터미널
본 발명은 플랫 패널 디스플레이 터미널(flat panel display terminal)에 관한 것이다. 이러한 플랫 패널 디스플레이 터미널의 예에는 전계발광 액정 디스플레이(이하 LCD라함)와 플라즈마 또는 개스방출 디스플레이가 있다. 특히 본 발명은 다주파 음극선관(CRT) 모니터의 동작을 시뮬레이트하는 LCD 의 인터페이스에 관한 것이다.
플랫 패널 기술은 1980년대 후반들어 비용에 관계없이 구매자들을 고무시키고 있다. 플랫 패널 디스플레이 터미널의 여러 이점은 개인용 컴퓨터에서 거의 전반적으로 적용되어오던 CRT 형 모니터 이상인 것으로 알려져있다. 예를들어 LCD 모니터는 평면, 고유의 선명도(sharpness)와, 낮은 전력소비와, 유저의 눈의 피로의 경감과 소형사이즈를 제공한다. LCD 의 평면은 바람직스럽지못한 만곡선(curved lines)이나, CRT 스크린의 에지 주변에서의 왜곡 이미지와 같은 CRT 스크린의 볼록면과 관련된 문제도 제거해주고 있다. 소형 사이즈이고, 저전력을 이용하며 경량인 LCD는 랩톱컴퓨터와 항공기의 좌석뒤 텔레비젼에 주로 사용되고 있다.
고품질이면서도 저가인 LCD 모델의 도입과 더불어 컴퓨터 산업은 데스크탑 컴퓨터와 워크스테이션에 사용하기 위한 플랫 패널 디스플레이 터미널에 보다 많은 관심을 가져오고 있다. 대부분의 컴퓨터는 CRT 모니터에 적합한 비디오 신호를 생성하기 때문에 CRT 모니터와 LCD 간의 차이점을 해소하기 위한 콘트롤러나 컨버터를 개발하려는 시도가 계속되고 있다. 예를들어 LCD 는 화학적으로 동작하는 시스템인 반면에 CRT 모니터는 전기적으로 동작하는 시스템이다. 또한 CRT 모니터가 어떠한 개수의 수직 및 수평라인을 디스플레이할 수 있는 반면에 LCD 는 많은 세트의 수직 및 수평라인을 가지고 있다. 컨버터 역시 이러한 제한을 고려하여 취급될 필요가 있다.
데스크탑에 LCD 를 사용하기 위한 부가적인 관심사는 LCD 패널과 그래픽보드간의 물리적 거리에 있다. 그래픽 콘트롤러와 LCD 간의 직접접속은 랩탑 컴퓨터에서 가능하며, 이 경우 LCD 는 상기 랩탑 컴퓨터 섀시내의 그래픽 콘트롤러에 밀접하게 배치된다. 따라서 병렬 RGB 인터페이스를 가지는 LCD 는 그래픽 콘트롤러에 의해 공급된 RGB 신호를 직접 수신할 수 있다.
그러나 데스크탑 컴퓨터의 경우 그래픽 콘트롤러는 통상 컴퓨터 섀시내에 위치하고, 반면에 RGB 인터페이스는 별도의 모니터에 위치한다. 따라서 그래픽 콘트롤러로부터의 RGB 신호는 데스크탑 컴퓨터나 LCD의 그래픽 보드를 접속시키는 비디오 케이블을 통해 간접적으로 공급된다. 표준 데스크탑 컴퓨터는 디지탈 비디오 신호 대신에 케이블 접속을 위한 아날로그 RGB 신호를 생성하기 때문에 디지탈 LCD 는 데스크탑 컴퓨터로부터의 비디오 신호를 해석하기 위해서는 추가적인 A/D 변환기(ADC)가 필요하다. 이러한 변환은 변환과 관련된 까다로운 타이밍과 귀찮은 문제로 인해 스크린에 부정적인 결과를 초래한다.
이러한 귀찮은 문제에 반응하여 아날로그 RGB 신호를 이용할 수 있는 아날로그 LCD 가 최근 시장에서 소개되고 있다. 이러한 아날로그 LCD 가 ADC 를 요구하지는 않고 있지만 현재 이용할 수 있는 인터페이스는 어느 것이나 보드의 스택을 요구하거나 또는 높은 수준의 기능을 수행할 수 없다. 예를들어 아날로그 LCD 가 VGA, SVGA, XGA, TEXT 1 및 TEXT 2 와 같은 복수의 해상도를 허가한다고 해도 아날로그 LCD 를 위해 현재 이용할 수 있는 인터페이스로는 CRT 모니터의 사용으로 인해 주로 정해진 비디오 신호를 수반하는 부정확성이나 오프셋을 보상할 수 없다.
따라서 본 발명은 플랫 패널 디스플레이 터미널용의 단순화되고, 정교하며, 효과적이면서도 저렴한 장치의 제공에 그 목적이 있다. 특히 다양한 디스플레이 프로토콜에 대한 조정능력을 가지는 다주파 CRT 모니터의 동작을 아날로그 LCD 가 시뮬레이트할 수 있도록 하는 인터페이스의 제공에 본 발명의 목적이 있다.
도 1 은 본 발명에 따라 동작될 수 있는 장치를 설명하는 단순화된 블록도.
도 2 내지 도 8 은 본 발명의 방법에 대한 예시적 실시예를 수행하는 단계에 대한 흐름도.
〈도면의주요부분에대한부호의설명〉
10 : 플랫 패널 디스플레이 터미널
20 : 인터페이스
30 : 아날로그 LCD 패널
40 : 케이블 어댑터
55 : 멀티플렉서
60 : 동기 스트립퍼
70 : 제어 ASIC(application specific integrated circuit)
80 : 마이크로 프로세서
90 : PLL(phase-locked loop)
100 : 휘도 제어기
본 발명의 기타 목적은 다주파 음극선관 모니터의 동작을 플랫 패널 디스플레이 터미널이 시뮬레이트할 수 있도록 하는 장치와 방법을 제공함으로써 본 발명의 원리에 따라 달성된다. 이러한 장치는 아날로그 비디오 신호를 수신한 후 이 수신된 신호로부터 동기 신호를 추출한다. 장치는 동기 신호의 주파수를 측정하고 측정된 주파수를 토대로 디스플레이 프로토콜을 판정하는 마이크로 프로세서도 포함하고 있다. 그후 마이크로프로세서는 디스플레이 프로토콜에 대한 소정의 파라미터를 검색하고 이 검색된 파라미터를 이용하여 아날로그 액정 디스플레이와 PLL(phase-locked loop)에 프로그램을 공급한다.
본 발명의 또다른 특징에 있어서 마이크로 프로세서는 플랫 패널 디스플레이 터미널의 유저에 의해 행해진 어떠한 조정도 검출한다. 예를들어 유저는 수평 및 수직 위치와, 수평폭이나 또는 아날로그 액정 디스플레이 패널의 휘도를 조정할 수 있다. 조정된 파라미터는 디스플레이 프로토콜의 표준 파라미터를 대신한다. 푸쉬버튼식 인터페이스가 유저의 입력수단으로 제공된다.
본 발명의 추가적인 특징과, 다양한 이점은 첨부도면과 바람직한 실시예의 상세한 설명으로부터 명백해질 것이다.
실시예
도 1 에 나타낸 예시적인 실시예에는 아날로그 LCD 패널이 다주파 CRT 와 유사하게 동작할 수 있도록 하는 대표적인 인터페이스 회로가 도시되어 있다. 본 발명은 기타 여러 유형 및 구조의 플랫 패널 디스플레이 터미널에 적용할 수 있고 아울러 플랫 패널 디스플레이 터미널(10)의 회로는 본 발명이 이용될 수 있는 예로서만 본 명세서에서 설명되고 있다.
도 1 에 나타낸 바와 같이 플랫 패널 디스플레이 터미널(10)은 인터페이스(20)와 아날로그 LCD 패널(30)의 두부분으로 분할될 수도 있다. 인터페이스(20)는 비디오 케이블을 통해 데스크탑 컴퓨터의 그래픽 콘트롤러로부터 발생된 입력신호를 수신하여 처리된 출력신호를 아날로그 LCD 패널(30)로 전송한다. 비디오 케이블의 예로는 전원장치쪽의 부가적인 핀아웃(pin-out)에 의해 약간 변경된 통상적인 VGA 케이블이 있다. 한 케이블내의 이러한 기능적 통합은 별도의 전원케이블에 대한 필요성을 제거함으로써 플랫 패널 디스플레이 터미널(10)로 하여금 이 플랫 패널 디스플레이 터미널(10)과 데스크탑 컴퓨터간의 단순화된 접속을 조작할 수 있도록 해준다.
예시된 바람직한 실시예에서 인터페이스(20)는 케이블 어댑터(40)와, 푸쉬버튼(50)과, 멀티플렉서(55)와, 동기 스트립퍼(60)와, 제어 ASIC(application specific integrated circuit)(80)과, 마이크로 프로세서(80)와, PLL(90)과, 휘도 제어기(100)를 포함하고 있다.
비디오 케이블 어댑터(40)는 다양한 형태의 비디오 신호를 컴퓨터의 그래픽 보드로부터 수신한다. 비디오 케이블 어댑터(40)는 비디오 신호의 RGB 신호부를 아날로그 LCD 패널(30)로 넘겨준다. 동기화 신호에 대해 비디오 케이블 어댑터(40)는 먼저 동기화 인코딩의 유형을 판정한다. 예를들어 비디오 신호는 다음의 유형 즉, 이산 동기화에 의한 RGB 신호와, 그린상의 동기화에 의한 RGB 신호 또는 복합 동기화에 의한 RGB 신호 중 어느 하나가 된다. 이산 동기화에 의한 RGB 신호는 디코딩을 요구하지는 않는다. 수평 및 수직 동기화 신호는 제어 ASIC(70)과 마이크로 프로세서(80)에 의해 직접 사용될 수 있는 별도의 신호이다. 한편 그린상의 동기화에 의한 RGB 신호는 디코딩을 필요로한다. 수평 및 수직 동기화신호는 그린 신호에 중첩되므로 그린신호로부터 추출될 필요가 있다. 마찬가지로 복합 동기화에 의한 RGB 신호는 디코딩을 필요로한다. 수평 및 수직 동기화 신호는 하나의 복합신호에 결합되고 각각의 동기화 신호는 이러한 복합신호로부터 추출될 필요가 있다. 비디오 신호의 확인된 유형에 따라 비디오 케이블 어댑터(40)는 비디오 신호의 동기 신호부를 제어 ASIC(70)이나 동기 스트립퍼(60)중 어느 하나에 전송한다.
그린상의 동기화에 의한 RGB 신호와 복합 동기화에 의한 RGB 신호에 대해 멀티플렉서(55)는 이러한 신호중 한쪽을 지시하도록 접지되어 상기 신호들을 동기 스트립퍼(60)에 넘겨준다. 그후 동기 스트립퍼(60)는 그린 또는 복합신호중 어느 하나로부터 수평 및 수직 동기 신호를 추출하도록 호출된다. 동기 스트립퍼(60)의 예로는 Elantec 사에서 제조한 EL4583 이 있다. 비디오 케이블 어댑터(40)로부터 직접 공급되거나 또는 동기 스트립퍼(60)에서 변환되든간에 수평 및 수직 동기 신호는 입력 구동 제어 ASIC(70)과, 마이크로 프로세서(80)와, PLL(90)과, 아날로그 LCD(30) 및 휘도 제어기(100)에 있다.
제어 ASIC(70)은 시리얼 프로그래머블 포트를 이용하여 재프로그램가능하다. 제어 ASIC(70)은 마이크로 프로세서(80)를 지원하는데 필요한 비교적 소형의 칩으로서 때로는 글루로직(glue logic)이라고도 한다. 제어 ASIC(70)은 저급 게이트, 플립플롭, 버퍼 또는 래치에 랜덤하게 사용될 수도 있다. 제어 ASIC(70)의 예로는 Lattice Semiconductor 사에서 제조된 LSI1016 이 있다.
푸쉬버튼(50)은 각각 상이한 기능과 관련되는 여러 버튼을 포함하고 있다. 예를들어 하나의 버튼은 전원의 온/오프용으로 설계될 수도 있다. 다른 버튼은 휘도의 증가를 위해 사용될 수도 있으며 또다른 버튼은 휘도의 감소를 위해 사용될 수도 있다. 푸시버튼(50)은 특정 조합이나 버튼의 순서를 조정함으로써 LCD 패널상의 스크린의 집중이나 조정과 같은 여러 목적을 위해 사용될 수도 있다. 예를들어 유저는 스크린의 수평 위치와, 수직 위치 및 수평폭을 조정하도록 선택할 수도 있다. 원하는 조정 모드를 위해 버튼의 특정 조합을 억제하는 즉시 유저는 추가로 푸쉬버튼을 사용하여 CRT 모니터에 있는 아날로그 LCD 패널(30)상의 스크린을 제어하여 미세조정할 수도 있다. 아날로그 LCD 패널(30)상의 스크린의 조정이 이하 상세히 설명된다.
마이크로 프로세서(80)는 여러 디스플레이 프로토콜에 대한 디폴트, 공칭 또는 표준 파라미터를 저장하기 위한 ROM 을 포함하고 있다. 마이크로 프로세서(80)는 디폴트 파라미터의 재기록을 허가하도록 전기적으로 소거 및 프로그램 가능한 판독 전용 메모리(EEPROM)도 포함하고 있다. 예를들어 이러한 파라미터들은 수평 및 수직 위치와, 수평폭 및 휘도에 대한 설정값을 포함하고 있다. 플랫 패널 디스플레이 터미널(10)이 온될 때 ROM 으로부터의 파라미터는 특정 VGA 카드를 위해 측정된 공칭값을 이용하여 PLL(90)과 아날로그 LCD 패널(30)을 리세트시키기 위해 주로 사용된다.
마이크로 프로세서(80)는 디스플레이 프로토콜의 변화를 검출하기 위해 유입되는 수평 및 수직 동기 신호를 지속적으로 샘플링할 수 있도록 설계된다. 샘플링은 수직 블랭크들 사이의 수평 라인의 개수를 카운트함으로써 수행된다. 수평라인의 카운트된 개수는 유입되는 비디오 신호의 디스플레이 프로토콜과 동일하다.
예를들어 전원이 온되었을 때 640×400 의 크기를 가지는 DOS 모드를 이용하여 구동되는 개인용 컴퓨터의 경우에 이러한 사항은 매우 보편적이다. 윈도우 동작 프로그램이 호출되는 경우 윈도우 모드에서 포맷된 비디오 신호는 새로운 크기를 나타내는 상이한 개수의 수평라인을 갖는다. 이러한 경우 마이크로 프로세서(80)는 윈도우 모드의 디스플레이 프로토콜에 대응하는 디폴트 또는 표준 파라미터의 세트를 가지는 테이블을 조사한다. 이 테이블은 PLL(90)의 값 뿐만 아니라 아날로그 LCD 패널(30)의 값도 포함하고 있다. 아날로그 LCD 패널(30)의 각각의 값은 5바이트를 취할 수도 있고, 반면에 PLL(90)의 각각의 값은 14바이트를 취할 수도 있다. 계속해서 마이크로 프로세서(80)는 5바이트 워드를 아날로그 LCD 패널(30)에 전송하고 테이블 조사(lookup) 결과로서 14바이트 워드를 PLL(90)에 전송한다.
마이크로 프로세서(80)는 스크린의 집중과 조정을 위한 푸쉬 버튼의 상태도 검출한다. 유저에 의해 선택되는 푸쉬버튼(50)의 순서와 조합은 스크린의 변화의 범위를 결정한다. 마이크로 프로세서(80)는 다양한 모드의 상태를 나타내도록 비퍼(beeper:도시생략)에 접속될 수도 있다. 예를들어 수평 집중 모드와, 수직 집중 모드 또는 수평폭 조정 모드는 발신음(beeps)의 개수로 표시될 수도 있다.
마이크로 프로세서(80)는 유입되는 비디오 신호를 지속적으로 샘플링한다. 전력 절감 모드는 유입되는 비디오 신호가 아날로그 LCD 패널(30)의 디스플레이 능력을 넘어서는 경우 호출된다. 예를들어 프레임내의 수평라인의 카운트된 개수가 디스플레이 프로토콜의 어느 소정 범위내에 들지 못하는 경우 아날로그 LCD 패널(30)의 배경조명(backlight)은 파워다운된다. 이러한 전력 절감 모드는 플랫 패널 디스플레이 터미널(10)이 환경보호국의 에너지 전력 구성 프로그램의 범주내에서 동작할 수 있도록해준다. 마이크로 프로세서(80)는 매번 비디오 모드가 변경되거나 또는 유저가 스크린을 재조정할 때마다 아날로그 LCD 패널(30)을 재프로그램하도록 45비트의 워드를 어셈블한다. 마이크로 프로세서(80)는 변화를 반영하도록 PLL(90)을 재프로그램하여 66비트의 스트림을 어셈블한다. 마이크로 프로세서(80)가 특정 주기 동안 유입되는 어떠한 비디오 신호도 검출하지 못하는 경우 마이크로 프로세서(80)는 배경조명을 어둡게함으로써 아날로그 LCD 패널(30)을 전력 절감모드에 둔다. 마이크로 프로세서(80)의 한 예로는 Microchip사의 PIC16C84 가 있다.
PLL(90)은 마이크로 프로세서(80)로부터의 제어신호뿐만아니라 제어 ASIC(70)으로부터의 수평 및 수직 동기 신호도 수신한다. PLL(90)은 아날로그 LCD 패널(30)의 최상의 해상도를 결정하기 위한 알고리즘에 기초하여 클록펄스를 필수적으로 생성한다. PLL(90)은 비동기 주기 동안 리세트할 수직 동기 신호를 사용하고, 클록신호를 생성하기 위해 수평 동기 신호를 사용한다. PLL(90)의 일례로는 ICS 사의 ICS1522 가 있다.
휘도 제어기(100)는 아날로그 LCD 패널(30)내의 배경조명의 휘도를 처리한다. 휘도 제어기(100)는 기본적으로는 전압 레벨 예를들어 제로에서 1볼트까지 변화하는 한 세트의 조정가능한 전위차계로서 휘도를 제어하는 기능이 있다. 휘도 제어기(100)는 18 비트 길이일 수도 있는 시리얼 콘트롤 워드를 이용하여 미리 프로그램될 수 있다. 시리얼 콘트롤 워드가 휘도 디지털 전위차계(Brightness Digital Potentiometer)에 전송될 때 시리얼 콘트롤 워드에 선형적으로 대응하는 등가 저항은 스크린 배경조명의 휘도 레벨을 설정한다.
아날로그 LCD 패널(30)은 비디오 케이블 어댑터(40)로부터 직접 아날로그 RGB 신호를 수신한다. 아날로그 LCD 패널(30)은 제어신호와, 제어 ASIC(70)으로부터의 수평 및 수직 동기 신호도 수신한다. 아날로그 LCD 패널(30)은 PLL(90)로부터의 클록신호와 휘도 제어기(100)로부터의 제어신호도 추가로 수신한다. 아날로그 LCD 패널(30)은 마이크로 프로세서(80)로부터의 제어 신호도 수신한다. 본 발명의 인터페이스는 16 내지 1600만 까지의 어떠한 컬러 깊이의 디스플레이도 허가한다.
아날로그 LCD 패널(30)의 예로는 NEC 사의 NL10276AC24-02 가 있다.
도 2 내지 도 8 은 상기한 바와 같은 도 1 의 회로를 동작시키기 위한 본 발명에 따른 단계의 예시적 순서를 나타내고 있다. 어느 정도까지 이러한 단계는 이미 언급되어 있으므로 여기서는 이미 언급된 부분에 대해서는 생략한다.
단계 110에서 인터페이스(20)는 모든 RAM 레지스터를 소거하고 일부 개시 추측값을 PLL(90)과 마이크로프로세서(80)의 ROM 으로부터 검색된 아날로그 LCD 패널(30)로 전송함으로써 초기화된다. 단계 112에서 마이크로 프로세서(80)는 푸쉬버튼(50)이 전원의 온/오프를 지시하는지를 판정한다. 푸쉬버튼(50)을 액세스하는 유저는 스크린의 휘도 또는 집중이 푸쉬버튼(50)을 누름으로써 조정을 필요로하는것인지를 표시할 수 있다.
전원 온/오프 버튼이 눌러지면 단계 114 에서 마이크로 프로세서(80)는 아날로그 LCD 패널(30)의 배경조명의 휘도 또는 세기가 증가되어야할지 또는 감소되어야할지를 결정한다. 푸쉬버튼(50)의 위치가 휘도 레벨이 변경될 필요가 있음을 나타내는 것으로 마이크로 프로세서(80)가 판정한다면 휘도 제어기(100)의 시리얼 디지탈 포트는 단계 116 에서 배경조명의 레벨을 조정하도록 프로그램된다.
만일 휘도레벨이 변경될 필요가 없다고 마이크로 프로세서가 판정한다면 단계 118 에서 마이크로 프로세서(80)는 기타 디스플레이 조정에 대한 요구가 검출되었는지를 판정한다. 만약 푸쉬버튼(50)의 눌려진 버튼의 조합을 검사함으로써 유저에 의해 일부 조정이 요구되었다고 마이크로 프로세서(80)가 판정하면 마이크로 프로세서(80)는 도 3 과 도 4 로 표현된 보수모드(maintenance mode)로 진입한다.
마이크로 프로세서(80)는 수평위치가 조정될 필요가 있는지를 단계 120 에서 판정한다. 이러한 조정은 예를들어 유저가 우측버튼을 눌러 스크린을 우측위치로 이동시키는 경우 행해진다. 수평위치의 조정 요구가 검출되면 마이크로 프로세서(80)는 이러한 조정요구에 대응하는 파라미터를 단계 122에서 산출한다. 파라미터는 본질적으로 명령 워드로서 전송된다. 단계 124 에서 마이크로 프로세서(80)는 산출된 파라미터를 아날로그 LCD 패널(30)에 넘겨준다. 단계 126 에서 파라미터는 디폴트 파라미터로서 마이크로 프로세서(80)의 EEPROM 내에 배열된다. EEPROM 내의 이러한 조정된 파라미터들은 마이크로 프로세서(80)의 ROM 에 있는 표준 파라미터를 대체한다.
단계 128 에서 마이크로 프로세서(80)는 수직 위치가 조정될 필요가 있는지를 판정한다. 수직 위치의 조정에 대한 요구를 마이크로 프로세서(80)가 검출한다면 마이크로 프로세서(80)는 단계 120 - 126 에서 처럼 유사한 방법으로 파라미터들을 포맷하도록 단계 128-134를 통해 진행된다.
단계 136에서 마이크로 프로세서(80)는 수평폭의 조정에 대한 요구가 검출되었는지를 판정한다. 수평폭이 조정될 필요가 있다고 마이크로 프로세서(80)가 판정하면 마이크로 프로세서(80)는 단계 120 - 126 에서 처럼 유사한 방법으로 조정폭 파라미터들을 포맷하도록 단계 136-142를 통해 진행된다. 그후 마이크로 프로세서(80)는 보수모드를 종결하고 메인 루프의 단계 144 로 돌아간다. 보수모드에서 단일 값의 증가도 포함한 어떠한 조정은 PLL(90)쪽으로 진행될 45 비트 길이와 아날로그 LCD 패널(30)쪽으로 진행될 66비트 길이의 명령 워드를 마이크로 프로세서(80)가 생성하도록 요구한다.
단계 112-142 는 유저 또는 현장 서비스맨이 초기화 단계(stage)에서 디스플레이 값을 미세 조정하기를 원하는 경우에만 계속된다. 단계 144-184의 리세트는 마이크로 프로세서(80)가 유입되는 신호의 변화를 자동으로 체크하는 경우의 루프 구성의 노멀 동작을 나타낸다.
단계 144 에서 메인 루프는 마이크로 프로세서(80)가 타임아웃 타이머(도시생략)를 자동으로 초기화함에 따라 시작된다. 타임아웃 타이머는 일정하면서도 주기적으로 메인루프를 재초기화함으로써 유입되는 신호의 변화를 검출할 수 있다.
단계 146-154에서 마이크로 프로세서(80)는 유입되는 신호를 분석해서 동기 신호의 엔코딩 유형을 판정한다. 특히 단계 146의 마이크로 프로세서(80)는 비디오 케이블 어댑터(40)를 경유하는 유입신호가 즉시 사용에 적합한 이산 동기 신호인지를 판정한다. 수평 및 수직 동기 신호가 사실상 이산 형태로 제공된다고 마이크로 프로세서(80)가 판정하면 이러한 동기 신호는 제어 ASIC(70)에 직접 공급된다.
수평 및 수직 동기 신호가 이산 형태가 아니라면 단계 148 에서 마이크로 프로세서는 유입신호가 그린상의 동기 신호의 유형인지를 판정한다. 동기 신호가 그린신호에 따라 엔코드된다고 마이크로 프로세서(80)가 판정하면 단계 150에서 마이크로 프로세서(80)는 그린신호를 동기 스트립퍼(50)에 넘겨준다. 단계 150에서 동기 스트립퍼(50)는 그린 신호로부터 인코드된 수평 및 수직 신호를 재생한다.
만약 그린상의 동기 신호가 아니라면 단계 152에서 마이크로 프로세서(80)는 유입신호가 복합 유형에 따른 동기화 신호인지를 판정하며, 이 경우 동기 신호는 복합신호에 따라 인코드된다. 복합신호가 사용되면 단계 154의 마이크로 프로세서(80)는 수평 및 수직 신호를 재생하도록 복합신호를 동기 스트립퍼(50)에 넘겨준다.
단계 156에서 마이크로 프로세서(80)는 포지티브 또는 네가티브인지에 따라 수직 동기 신호의 감지를 판정하기 위해 유입 비디오 신호를 샘플한다. 포지티브 수직 동기 신호가 단계 158에서 검색되면 단계 160에서의 마이크로 프로세서(80)는 포지티브 수직 동기 신호에 의해 규정되는 프레임의 시작부에서의 수평라인 카운트를 시작한다. 수학적 공식을 통해 마이크로 프로세서(80)는 매 단일 수평선을 실제로 카운트하지는 않지만 보다 나은 해상도를 얻기위해 특정 개수로 수평라인의 개수를 분할한다.
단계 162에서 마이크로 프로세서(80)는 또다른 포지티브 수직 동기 신호가 검출되는지를 판정한다. 제 2 포지티브 수직 동기 신호가 검출되면 마이크로 프로세서(80)는 수평 동기 라인의 카운트를 중지하고 수평라인의 수를 합산한다. 만약 그렇지 않다면 마이크로 프로세서(80)는 또다른 수직 동기 신호의 수신때까지 수평 동기 라인의 카운트를 계속한다. 카운트는 수평라인에 대응하는 펄스의 개수를 검출함으로써 수행된다. 수직 동기 신호들 사이의 프레임내에 카운트된 수평라인의 개수는 비디오 케이블 어댑터(40)를 경과하여 나타나는 비디오 신호의 비디오 모드를 판정한다. 예를들어 카운트된 수평라인의 개수가 대략 480 이라면 비디오 모드는 640 × 480 의 VGA 가 될 것이다.
수직 동기 신호가 단계 156에서 포지티브가 아니라면 마이크로 프로세서(80)는 수직 동기의 감지가 네가티브인지를 판정한다. 마이크로 프로세서(80)는 동기 신호의 감지를 제외하면 단계 158-162와 유사한 단계 164-168을 수행한다. 단계 164에서 마이크로 프로세서(80)는 네가티브 동기 신호가 수신되는지를 판정한다. 제 1 네가티브 동기 신호가 수신되면 단계 166에서 마이크로 프로세서(80)는 제 2 네가티브 수직 동기 신호가 단계 168에서 수신될 때까지 수평라인에 대한 개수의 카운트를 시작한다.
단계 170에서 마이크로 프로세서(80)는 바로 카운트되어온 현재의 개수와 파라미터의 공칭값을 비교함으로써 앞서와 같이 단계 156-168을 통해 판정되는 모드가 동일한 비디오 프로토콜인지를 판정한다. 공칭값과 현재의 개수 사이가 매칭된다면 마이크로 프로세서(80)는 단계 144로 다시 루프된다.
매칭되지 않는다면 마이크로 프로세서(80)는 단계 172-180에서 유입 신호의 디스플레이 프로토콜을 판정한다. 단계 172에서 마이크로 프로세서(80)는 카운트된 수평라인의 개수가 1024 × 768 의 XGA 범위내에 들어가는지를 판정한다. 카운트수가 XGA 범위내에 들어간다면 마이크로 프로세서(80)는 XGA 디스플레이 프로토콜에 대한 적절한 파라미터의 검색을 진행한다.
만약 카운트수가 XGA 범위내에 들어가지 않는다면 단계 174에서 마이크로 프로세서(80)는 카운트 수가 800 × 600 의 SVGA 범위내에 들어가는지를 판정한다. 카운트 수가 SVGA 범위내에 들어가면 마이크로 프로세서(80)는 단계 174에서 SVGA 디스플레이 프로토콜을 위한 적절한 파라미터를 판정한다.
카운트수가 SVGA 범위내에 들어가지 않는다면 단계 176에서 마이크로 프로세서(80)는 카운트 수가 640 × 480 의 VGA 범위내에 들어가는지를 판정한다. 카운트수가 VGA 범위내에 들어가면 마이크로 프로세서(80)는 단계 174에서 VGA 프로토콜을 위한 적절한 파라미터를 판정한다.
카운트수가 VGA 범위내에 들어가지 않는다면 단계 178에서 마이크로 프로세서(80)는 카운트 수가 720 × 400 의 PC TEXT 범위내에 들어가는지를 판정한다. 카운트수가 PC TEXT 범위내에 들어가면 마이크로 프로세서(80)는 단계 174에서 PC TEXT 디스플레이 프로토콜을 위한 적절한 파라미터의 판정을 위한 처리를 한다.
카운트수가 PC TEXT 범위내에 들어가지 않는다면 단계 180 에서 마이크로 프로세서(80)는 카운트수가 640 × 400의 범위내에 들어가는지를 판정한다. 카운트수가 VGA TEXT 범위내에 들어가면 마이크로 프로세서(80)는 단계 174에서 VGA TEXT 디스플레이 프로토콜을 위한 적절한 파라미터를 판정하기 위한 처리를 한다.
카운트수가 VGA TEXT 범위내에 들어가지 않는다면 마이크로 프로세서(80)는 디스플레이 프로토콜을 인식하지 못했는지 또는 카운트수가 아날로그 LCD 패널(30)의 용량을 넘어섰는지를 판정한다. 마이크로 프로세서(80)는 재시작하기 위해 단계 144로 다시 루프한다. 동시에 마이크로 프로세서(80)는 전력 절감 모드로 들어가고, 이 경우 스크린 배경 조명은 유입신호가 수신될 때까지 전원이 다운된다.
단계 182에서 마이크로 프로세서(80)는 단계 172-180에서 판정된 디스플레이 프로토콜에 기초해서 PLL(90) 및 아날로그 패널(30)을 위한 파라미터를 포함하는 인덱스 테이블을 액세스한다.
단계 184에서 마이크로 프로세서(80)는 검사된 파라미터들이 디폴트 파라미터들인지 또는 주문형 파라미터들인지를 판정한다. 예를들어 파라미터들은 단계 120, 128, 또는 136에서 유저에 의해 미리 조정될 수도 있고, 디스플레이 프로토콜의 파라미터들은 주문형 파라미터를 이용하여 주문화될 수도 있다. 파라미터들이 주문형인 것으로 판정되면 단계 186에서 마이크로 프로세서는 EEPROM 으로부터 파라미터를 판독한다. 파라미터들이 디폴트 파라미터인 것으로 판정되면 단계 188 에서 마이크로 프로세서(80)는 ROM 으로부터 파라미터의 디폴트 값을 판독한다. 단계 186 과 188 에서 유입 파라미터에 가장 밀접한 주파수 파라미터가 검색된다.
단계 190 에서 검색된 파라미터들은 아날로그 LCD 패널(30)내에 프로그램된다. 단계 192에서 파라미터들은 인터페이스(20)내의 다른 모든 소자에 전송된다. 예를들어 파라미터들은 디스플레이 해상도에 적절한 주파수에 대한 PLL(90)을 프로그램하는데 사용된다. 수평위치, 수직 위치, 수평폭 및 휘도 파라미터가 동시에 갱신된다. 그후 마이크로 프로세서(80)가 단계 144로 다시 루프된다. 따라서 이러한 처리는 유입 비디오 신호를 지속적으로 검사하고, 이용을 위해 현재 신호를 자동적으로 조정한다.
본 발명의 원리는 단지 예시적인 것이며 본 발명의 범위와 취지를 벗어나지 않는 다양한 변형이 있을 수 있다. 예를들어 다양한 회로 소자가 상당히 상이한 크기와 복잡성을 가지는 인터페이스를 생산하기 위해 여러 상이한 방법으로 변경될 수 있다.
본 발명에 의하면 아날로그 LCD 가 다양한 디스플레이 프로토콜에 대한 조정능력을 가지는 다주파 CRT 모니터의 동작을 시뮬레이트할 수 있게 된다.

Claims (24)

  1. 다주파 음극선관 모니터의 동작을 플랫 패널 디스플레이 터미널로 시뮬레이트하기 위한 방법에 있어서,
    아날로그 비디오 신호를 수신하는 단계와;
    상기 아날로그 비디오 신호로부터 동기 신호를 추출하는 단계와;
    상기 동기 신호의 주파수를 측정하는 단계와;
    상기 주파수를 토대로 상기 아날로그 비디오 신호의 디스플레이 프로토콜을 판정하는 단계와;
    상기 디스플레이 프로토콜의 소정의 파라미터를 검색하는 단계와;
    상기 파라미터에 기초하여 상기 플랫 패널 디스플레이 터미널을 프로그래밍하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 상기 추출단계는 수평 및 수직 동기신호를 재생하는 단계를 포함하는 것을 특징으로 하는 방법.
  3. 제 2 항에 있어서, 상기 측정 단계는 상기 수직 동기 신호의 감지를 판정하는 단계와;
    제 1 수직 동기 신호와 제 2 수직 동기 신호 사이의 수평라인의 개수를 순차적으로 카운트하는 단계와;
    상기 주파수에 따라 상기 개수를 설정하는 단계를 포함하는 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서, 상기 판정단계는 상기 복수의 디스플레이 프로토콜에 대한 소정의 파라미터를 가지는 데이타 베이스를 액세스하는 단계와;
    이 주파수에 가장 밀접한 소정의 파라미터와 상기 디스플레이 프로토콜을 식별하는 단계를 포함하는 것을 특징으로 하는 방법.
  5. 제 4 항에 있어서, 소정의 수로 상기 주파수를 분주하는 단계와;
    상기 분주된 주파수와 상기 디스플레이 프로토콜의 소정의 파라미터를 비교하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  6. 제 1 항에 있어서, 상기 추출단계는 동기화 인코딩의 유형을 판정하는 단계와;
    상기 유형에 따라 인코드된 신호를 식별하는 단계와;
    상기 인코드된 신호를 상기 동기 신호로 디코드하는 단계를 포함하는 것을 특징으로 하는 방법.
  7. 제 1 항에 있어서, 상기 프로그래밍 단계는 상기 파라미터로 상기 플랫 패널 디스플레이 터미널의 아날로그 LCD 패널을 프로그래밍하는 단계와;
    적절한 주파수로 상기 플랫 패널 디스플레이 터미널의 PLL 을 프로그래밍하는 단계를 포함하는 것을 특징으로 하는 방법.
  8. 제 7 항에 있어서, 상기 아날로그 LCD 패널의 프로그래밍 단계는 수평 및 수직 위치 파라미터를 저장하는 단계와;
    수평폭 파라미터를 저장하는 단계와;
    휘도 파라미터를 저장하는 단계를 포함하는 것을 특징으로 하는 방법.
  9. 제 1 항에 있어서, 적어도 하나의 푸쉬버튼으로부터의 입력을 검출하는 단계와;
    상기 입력에 기초하여 상기 파라미터를 조정하는 단계와;
    상기 조정된 파라미터를 저장하는 단계와;
    상기 플랫 패널 디스플레이 터미널을 재프로그래밍하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  10. 다주파 음극선관 모니터의 동작을 플랫 패널 디스플레이 터미널로 시뮬레이트하기 위한 방법에 있어서,
    아날로그 비디오 신호를 수신하는 단계와;
    상기 아날로그 비디오 신호로부터 컬러 신호와 수직 및 수평 동기 신호를 추출하는 단계와;
    상기 수직 신호의 감지를 판정하는 단계와;
    상기 수직 신호에 의해 정의되는 프레임간의 수평라인의 개수를 카운트하는 단계와;
    복수의 디스플레이 프로토콜에 대한 디폴트 파라미터를 조사하는 단계와;
    상기 카운트 개수에 가장 밀접한 디폴트 파라미터와 상기 디스플레이 프로토콜중 하나를 식별하는 단계와;
    상기 디스플레이 프로토콜에 대한 디폴트 파라미터를 검색하는 단계와;
    상기 디폴트 파라미터에 기초하여 상기 플랫 패널 디스플레이 터미널의 LCD 패널을 프로그래밍하는 단계와;
    상기 디폴트 파라미터에 기초하여 상기 플랫 패널 디스플레이 터미널의 PLL 을 프로그래밍하는 단계를 포함하는 것을 특징으로 하는 방법.
  11. 제 10 항에 있어서, 상기 추출단계는 상기 아날로그 비디오 신호를 인코드하기 위한 비디오 모드를 판정하는 단계와;
    상기 아날로그 비디오 신호를 상기 비디오 모드를 기초로 상기 수직 및 수평 신호로 디코드하는 단계를 포함하는 것을 특징으로 하는 방법
  12. 제 10 항에 있어서, 복수의 버튼으로부터의 입력을 검출하는 단계와;
    수평 및 수직 위치와, 수평폭 및 상기 입력에 기초한 휘도를 포함하는 파라미터를 조정하는 단계와;
    상기 조정된 파라미터를 저장하는 단계와;
    아날로그 LCD와 상기 플랫 패널 디스플레이 터미널의 PLL 을 재프로그래밍하는 단계를 포함하는 것을 특징으로 하는 방법.
  13. 제 10 항에 있어서, 상기 비디오 신호가 소정의 주기 동안 검출되지 않는 경우 상기 액정 패널의 배경조명을 다운시키는 것을 특징으로 하는 방법.
  14. 제 10 항에 있어서, 상기 수평라인의 카운트 수가 상기 LCD 패널의 디스플레이 능력을 벗어나는 경우 상기 액정 패널의 배경조명을 다운시키는 것을 특징으로 하는 방법.
  15. 제 10 항에 있어서, 상기 디스플레이 프로토콜은 VGA,SVGA,XGA,TEXT 1 및 TEXT 2 프로토콜을 포함하는 것을 특징으로 하는 방법.
  16. 다주파 음극선관 모니터의 동작을 플랫 패널 디스플레이 터미널로 시뮬레이트하기 위한 회로에 있어서,
    아날로그 비디오 신호를 수신하고 이 아날로그 비디오 신호로부터의 컬러신호와 동기 신호를 추출하는 케이블 어댑터와;
    상기 케이블 어댑터에 접속된 아날로그 LCD와;
    상기 케이블 어댑터와 상기 아날로그 LCD 패널에 접속된 PLL 과;
    상기 케이블 어댑터에 접속된 마이크로 프로세서를 구비하는 데, 상기 아날로그 LCD 패널과 상기 PLL 은 상기 동기 신호의 주파수를 측정하고, 이 주파수를 토대로 아날로그 비디오 신호의 디스플레이 프로토콜을 판정하고, 이 파라미터를 토대로 상기 디스플레이 프로토콜의 소정의 파라미터를 검색하며, 상기 아날로그 LCD 패널과 상기 PLL 을 프로그래밍하는 것을 특징으로 하는 회로.
  17. 제 16 항에 있어서, 상기 마이크로 프로세서와 상기 아날로그 LCD 패널에 접속되어 상기 LCD 패널의 배경조명의 휘도를 제어하는 휘도 제어기를 추가로 구비한 것을 특징으로 하는 회로.
  18. 제 16 항에 있어서, 상기 아날로그 비디오 신호에 포함된 인코드 동기 신호로부터 수평 및 수직 동기 신호를 디코드하기 위한 동기 스트립퍼를 추가로 구비한 것을 특징으로 하는 회로.
  19. 제 16 항에 있어서, 상기 파라미터를 조정하기 위한 적어도 하나의 버튼을 추가로 구비한 것을 특징으로 하는 회로.
  20. 제 19 항에 있어서, 상기 파라미터는 수평 및 수직 위치와, 상기 아날로그 LCD 패널의 수평폭 및 휘도를 포함하는 것을 특징으로 하는 회로.
  21. 제 16 항에 있어서, 상기 디스플레이 프로토콜의 표준 파라미터는 ROM 에 소정의 파라미터로서 저장되는 것을 특징으로 하는 회로.
  22. 제 21 항에 있어서, 유저 조정 파라미터는 EEPROM 에 소정의 파라미터로서 저장되고, 상기 유저 조정 파라미터는 상기 소정의 파라미터로서 상기 표준 파라미터를 대체하는 것을 특징으로 하는 회로.
  23. 제 16 항에 있어서, 과전력(power overflow)으로부터 상기 아날로그 LCD 패널을 보호하기 위한 제어 적용 특정 통합 회로를 추가로 구비한 것을 특징으로 하는 회로.
  24. 다주파 음극선관 모니터의 동작을 플랫 패널 디스플레이 터미널로 시뮬레이트하기 위한 장치에 있어서,
    아날로그 비디오 신호를 수신하기 위한 수단과;
    상기 아날로그 비디오 신호로부터 색신호와 동기 신호를 추출하기 위한 수단과;
    상기 추출수단에 접속된 아날로그 LCD와;
    상기 추출수단과 상기 아날로그 LCD에 접속되어 클록신호를 공급하는 수단 및;
    상기 추출수단에 접속되어 상기 동기 신호의 주파수를 측정하고, 이 주파수에 따라 상기 비디오 신호의 디스플레이 프로토콜을 판정하고, 상기 디스플레이 프로토콜을 위한 소정의 파라미터를 검색하며, 상기 아날로그 LCD와 상기 클록 신호 공급 수단을 프로그래밍하는 수단을 구비한 것을 특징으로 하는 장치.
KR1019970013903A 1996-09-04 1997-04-16 평판 패널 디스플레이 단말기 KR100308681B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/707,433 US5990858A (en) 1996-09-04 1996-09-04 Flat panel display terminal for receiving multi-frequency and multi-protocol video signals
US8/707,433 1996-09-04
US08/707,433 1996-09-04

Publications (2)

Publication Number Publication Date
KR19980024005A true KR19980024005A (ko) 1998-07-06
KR100308681B1 KR100308681B1 (ko) 2001-11-15

Family

ID=24841682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970013903A KR100308681B1 (ko) 1996-09-04 1997-04-16 평판 패널 디스플레이 단말기

Country Status (7)

Country Link
US (1) US5990858A (ko)
JP (1) JPH1091134A (ko)
KR (1) KR100308681B1 (ko)
AU (1) AU714705B2 (ko)
CA (1) CA2200404C (ko)
ID (1) ID18118A (ko)
NZ (1) NZ314567A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100331838B1 (ko) * 1999-08-24 2002-04-09 구자홍 모니터 기능 겸용 플랫 패널 디스플레이(ｆｐｄ) 티브이의 온스크린디스플레이(ｏｓｄ) 구현장치
KR100408393B1 (ko) * 2001-01-15 2003-12-06 삼성전자주식회사 액정 표시 장치의 패널 구동 장치 및 패널 구동 시스템
KR20170081519A (ko) * 2016-01-04 2017-07-12 한국전자통신연구원 얼굴 표정을 이용한 조명 제어 장치 및 그 방법

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6389177B1 (en) 1996-07-02 2002-05-14 Apple Computer, Inc. System and method using edge processing to remove blocking artifacts from decompressed images
JPH10198309A (ja) * 1996-12-27 1998-07-31 Matsushita Electric Ind Co Ltd 水平振幅調整回路と垂直振幅調整回路とその両調整回路を備えた液晶表示装置
KR100236333B1 (ko) * 1997-03-05 1999-12-15 구본준, 론 위라하디락사 액정표시장치의 데이터 구동 장치 및 구동 방법
JP3703247B2 (ja) 1997-03-31 2005-10-05 三菱電機株式会社 プラズマディスプレイ装置及びプラズマディスプレイ駆動方法
KR100247647B1 (ko) * 1997-06-30 2000-03-15 김영환 아날로그 영상신호 선택회로
WO1999005666A1 (en) 1997-07-25 1999-02-04 Apple Computer, Inc. System and method for generating high-luminance windows on a computer display device
KR200160668Y1 (ko) * 1997-12-16 1999-11-15 윤종용 평판 디스플레이 장치 및 이를 사용하는 디지탈 데이터 처리 장치
US6313823B1 (en) 1998-01-20 2001-11-06 Apple Computer, Inc. System and method for measuring the color output of a computer monitor
US6337676B1 (en) * 1998-03-30 2002-01-08 Kabushiki Kaisha Toshiba Flat-panel display device
US6297800B2 (en) * 1998-09-08 2001-10-02 Dazzle Multimedia, Inc. Performing color adjustments on image data
US7412654B1 (en) * 1998-09-24 2008-08-12 Apple, Inc. Apparatus and method for handling special windows in a display
JP2000305555A (ja) 1999-04-19 2000-11-02 Sony Corp 画像表示装置
KR100365497B1 (ko) * 2000-12-15 2002-12-18 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
AU2003201468A1 (en) * 2002-02-04 2003-09-02 Koninklijke Philips Electronics N.V. Video-processing apparatus
JP3610958B2 (ja) * 2002-03-05 2005-01-19 セイコーエプソン株式会社 輝度制御装置およびモニタ装置
US7542097B2 (en) * 2002-05-20 2009-06-02 Sony Corporation Video signal processing apparatus and method
KR100551728B1 (ko) * 2002-07-11 2006-02-13 비오이 하이디스 테크놀로지 주식회사 액정 모니터 제조를 자동화할 수 있는 액정표시장치
US20040008174A1 (en) * 2002-07-12 2004-01-15 Denis Beaudoin Graphics controller configurable for any display device
US7202908B2 (en) * 2002-09-04 2007-04-10 Darien K. Wallace Deinterlacer using both low angle and high angle spatial interpolation
US7480010B2 (en) * 2002-09-04 2009-01-20 Denace Enterprise Co., L.L.C. Customizable ASIC with substantially non-customizable portion that supplies pixel data to a mask-programmable portion in multiple color space formats
US7136108B2 (en) * 2002-09-04 2006-11-14 Darien K. Wallace Segment buffer loading in a deinterlacer
US7782398B2 (en) * 2002-09-04 2010-08-24 Chan Thomas M Display processor integrated circuit with on-chip programmable logic for implementing custom enhancement functions
US20040257305A1 (en) * 2003-03-28 2004-12-23 Jin-Wen Liao Plasma display with changeable modules
US7573286B2 (en) * 2003-05-16 2009-08-11 E.I. Du Pont De Nemours And Company System and method for testing displays
WO2006041991A2 (en) * 2004-10-04 2006-04-20 Cine-Tal Systems, Llc. Video monitoring system
US20080195977A1 (en) * 2007-02-12 2008-08-14 Carroll Robert C Color management system
JP2010112967A (ja) * 2008-08-29 2010-05-20 Toshiba Corp 映像再生装置および照明装置の制御方法
JP5343565B2 (ja) * 2009-01-07 2013-11-13 富士通株式会社 ネットワーク装置
TWI470934B (zh) * 2009-10-06 2015-01-21 Mstar Semiconductor Inc 可攜式控制裝置及其方法
FR3088124A1 (fr) 2018-11-06 2020-05-08 Stmicroelectronics (Rousset) Sas Procede d'elaboration de signaux declencheurs pour une commande d'une interface multimedia, et circuit integre correspondant
FR3088125A1 (fr) 2018-11-06 2020-05-08 Stmicroelectronics (Rousset) Sas Procede de surveillance d'une tache, en particulier une tache graphique, pour un module electronique, en particulier d'interface multimedia, et dispositif correspondant.

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4275421A (en) * 1979-02-26 1981-06-23 The United States Of America As Represented By The Secretary Of The Navy LCD controller
JPS5927687A (ja) * 1982-08-04 1984-02-14 Casio Comput Co Ltd ポケツタブルテレビジヨン受像機
JPS6125184A (ja) * 1984-07-13 1986-02-04 株式会社　アスキ− 表示制御装置
US4740786A (en) * 1985-01-18 1988-04-26 Apple Computer, Inc. Apparatus for driving liquid crystal display
US4860246A (en) * 1985-08-07 1989-08-22 Seiko Epson Corporation Emulation device for driving a LCD with a CRT display
JPS6311991A (ja) * 1986-07-03 1988-01-19 株式会社東芝 表示制御装置
US5257015A (en) * 1986-07-03 1993-10-26 Kabushiki Kaisha Toshiba Flat panel display control apparatus
DE3852148T2 (de) * 1987-06-19 1995-04-06 Toshiba Kawasaki Kk Anzeigemodusumschaltsystem für ein Plasmaanzeigegerät.
US5334992A (en) * 1987-10-26 1994-08-02 Tektronix, Inc. Computer display color control and selection system
JP2892010B2 (ja) * 1988-05-28 1999-05-17 株式会社東芝 表示制御方式
CA1335215C (en) * 1988-07-01 1995-04-11 Lavaughn F. Watts, Jr. Flat panel display attribute generator
JPH0269799A (ja) * 1988-09-06 1990-03-08 Toshiba Corp 表示制御装置
US5293485A (en) * 1988-09-13 1994-03-08 Kabushiki Kaisha Toshiba Display control apparatus for converting color/monochromatic CRT gradation into flat panel display gradation
US5285192A (en) * 1988-09-16 1994-02-08 Chips And Technologies, Inc. Compensation method and circuitry for flat panel display
US5150109A (en) * 1989-02-13 1992-09-22 Touchstone Computers, Inc. VGA controller card
US5170156A (en) * 1989-02-27 1992-12-08 Texas Instruments Incorporated Multi-frequency two dimensional display system
JPH039320A (ja) * 1989-06-06 1991-01-17 Asahi Optical Co Ltd 液晶表示装置
JPH0413179A (ja) * 1990-05-07 1992-01-17 Mitsubishi Electric Corp 表示制御装置
US5168270A (en) * 1990-05-16 1992-12-01 Nippon Telegraph And Telephone Corporation Liquid crystal display device capable of selecting display definition modes, and driving method therefor
US5309168A (en) * 1990-10-31 1994-05-03 Yamaha Corporation Panel display control device
US5327156A (en) * 1990-11-09 1994-07-05 Fuji Photo Film Co., Ltd. Apparatus for processing signals representative of a computer graphics image and a real image including storing processed signals back into internal memory
JPH0519747A (ja) * 1991-07-09 1993-01-29 Toshiba Corp 表示制御装置
JPH0772824B2 (ja) * 1991-12-03 1995-08-02 インターナショナル・ビジネス・マシーンズ・コーポレイション 表示システム
JP2735451B2 (ja) * 1993-01-05 1998-04-02 日本電気株式会社 マルチスキャン型液晶ディスプレイ装置
US5442371A (en) * 1993-09-27 1995-08-15 Honeywell Inc. Simplified image reconstruction interface
US5606348A (en) * 1995-01-13 1997-02-25 The United States Of America As Represented By The Secretary Of The Army Programmable display interface device and method
US5790096A (en) * 1996-09-03 1998-08-04 Allus Technology Corporation Automated flat panel display control system for accomodating broad range of video types and formats

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100331838B1 (ko) * 1999-08-24 2002-04-09 구자홍 모니터 기능 겸용 플랫 패널 디스플레이(ｆｐｄ) 티브이의 온스크린디스플레이(ｏｓｄ) 구현장치
KR100408393B1 (ko) * 2001-01-15 2003-12-06 삼성전자주식회사 액정 표시 장치의 패널 구동 장치 및 패널 구동 시스템
KR20170081519A (ko) * 2016-01-04 2017-07-12 한국전자통신연구원 얼굴 표정을 이용한 조명 제어 장치 및 그 방법

Also Published As

Publication number Publication date
CA2200404A1 (en) 1998-03-04
KR100308681B1 (ko) 2001-11-15
AU714705B2 (en) 2000-01-06
NZ314567A (en) 1997-08-22
AU1778097A (en) 1998-03-12
CA2200404C (en) 2002-07-02
US5990858A (en) 1999-11-23
MX9706173A (es) 1998-03-31
ID18118A (id) 1998-03-05
JPH1091134A (ja) 1998-04-10

Similar Documents

Publication Publication Date Title
KR100308681B1 (ko) 평판 패널 디스플레이 단말기
US20030081005A1 (en) User interface for control of a display device
CN100443962C (zh) 显示器及其控制方法
US5532719A (en) Remote control of display functions
EP1256928A2 (en) Method and apparatus for adjusting contrast and sharpness for regions in a display device
KR100381423B1 (ko) 휴대용 컴퓨터와 그 제어방법
US20020163524A1 (en) System and method for automatic adjustment of backlighting, contrast and color in a data processing system
KR20020013009A (ko) 모니터의 화면 조정장치 및 방법
MXPA00007414A (es) Dispositivo de visualizacion de imagen fuera de rango y metodo de monitoreo.
MXPA97006173A (en) Screen terminal for board pl
CN1180279A (zh) 平板显示终端
KR100457535B1 (ko) 액정 디스플레이 장치 및 휘도조절방법
KR20010077302A (ko) 모니터의 전원 제어장치 및 방법
KR100471062B1 (ko) 듀얼인터페이스를 갖는 ｌｃｄ모니터 및 그 제어방법
KR100418882B1 (ko) Ｌｃｄ 모니터의 영상신호 처리장치 및 그 방법
KR20010081228A (ko) Ｌｃｄ 모니터의 휘도 보상장치
KR100494169B1 (ko) 듀얼 모니터의 영상신호 처리장치 및 방법
CN108022554A (zh) 显示装置的亮度控制装置与相关方法
US6876358B2 (en) Multi-sync display apparatus
KR980004293A (ko) 평판 디스플레이 장치
KR20030030644A (ko) 모니터의 자동 색상 조정 방법
KR20040072201A (ko) 모니터 및 그 피봇 모드 처리방법
KR100406303B1 (ko) 디스플레이장치와 디스플레이장치의 표시모드수동설정방법
JP2003244717A (ja) 液晶プロジェクタ
JPH11153983A (ja) Ｌｃｄモニタの表示位置調整システム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120808

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130812

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150810

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160811

Year of fee payment: 16

EXPY Expiration of term