KR19980021308A - 정렬 마크를 갖는 마스크 및 이를 이용한 마스크 간 정렬도 측정방법 - Google Patents

정렬 마크를 갖는 마스크 및 이를 이용한 마스크 간 정렬도 측정방법 Download PDF

Info

Publication number
KR19980021308A
KR19980021308A KR1019960040122A KR19960040122A KR19980021308A KR 19980021308 A KR19980021308 A KR 19980021308A KR 1019960040122 A KR1019960040122 A KR 1019960040122A KR 19960040122 A KR19960040122 A KR 19960040122A KR 19980021308 A KR19980021308 A KR 19980021308A
Authority
KR
South Korea
Prior art keywords
masks
alignment
mask
alignment mark
measuring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019960040122A
Other languages
English (en)
Other versions
KR100271125B1 (ko
Inventor
윤인수
Original Assignee
곽정소
한국전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 곽정소, 한국전자 주식회사 filed Critical 곽정소
Priority to KR1019960040122A priority Critical patent/KR100271125B1/ko
Publication of KR19980021308A publication Critical patent/KR19980021308A/ko
Application granted granted Critical
Publication of KR100271125B1 publication Critical patent/KR100271125B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

본 발명은 정렬 마스크를 갖는 마스크 및 이를 이용한 마스크 간 정렬도 측정방법을 개시한다. 본 발명에 따른 마스크는 반도체 소자 형성을위한 패턴 형성 영역에 형성된 하나 이상의 정렬 마크를 구비한다. 이 정렬 마크는 일련의 마스크들 간의 정렬을 위해 사용된다. 그리고 본 발명에 따른 마스크 간 정렬도 측정방법은 기준 마스크와 이와의 정렬이 필요한 N개의 마스크들의 패턴 형성 영역에 각각 정렬 마크를 형성하는 제 1단계 및 기준 마스크와 상기 N개의 마스크의 정렬 마크가 서로 정렬되는지를 각각 확인하여 마스크 간 정렬도를 측정하는 제 2단계를 포함한다. 이에 따라, 본 발명은 마스크 간 정렬을 정확하게 할 수 있으므로 반도체 소자를 신뢰도 높게 제조할 수 있을 뿐만아니라 마스크 수입검사 시 일관성 및 작업 정도(精度)를 높임으로서 재료 기준을 강화할 수 있고, 마스크에 관련된 작업오류 분석 및 대책의 효율성을 증대시킬 수 있다.

Description

정렬 마크를 갖는 마스크 및 이를 이용한 마스크 간 정렬도 측정방법
제 1도는 마스크를 이용한 반도체 소자 제조공정을 설명하기 위해 도시한 단면도.
제 2도는 마스크 내의 패턴 형성 영역을 도시한 평면도.
제 3도는 마스크 간 정렬에 오차가 있을 경우(mis-alignment)의 반도체 소자 제조공정을 설명하기 위해 도시한 단면도.
제 4도는 본 발명에 의한 정렬 마크(alignment mark)를 갖는 마스크의 평면도.
제 5도는 제 4도의 마스크를 사용하여 마스크 간 정렬도(alignmen accuracy)를 측정하는 방법을 설명하기 위해 도시한 개념도.
제 6도의 (a) 내지 (c)는 마스크 간 정렬도 측정의 일 예를 설명하기 위해 도시한 평면도.
제 7도의 (a) 내지 (c)는 마스크 간 정렬도 측정의 다른 예를 설명하기 위해 도시한 평면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체 기판, 12 : 소자 분리막, 14 : 게이트 전극, 16 : 절연막, 18 : 접촉창, 100,102,200 : 패턴 형성 영역, 300 : 정렬 마크, M,M1,M2,M3 : 마스크
본 발명은 반도체 장치 및 이를 이용하는 방법에 관한 것으로, 특히 집적회로 소자 및 개별소자 등의 반도체 제품 제조를 위한 웨이퍼 가공시 사용되는 마스크 및 이를 이용한 마스크 간 정렬도 측정방법에 관한 것이다.
트랜지스터와 같은 반도체 소자를 제조하는데 있어서 마스크의 사용은 필수적이다. 마스크는 웨이퍼에 형성되는 패턴의 모양을 정의할 수 있는 것으로 사진식각(PHOTO-LITHOGRAPHY) 공정 중 노광 단계에서 사용된다.
제 1도는 마스크를 이용한 반도체 소자 제조공정을 설명하기 위해 도시한 단면도로서, 반도체 기판(10)에 트랜지스터를 형성하는 과정과 이에 사용되는 마스크들을 설명하기 위한 것이다.
제 1도에서 보는 바와 같이, 제 1마스크(M1)를 이용한 일련의 공정으로 반도체 기판을 활성영역(active region) 및 비활성영역(non-active region)으로 구분하기 위한 소자 분리막(12)을 형성하고, 제 2마스크(M2)를 이용한 일련의공정으로 상기 활성영역에 게이트 전극(14)를 형성한 후, 제 3마스크(M3)를 이용한 일련의 공정으로 상기 게이트 전극(14) 양측의 반도체 기판을 노출시키는 접촉창(18)을 형성한다. 그리고 미설명된 도면부호 16은 절연막을 나타낸다.
상기한 제1 내지 제3 마스크(M1 내지 M3)를 이용하여 트랜지스터를 형성하는 통상의 경우, 상기 마스크들 간의 정렬은 반도체 소자의 신뢰도에 중요한 영향을 끼친다.
사이 마스크들은 사진식각 공정 중 노광 단계에 사용되는 것으로서, 빛을 통과시키는 영역과 빛을 통과시키지 않는 영역(검은막으로 표시되어 있으며, 통상 크롬(Cr)으로 덮혀져 있음)으로 구분되는데 이들 영역들의 모양에 의해 반도체 기판에 형성되는 패턴의 모양이 결정된다.
따라서, 신뢰도 높은 소자를 형성하기 위해서는, 마스크에 새겨진 패턴들(빛을 통과시키는 영역과 통과시키지 않는 영역들에 의해 형성되는 일련의 모양)의 모양이 정확해야할 뿐만아니라 마스크 간의정렬 또한 정확하게 이루어져야 한다.
제2도는 마스크 내의 패턴 영역을 도시한 평면도로서, 도면부호 M은 마스크를, 100은 제 1 마스크에 지정된 패턴 형성 영역을, 그리고 102는 제 2 마스크에 지정된 패턴 형성 영역을 각각 나타낸다.
여기서, 상기 패턴 형성 영역은 반도체 기판에 실제적으로 제조되는 패턴들의 모양이 새겨져 있는 영역을 의미한다.
마스크를 제조하는 기존의 방법에서는 설계 패턴의 일부를 마스크에 지정하는 것(즉, 설계 패턴의 일부를 마스크의 패턴 형성 영역에 새기는 것)을 특정한 장치를 사용하지 않고 행하는 바 마스크 간의 제작 정도(精度)를 측정할 수 있는 기준이 없었다. 즉, 제 2도에서 알 수 있는 바와 같이 제 1 마스크에는 패턴 형성 영역(100)이 정확하게 지정되고 제 2 마스크에는 패턴 형성 영역(102)이 부정확하게 지정되었을 경우 이들 간의 정렬도를 측정할 기준이 없었다.
제3도는 마스크 간 정렬에 오차가 있을 경우(mis-alignment)의반도체 소자 제조공정을 설명하기 위해 도시한 단면도로서, 상기 제1도의 도면부호와 동일하게 사용된 도면부호는 동일 부재를 의미한다.
제3도를 참조하면, 소자 분리막(12) 및 게이트 전극(14)은 제1도에 도시된 바와 같이 정확하게 형성되어 있으나, 접촉창(18)은 제1도보다 좌측으로 시프트(shift)되어 형성되어 있음을 알 수 있다. 이는 예컨대, 노출되어서는 안될 게이트 전극(14)이 노출되거나 (A 참조) 접촉창(18)이 완전하게 개구되지 않는 (B 참조) 것과 같은 문제점을 발생시키게 된다.
접촉창(18)이 좌측으로 시프트되는 상기 현상은 제3도를 참조하여 제 3 마스크의 정렬에 오차가 있기 때문에 발생됨을 알 수 있다. 즉, 상기 제 1 마스크(M1)와 제 2 마스크(M2)에 비해 상기 제 3 마스크(M3)에 대응하는 접촉창 패턴도 좌측으로 시프트된다.
제3도와 관련하여 언급한 상기 문제는 마스크 간의 정렬에 오차가 있을 경우 발생할 수 있는 대표적인 문제로서, 이는 반도체 소자의 신뢰도에 치명적인 영향을 미친다.
반도체 소자를 제조하는데 사용되는 마스크의 품질을 평가하기 위한 항목은 첫째, 일련의 마스크 간 오버레이(overlay) 둘째, 마스크 개별 최소수법 허용치 셋째, 마스크 개별 직교도(orthogonality) 넷째, 마스크 개별 결함(deffec) 개수 및 분포밀도와 같이 크게 4가지로 분류할 수 있다.
이중에서 일련의 마스크 간 오버레이, 즉 마스크 간 정렬도(alignmen accuracy)와 마스크 개별 직교도를 측정할 수 있는 기준은 종래에는 없었으며 측정기준의 중요한 요소(factor)인 측정수치 또한 일관성이 없었다. 따라서 마스크 제작 및 수입검사에 있어 많은 문제점들이 유발되고 이로 인해 제조과정에서 손실이 초래된다.
따라서, 본 발명의 목적은 마스크 간 정렬도를 높일 수 있는 정렬 마크를 갖는 마스크를 제공하는 것이다.
본 발명의 다른 목적은 상기한 마스크를 이용하여 마스크 간의 정렬도를 측정할 수 있는 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 정렬 마크를 갖는 마스크는 반도체 소자 형성을 위한 패턴 형성 영역에 일련의 마스크들 간의 정렬을 위한 정렬 마크가 하나 이상 형성되어 있는 것을 특징으로 한다.
본 발명에 따른 마스크에 있어서, 상기 정렬 마크의 모양은 정렬이 필요한 일련의 마스크들에서 동일한 것이 바람직하며, 특히 정방형인 것이 바람직하다.
본 발명에 의한 마스크에 있어서, 상기 정렬 마크는 정렬이 필요한 일련의 마스크들에서 동일한 위치에 배치되어 있는 것이 바람직하며, 특히 상기 패턴 형성 영역의 우측상단 및 좌측하단에 각각 위치하는 것이 바람직하다.
상기 다른 목적을 달성하기 위하여, 본 발명에 따른 마스크 간 정렬도 측정방법은 기준 마스크와 이와의 정렬이 필요한 N개의 마스크들의 패턴 형성 영역에 각각 정렬 마크를 형성하는 제 1단계 및 상기 기준 마스크와 상기 N개의 마스크의 정렬 마크가 서로 정렬되는지를 각각 확인하여 마스크 간 정렬도를 측정하는 제 2단계를 포함한다.
본 발명에 따른 마스크 간 정렬도 측정방법에 있어서, 기준 마스크와 N개의 마스크 간의 정렬을 각각 확인하는 상기 제 2단계는 검사 기구를 이용하여 행하는 것이 바람직하다. 여기서, 검사 기구를 이용하여 마스크 간 정렬도를 측정하는 방법은 기준 마스크에 형성되어 있는 상기 정렬 마크의 좌표를 상기 검사 기구에 입력하는 단계, N개의 마스크에 형성되어 있는 상기 정렬 마크의 좌표를 각각 상기 검사 기구에 입력하는 단계 및 입력된 기준 마스크의 좌표와 N개의 마스크 중 하나의 좌표를 비교하여 정렬도를 측정하는 단계로 진행하는 것이 바람직하다.
따라서, 본 발명에 의한 정렬 마크를 갖는 마스크 및 이를 이용한 마스크 간 정렬도 측정방법에 의하면, 마스크 간 정렬이 정확하게 이루어지도록 함으로써 반도체 소자를 신뢰도 높게 제조할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세히 설명하기로 한다.
제4도는 본 발명에 의한 정렬 마크(alignment mark)를 갖는 마스크의 평면도로서, 도면부호 M은 마스크를, 200은 패턴 형성 영역을, 그리고 300은 정렬 마크를 각각 나타낸다.
상기 정렬 마크(300)은 마스크 간 정렬을 확인하기 위한 마크로서 패턴 형성 영역(200)에 형성되며 패턴들이 마스크에 새겨질 때 함께 새겨진다. 상기 정렬 마크(300)은 적어도 하나 이상 형성되며, 정렬이 필요한 일련의 마스크들(즉, 집적회로 소자나 개별소자 등의 반도체 소자를 제조하는데 필요한 마스크 세트에서 동일한 모양으로 형성된다. 본 발명에서는 특히 정방형의 경우를 도시하고 있으며, 이는 단순한 형태이기 때문에 간단하게 패턴 형성을 할 수 있도록 할 뿐만아니라 정력 확인을 용이하게 한다.
또한, 상기 정렬 마크(300)는 정렬이 필요한 상기 일련의 마스크들에서 동일한 위치에 배치되어 있다. 예컨대, 기준 마스크(기준이 되는 마스크)에 배치된 정렬 마크의 위치와 이와 정렬이 필요한 일련의 마스크들에 배치된 정렬마크의 위치는 동일하다. 본 발명에서는 상기 패턴 형성 영역(200)의 우측상단 및 좌측하단에 각각 정렬 마크(300)을 형성하였다.
상기 정렬 마크 및 그의 위치는 상술한 모양 및 위치에만 한정되는 것이 아니라, 다른 모양 및 다른 위치에 형성되더라도 본 발명의 목적을 달성할 수 있음은 본 발명이 속한 기술 분야에서 통상의 지식을 가진 자라면 명백하게 알 수 있을 것이다.
제5도는 제4도의 마스크를 사용하여 마스크 간 정렬도(alignmen accuracy)를 측정하는 방법을 설명하기 위해 도시한 개념도이다.
본 발명에 의한 마스크 간 정렬도 측정방법은 크게 기준 마스크와 이와의 정렬이 필요한 N개의 마스크들의 패턴 형성 영역에 각각 정렬 마크를 형성하는 단계와 상기 기준 마스크와 상기 N개의 마스크의 정렬 마크가 서로 정렬되는지를 각각 확인하여 마스크 간 정렬도를 측정하는 단계로 진행된다.
즉, 정렬 마크가 새겨진 기준 마스크와 N개의 마스크들을 준비한 후, 상기 기준 마스크와 첫번째 마스크를 정렬하여 상기 첫번째 마스크에 새겨진 정렬 마크가 정확하게 상기 기준 마스크에 새겨진 정렬 마크와 일치하는지를 (모양 및 위치) 확인하는 것에 의해 상기 첫번째 마스크의 정도(精度)를 확인하고, 이어서, 언급한 바와 같은 확인 과정을 두번째 마스크, 세번째 마스크 … 및 N번째 마스크에도 진행함으로써 정렬이 필요한 일련의 마스크들의 정도를 모두 확인한다.
이때, 언급한 확인 과정을 육안 검사로 행할 수도 있고, 특정한 검사기구(inspection machine)를 이용하여 행할 수도 있다.
특정한 검사 기구를 이용하여 마스크 간 정렬도를 측정할 때는 기준 마스크에 새겨진 상기 검사 기구에 입력하는 단계, N개의 마스크에 새겨진 상기 정렬 마크의 좌표를 각각 상기 검사 기구에 입력하는 단계 및 입력된 기준 마스크의 좌표와 N개의 마스크 중 정렬도를 측정하고자 하는 하나의 마스크의 좌표를 비교하여 정렬도를 측정하는 단계로 진행한다.
제6도의 (a) 내지 (c)는 마스크 간 정렬도 측정의 일 예를 설명하기 위해 도시한 평면도들이고, 제7도의 (a) 내지 (c)는 마스크 간 정렬도 측정의 다른 예를 설명하기 위해 도시한 평면도들이다. 제 6도는 CAD에 설계된 패턴의 극성과 마스크에 새겨진 패턴의 극성이 같을 경우 네거티브형의 측정 예를 도시하고, 제7도는 CAD에 설계된 패턴의 극성과 마스크에 새겨진 패턴의 극성이 다를 경우 포지티브형의 측정 예를 도시한다.
이때, 각 도의 (a)는 기준 마스크의 정렬 마크를 나타내고, 9b)는 기준외(外) 마스크의 정렬 마크를 나타내며, (c)는 기준 마스크의 정렬 마크와 기준외 마스크의 정렬 마크를 정렬시킨 후의 상태를 나타낸다.
따라서, 본 발명에 의한 정렬 마크를 갖는 마스크 및 이를 이용한 마스크 간 정렬도 측정방법에 의하면, 먼저 기준 마스크를 설정한 후 기준 마스크 이외의 마스크들을 기준 마스크에 중첩하여 측정하는 상대적 측정방식을 취함으로써 첫째, 마스크 제작 시 측정기준의 명확화로 작업오류 및 중대사고를 방지할 수 있고 둘째, 마스크 수입검사시 일관성 및 작업 정도(精度)를 높임으로서 재료의 기준을 강화할 수 있으며 셋째, 마스크에 관련된 작업오류 분석 및 대책의 효율성을 증대시킬 수 있다.
본 발명은 지금까지 전형적인 실시 예로서 설명되었으나 발명의 기술사상을 일탈하지 아낳는 범위에서 다양한 변형 및 수정이 가능하다는 것을 이해하여야 한다. 따라서, 본 발명은 상술한 실시 에로 국한되지 않고 특허청구의 범위에 기재된 사항에 의해서만 정하여져야 할 것이다.

Claims (8)

  1. 반도체 소자 형성을 위한 패턴 형성 영역에 일련의 마스크들 간의 정렬을 위한 정렬 마크가 적어도 하나 이상 형성되어 있는 것을 특징으로 하는 정렬 마크를 갖는 마스크.
  2. 제 1항에 있어서, 상기 정렬 마크의 모양은 정렬이 필요한 일련의 마스크들에서 동일한 것을 특징으로 하는 정렬 마크를 갖는 마스크.
  3. 상기 정렬 마크는 정방형인 것을 특징으로 하는 정렬 마크를 갖는 마스크
  4. 제 1항에 있어서, 상기 정렬 마크는 정렬이 필요한 일련의 마스크들에서 동일한 위치에 배치되어 있는 것을 특징으로 하는 정렬 마크를 갖는 마스크.
  5. 제 4항에 있어서, 상기 정렬 마크는 상기 패턴 형성 영역의 우측상단 및 좌측하단에 각각 위치하는 것을 특징으로 하는 정렬 마크를 갖는 마스크
  6. 기준 마스크와 이와의 정렬이 필요한 N개의 마스크들의 패턴 형성 영역에 각각 정렬 마크를 형성하는 제 1단계와; 상기 기준 마스크와 상기 N개의 마스크의 정렬 마크가 서로 정렬되는지를 각각 확인하여 마스크 간 정렬도를 측정하는 제 2단계를 포함하는 것을 특징으로 하는 마스크 간 정렬도 측정방법.
  7. 제 6항에 있어서, 상기 기준 마스크와 N개의 마스크 간의 정렬을 각각 확인하는 상기 제 2 단계를 특정 검사 기구를 이용하여 행하는 것을 특징으로 하는 마스크 간 정렬도 측정방법.
  8. 제 7항에 있어서, 상기 검사 기구를 이용하여 마스크 간 정렬도를 측정하는 상기 제 2단계는 상기 기준 마스크에 형성되어 있는 상기 정렬 마크의 좌표를 상기 검사 기구에 입력한는 단계와; N개의 마스크에 형성되어 있는 상기 정렬 마크의 좌표를 각각 상기 검사 기구에 입력하는 단계와; 입력된 기준 마스크의 좌표와 N개의 마스크 중 하나의 좌표를 비교하여 정렬도를 측정하는 단계를 포함하는 것을 특징으로 하는 마스크 간 정렬도 측정방법.
KR1019960040122A 1996-09-16 1996-09-16 정렬마크를 갖는 마스크 및 이를 이용한 마스크간 정렬도 측정방법 Expired - Fee Related KR100271125B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960040122A KR100271125B1 (ko) 1996-09-16 1996-09-16 정렬마크를 갖는 마스크 및 이를 이용한 마스크간 정렬도 측정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960040122A KR100271125B1 (ko) 1996-09-16 1996-09-16 정렬마크를 갖는 마스크 및 이를 이용한 마스크간 정렬도 측정방법

Publications (2)

Publication Number Publication Date
KR19980021308A true KR19980021308A (ko) 1998-06-25
KR100271125B1 KR100271125B1 (ko) 2000-12-01

Family

ID=19473884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960040122A Expired - Fee Related KR100271125B1 (ko) 1996-09-16 1996-09-16 정렬마크를 갖는 마스크 및 이를 이용한 마스크간 정렬도 측정방법

Country Status (1)

Country Link
KR (1) KR100271125B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100301819B1 (ko) * 1999-06-30 2001-11-01 김영환 반도체 소자의 마스크 형성 방법
KR100338736B1 (ko) * 1998-09-04 2002-07-18 윤종용 마스크정렬용마크
KR100345071B1 (ko) * 1999-11-03 2002-07-19 주식회사 하이닉스반도체 웨이퍼 사전 정렬 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102529563B1 (ko) 2015-08-26 2023-05-04 삼성전자주식회사 마스크 오차 측정 장치 및 마스크 오차 측정 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4849313A (en) * 1988-04-28 1989-07-18 Vlsi Technology, Inc. Method for making a reticle mask
KR960006685B1 (ko) * 1993-06-07 1996-05-22 현대전자주식회사 충실도가 향상된 정렬 측정마크 구조

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100338736B1 (ko) * 1998-09-04 2002-07-18 윤종용 마스크정렬용마크
KR100301819B1 (ko) * 1999-06-30 2001-11-01 김영환 반도체 소자의 마스크 형성 방법
KR100345071B1 (ko) * 1999-11-03 2002-07-19 주식회사 하이닉스반도체 웨이퍼 사전 정렬 방법

Also Published As

Publication number Publication date
KR100271125B1 (ko) 2000-12-01

Similar Documents

Publication Publication Date Title
EP0061536B1 (en) Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method
KR100189287B1 (ko) 중합정밀도 측정마크 및 그 마크의 결함수정방법
EP0466335B1 (en) Process of manufacturing semiconductor devices
KR20010111048A (ko) 얼라이먼트 방법, 정합 검사 방법, 및 포토마스크
KR100519252B1 (ko) 오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법
US4433911A (en) Method of evaluating measure precision of patterns and photomask therefor
JPH09166866A (ja) フォトマスクの目合わせマーク及び半導体装置
US20010021548A1 (en) Alignment mark set and method of measuring alignment accuracy
KR19980021308A (ko) 정렬 마크를 갖는 마스크 및 이를 이용한 마스크 간 정렬도 측정방법
KR960002287B1 (ko) 정렬/노광장치의 스텝핑 정밀도 측정방법
JPH06324475A (ja) レチクル
KR100192171B1 (ko) 반도체 소자의 오버레이 버어니어와 그것의 형성방법 및 검사방법
KR960011264B1 (ko) 반도체 소자의 접촉창 형태 확인 방법
KR960014961B1 (ko) 반도체 장치의 제조 방법
KR100197981B1 (ko) 반도체소자의 마스크 정렬 측정방법
KR100255087B1 (ko) 더미셀이 형성된 스테퍼용 레티클
KR100375290B1 (ko) 웨이퍼 패턴 오차의 요인 해석 방법 및 사진 제판용마스크의 제조 장치
KR960007621B1 (ko) 반도체 소자의 중첩 오차 보정방법
KR100811372B1 (ko) 오버레이 측정 마크
JPH08321533A (ja) 合わせマークの位置ずれ検査方法
KR960014964B1 (ko) 반도체 장치의 제조 방법
JPH1174189A (ja) マスクの位置ずれ検出用マーク
KR0146244B1 (ko) 포토 마스크장치 및 포토 마스크 제조 에러 측정방법
KR100336569B1 (ko) 위상 반전 마스크 및 이를 이용한 중첩도 측정방법
KR100280536B1 (ko) 반도체 포토공정의 오버레이 검사 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960916

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960916

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19990526

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19991126

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20000614

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000810

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000811

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20030722

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20040614

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20050707

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20060725

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20070723

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20080721

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20090727

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20100728

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20110727

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20110727

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20130709