KR100301819B1 - 반도체 소자의 마스크 형성 방법 - Google Patents

Abstract

본 발명은 메탈 패턴의 형성 공정시 비아(via)에 대한 메탈 패턴의 오버랩 (overlap)을 최소화하는데 적당한 반도체 소자의 마스크 형성 방법에 관한 것으로, 다수의 메탈 패턴을 포함한 비아로 구성된 제 1 레이어를 형성하는 단계, 상기 메탈 패턴간의 이격 거리가 일정 값 이하임을 판단하는 스페이스 레이어를 형성하는 단계, 상기 제 1 레이어에 대해 상기 제 1 레이어와 상기 스페이스 레이어가 접하지 않는 폭만큼 오버사이징한 제 2 레이어를 형성하는 단계, 상기 제 1 레이어와 제 2 레이어의 얼라인 정도를 판단하는 제 3 레이어를 형성하는 단계를 포함하여 이루어진다.

Description

반도체 소자의 마스크 형성 방법{METHOD FOR FORMING MASK OF SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 메탈 패턴의 형성 공정시 비아(via)에 대한 메탈 패턴의 오버랩(overlap)을 최소화하는데 적당한 반도체 소자의 마스크 형성 방법에 관한 것이다.

일반적으로 ULSI(Ultra Large Scale Integration) 소자에서 반도체 칩을 상호 전기적으로 연결하기 위해 다층 메탈 배선(multilevel metal interconnection)이 요구된다.

그리고 폴리/메탈 유전층(PMD)라 일컫는 유전막(Dielectric layer)은 다음 메탈 패턴과 소자를 전기적으로 절연시키도록 기판과 전도층(즉 게이트 전극)간 콘택을 형성하며 증착된다.

또한 다층 메탈 배선은 IMD(Interlevel Metal Dielectric Layer)막에 의해 격리되고, 상기 PMD와 IMD는 일반적으로 ILD(InterLevel Dielectric layer)로 일컫는다.

상기 절연층들은 초기 메탈 패턴과 다음 메탈 패턴과의 전기적인 연결을 위해 선택적으로 식각되는데, 이를 비아(Via)라 말한다.

ULSI기술에서 집적도를 향상시키기 위해 소자가 스케일 다운되어야 하지만, 상기 스케일 다운의 가장 어려운 문제점은 바로 포토리소그래피공정의 레벨 대 레벨 얼라인(level to level alignment)을 제어하는 것이다.

본 발명은 상기 절연층을 제외한 메탈 패턴과 비아의 형성 방법에 대해서 설명한다.

이하 첨부도면을 참조하여 종래기술의 반도체 소자의 마스크 형성 방법에 대해 설명하면 다음과 같다.

도 1a 는 종래 기술에 따른 보더레스 비아(borderless via)(즉 셀프 얼라인 ;self-align)를 개략적으로 나타낸 단면도로서, 일측으로 형성된 제 1 메탈 패턴 (1)상에 제 1 비아(2)를 갖는 제 1 ILD 막(도시하지 않음)을 형성하고, 상기 제 1 ILD 막상에 제 2 메탈 패턴(3)을 형성하며, 상기 제 2 메탈 패턴(3)상에 제 2 비아(4)을 갖는 제 3 메탈 패턴(5)을 형성한다.

여기서 상기 제 1 메탈 패턴(1)과 제 2 메탈 패턴(3)은 도면에 도시된 바와 같이 상기 제 1,2 비아(2,4)와 일정 폭 오버랩된다.

도 1b 는 도 1a 의 평면도로서, 상기 제 1 메탈 패턴(1)과 제 3 메탈 패턴 (5)은 일정 폭 중첩되어 형성되고, 상기 제 2 메탈 패턴(3)은 상기 제 1, 2 비아 (2,4)를 포함하여 제 1,3 메탈 패턴(1,5)이 중첩되는 부분의 중심부에 셀프 얼라인되어 형성된다.

상기와 같이 제 1,2 비아(2,4)를 갖는 다층 메탈 패턴을 형성할 때 상기 제 1,2 비아(2,4)는 보더레스(borderless) 즉 셀프 얼라인(self-align)되어 형성된다.

도 2a 내지 도 2b 는 종래기술의 보더레스 비아의 오정렬을 나타낸 단면도 및 평면도로서, 제 1, 2 비아(2,4)는 셀프 얼라인 되어 형성되나, 제 2 메탈 패턴(3)의 오정렬로 인하여 상기 제 2 비아(4)와 제 2 메탈 패턴(3)의 접촉 저항이 증가하므로 일렉트로-마이그레이션(Electro-Migration;EM)의 신뢰성 특성을 저하시키는 원인이 된다.

이 때 상기 일렉트로 마이그레이션(EM)은 메탈에 고밀도 전류가 인가되었을 때 발생하는 물질이동(mass transport)을 의미한다.

또한 상기 제 1 비아(2) 하부의 제 1 메탈 패턴(1)이 포토 프록시미티 효과 (photo proximity effect)(또는 로딩 효과(loading effect))에 의해 지나치게 작아질 수도 있다.

도 3a 내지 도 3d 는 종래기술의 포토 프록시미티 효과(또는 로딩 효과)에 따른 마스크 형성 방법을 나타낸 도면이다.

도 3a 에 도시된 바와 같이, 양방향 로딩(bidirection loading)시 비아(14) 하부의 제 2 메탈 패턴(13) 주위에 최소 공간 폭(minimum sapce width)을 갖는 다른 메탈 패턴들(11,12)이 위치할 경우, 제 2 메탈 패턴(13)의 크기를 사용자 정의폭으로 조절한다.

그러나 제 2 메탈 패턴(13)이 X 방향(도 3b) 또는 Y 방향(도 3c)으로 로딩되었을 때, 한쪽 방향(X 방향 또는 Y 방향)으로 공간 폭이 증가하면 그 방향으로 메탈 패턴의 크기가 감소함을 알 수 있다.

도 3d 에 도시된 바와 같이, 비아(14)가 메탈 패턴들(11,12,13)과 격리되어형성되는데, 이 경우에는 메탈 패턴의 형성 자체가 어려워진다.

상기와 같은 다층 메탈 패턴의 형성은 메탈 패턴과 비아의 오정렬이 발생하더라도 비아홀 식각 공정에서 메탈이 드러난 이후, 식각을 스톱하여 쇼트등의 문제가 없도록 한다.

또한 접촉 저항 증가를 방지하기 위해 스텝 커버리지가 좋은 베리어 메탈 (barrier metal)을 사용한다.

그러나 상기와 같은 종래기술에 따른 반도체 소자의 마스크 형성 방법은 다음과 같은 문제점이 있다.

첫째, 오정렬(mis-align)이 심할 경우 비아와 메탈 패턴과의 접촉 저항이 증가되기 때문에 일렉트로 마이그레이션의 신뢰성을 저하시키는 원인이 된다.

둘째, 비아 하부의 메탈 패턴이 포토 프록시미티 효과(로딩 효과)에 의해 작아질 경우 일렉트로 마이그레이션의 신뢰성을 저하시키는 원인이 된다.

셋째, 비아 하부의 메탈 패턴 주변의 한쪽 방향으로라도 스페이스가 증가하면 그 방향으로 메탈 패턴의 크기가 감소하는 문제점이 있다.

본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로, 특히 마스크 형성 방법을 이용하여 선택적으로 메탈 패턴의 크기를 조절하는데 적당한 반도체 소자의 마스크 형성 방법을 제공하는데 그 목적이 있다.

도 1a 는 종래기술의 보더레스 비아의 구조 단면도

도 1b 는 도 1a 에 따른 마스크의 평면도

도 2a 는 종래기술의 보더레스 비아의 오정렬을 나타낸 구조 단면도

도 2b 는 도 2a 에 따른 마스크의 평면도

도 3a 내지 도 3d 는 종래기술의 로딩 효과를 나타낸 마스크의 평면도

도 4a 내지 도 4d 는 본 발명에 따른 로딩효과를 고려한 마스크의 형성 방법을 나타낸 도면

도 5a 내지 도 5d 는 본 발명의 툴링을 이용하여 양방향 로딩된 마스크의 형성 방법을 나타낸 도면

도 6a 내지 도 6d 는 본 발명의 툴링을 이용하여 X 방향 로딩된 마스크의 형성 방법을 나타낸 도면

도 7a 내지 도 7c 는 본 발명의 툴링을 이용하여 격리된 마스크의 형성방법을 나타낸 도면

도면의 주요부분에 대한 부호의 설명

40 : 제 1 레이어 41,42,43 : 제 1 메탈 패턴

44 : 비아 45 : 스페이스 레이어(SP)

46 : 제 2 레이어 47,48,49 : 제 2 메탈 패턴

50 : 최종 레이어

상기의 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 마스크 형성 방법은 다수의 메탈 패턴을 포함한 비아로 구성된 제 1 레이어를 형성하는 단계, 상기 메탈 패턴간의 이격 거리가 일정 값 이하임을 판단하는 스페이스 레이어를 형성하는 단계, 상기 제 1 레이어에 대해 상기 제 1 레이어와 상기 스페이스 레이어가 접하지 않는 폭만큼 오버사이징한 제 2 레이어를 형성하는 단계, 상기 제 1 레이어와 제 2 레이어의 얼라인 정도를 판단하는 제 3 레이어를 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.

이하 본 발명에 따른 반도체 소자의 마스크 형성 방법에 대해 자세히 설명하면 다음과 같다.

도 4a 내지 도 4d는 본 발명에 따른 로딩 효과를 고려한 마스크 형성방법을 나타낸 도면이며, 도 5a 내지 도 5d 는 본 발명의 툴링을 이용하여 양방향 로딩된 마스크 형성 방법을 나타낸 도면이다.

그리고, 도 6a 내지 도 6d 는 본 발명의 툴링을 이용하여 X 방향 로딩된 마스크 형성 방법을 나타낸 도면이다.

또한 도 7a 내지 도 7c 는 본 발명의 툴링을 이용하여 격리된 마스크 형성방법을 나타낸 도면이다.

도 4a 내지 도 4d 에 도시된 바와 같이, 본 발명은 메탈 패턴간 공간 즉 이격거리(d)가 클 때, 메탈 패턴의 폭을 작게 형성할 필요가 없으므로 상기 메탈 패턴의 폭을 증가시키는 마스크 형성 방법을 이용한다.

도 4a 에 도시된 바와 같이, 제 1 메탈 패턴들(31,32,33)이 형성된 레이어를 양방향(X, Y)로딩하였을 때 보더레스 비아(borderless via)(34)를 형성하는 방법을나타내고 있다.

즉 X 축 방향과 Y 축 방향으로 로딩되므로, 비아(34)를 형성하기 위해 메탈 패턴의 폭을 오버사이징(oversizing) 또는 언더사이징(undersizing)할 필요가 없다.

또한 상기 제 1 메탈 패턴들(31,32,33)은 일정한 폭(d)으로 이격되어 형성된다.

도 4b 에 도시된 바와 같이, X 방향으로 로딩되면 Y 방향으로 오버사이징되고 상기 비아(34)와 일정 폭 오버랩된 메탈 패턴(33a)이 형성된다.

이 때 상기 메탈 패턴(33a)의 상하측에 이웃한 메탈 패턴은 형성되지 않는다.

도 4c 에 도시된 바와 같이, Y 방향으로 로딩되면 X 방향으로 오버사이징되고 상기 비아(34)와 일정 폭 오버랩된 메탈 패턴(33b)이 형성된다.

이 때 상기 메탈 패턴(33b)의 좌우측에 이웃한 메탈 패턴은 형성되지 않는다.

도 4d 에 도시된 바와 같이, 단일 레이어상에 비아(34)와 오버랩되는 메탈 패턴(33c)만을 형성하므로 양방향으로 오버사이징할 수 있고, 결과적으로 형성되는 비아(34)는 초기 비아(34)와 거의 동일한 크기를 갖는다.

상기와 같은 마스크 형성 방법에 따라 툴링(tooling)을 이용한 본 발명에 따른 반도체 소자의 마스크 형성 방법을 자세히 설명하면 다음과 같다.

도 5a 내지 도 5d는 양방향 로딩시의 마스크의 형성 방법을 나타낸 도면이다.

도 5a 에 도시된 바와 같이, 다수의 제 1 메탈 패턴(41,42,43), 비아(44)를 포함하여 구성된 제 1 레이어(40)를 형성한다.

여기서 메탈 패턴의 크기(size)를 조절할 수 없는 메탈 패턴간 최대 이격 거리(d)는 이웃한 메탈 패턴과 접하게 되는 메탈 패턴간의 공간(거리)을 의미한다.

도 5b 에 도시된 바와 같이, 상기 메탈 패턴간 공간이 d 이하인 영역을 스페이스 레이어(Space layer;SP)라 하면, 상기 스페이스 레이어(45)는 다음과 같이 정의한다.

즉 A = A＠d/2＠-d/2-A

여기서 A는 제 1 레이어(40)를 말하고 ＠는 'at'를 의미하며, d/2 는 오버사이징될 폭(거리)을 의미하고, A＠d/2 는 제 1 레이어(40)에 대해 d/2 폭만큼 일측으로 오버사이징함을 의미한다.

또한 ＠-d/2 는 패턴의 크기를 감소시키는 언더사이징을 의미하고, 상기 스페이스 레이어(45)는 임시로 패턴 데이터를 저장하는 레이어를 의미한다.

상기의 관계식을 설명하면, 제 1 레이어(40)에 대해 d/2 폭만큼 오버사이징하면 이웃한 메탈 패턴들은 서로 접하게 되고, 다시 오버사이징된 데이터에 대해 -d/2 만큼 언더사이징하면 원래의 값에 일정 폭 오버랩되는(거의 동일한 값을 나타냄) 메탈 패턴이 형성된다.

이어 오버사이징된 메탈 패턴에 대해 제 1 레이어(40)를 제외시키면 제 1 레이어(40)와 오버사이징된 레이어 사이에 일정한 값이 남게 된다.

이와 같이 각 메탈 패턴 간의 공간이 일정 값 이상 또는 이하임을 판단하는 레이어로서 상기 스페이스 레이어(45)를 이용한다.

즉 상기 메탈 패턴간 최대 공간(d)이 'd' 이하인 경우, 메탈 패턴의 크기를 리사이징(metal resizing)하지 않아도 포토 프록시미티 효과가 발생하지 않는다고 볼 수 있는 값을 의미한다.

또한 메탈 패턴간 최대 공간이 'd' 보다 큰 영역, 즉 이웃한 메탈 패턴이 하나의 패턴으로 형성되면 스페이스 레이어(45)는 형성되지 않는다.

도 5c에 도시된 바와 같이, 상기 제 1 레이어(40)을 대체하여 마스크에 패터닝되는 데이터를 나타내는 제 2 레이어(46)를 정의한다.

여기서 상기 제 2 레이어(46)를 A2 라 하면, 제 2 레이어(46)는 제 1 레이어 (40)와 스페이스 레이어(45)를 이용하여 다음과 같은 관계식으로 형성된다.

A2 = [A＠x/2-SP＠x/2]＠x/2

이 때, x 는 사용자 정의 폭, 즉 상기 제 1 레이어(40)와 스페이스 레이어 (45)가 접하지 않는 오버사이징 폭을 의미한다.

즉 상기 관계식은 제 1 레이어(40)를 x 만큼 오버사이징함을 나타내고 있지만, 스페이스 레이어(45)와 접할때는 오버사이징이 되지 않는다.

이는 메탈 패턴간 공간이 'd' 이하인 경우에는 오버사이징하지 않음을 의미한다.

상기 관계식에 의해 제 2 레이어(46)는 일정 폭 오버사이징된 메탈 패턴들 (46,47,48)을 포함한다.

도 5d 에 도시된 바와 같이, 상기 제 1 레이어(40)를 일정 폭 오버사이징 또는 언더사이징한 제 2 레이어(46)를 상기 제 1 레이어(40)에 오버랩시킨 패턴 데이터를 이용하여 최종 레이어(49)를 형성한다.

이 때 비아(44)와 오버랩되는 메탈 패턴들(43,49)은 거의 동일한 값을 나타내므로 상기 메탈 패턴들(43,49)과 비아(44)의 오버랩을 최소화한다.

이와 같이, 메탈 패턴간 공간이 'd' 보다 클 때는 메탈 패턴의 크기를 X,Y 방향으로 사용자 정의 폭으로 오버사이징하는 결과를 얻을 수 있다.

전술한 바와 같은 마스크 형성 방법에 따라 도 6a 내지 도 6d를 참조하여 X-방향으로 d 만큼 로딩된 마스크 형성 방법을 설명하면 다음과 같다.

도 6a 에 도시된 바와 같이, X 방향 로딩시 상하측 메탈 패턴은 형성되지 않으므로, 비아(62)와 오버랩되는 메탈 패턴(61)의 이웃한 메탈 패턴(62)만이 형성된 제 1 레이어(60)를 형성한다.

이어 도 6b 에 도시된 바와 같이, 임시로 데이터를 저장할 레이어인 스페이스 레이어(63)는 전술한 관계식에 따라 형성한다.

도 6c 에 도시된 바와 같이, 제 1 레이어(60)를 대체하여 마스크에 패터닝되는 데이터를 나타내는 제 2 레이어(64)를 형성한다.

여기서 상기 제 1 레이어(60)에 형성된 메탈 패턴들(61,62)보다 일정 폭, 즉 상기 제 1 레이어(60)와 스페이스 레이터(63)가 접하지 않는 오버사이징폭만큼 오버사이징된 메탈 패턴(65,66)을 형성한다.

도 6d 에 도시된 바와 같이, 상기 제 1 레이어(60)를 일정 폭 오버사이징 또는 언더사이징한 제 2 레이어(64)를 상기 제 1 레이어(60)에 오버랩시킨 패턴 데이터를 이용하여 최종 레이어(67)를 형성한다.

이어 상기 스페이스 레이어(63)와 제 1 레이어(60)와의 오버랩 데이터와, 상기 스페이스 레이어(63)와 접하지 않도록 제 1 레이어(60)를 오버사이징 및 언더사이징한 데이터인 제 2 레이어(64)를 마스크상에 얼라인하였을 때의 패턴 데이터를 나타낸 최종 레이어(67)를 형성한다.

이와 같이 상기의 과정을 거쳐서 생성된 최종 레이어(67)를 제 1 레이어(60)와 비교해보면, 즉 각 레이어간의 얼라인 정도를 측정하면 X 방향으로 메탈 패턴의 크기 변화가 없고, 로딩이 없는 Y 방향으로 제 1 레이어(60)가 스페이스 레이어 (63)와 접하지 않는 오버사이징 폭(x)만큼 증가된 것을 알 수 있다.

또한 비아(62)는 얼라인 되어 형성됨을 알 수 있다.

이어 도 7a 내지 7c 를 참조하여 격리된 마스크 형성 방법을 설명하면 다음과 같다.

도 7a 에 도시된 바와 같이, 제 1 레이어(70)를 형성한다.

즉 비아(71)에 오버랩되어 형성된 메탈 패턴(72)을 이웃한 패턴으로부터 격리시키므로 이웃 메탈 패턴은 형성되지 않는다.

이어 임시로 데이터를 저장할 레이어인 스페이스 레이어는 이웃한 메탈 패턴이 형성되지 않으므로 형성되지 않는다.

도 7b 에 도시된 바와 같이, 상기 제 1 레이어(70)를 대체하여 마스크에 패터닝되는 제 2 레이어(73)를 형성한다.

여기서 비아(71)와 오버랩되는 메탈 패턴(74)만이 일정 크기로 형성된다.

도 7c 에 도시된 바와 같이, 이웃한 메탈 패턴들이 형성되지 않으므로 양방향으로 일정 폭(x)만큼 각각 오버사이징된 최종 레이어(75)를 형성한다.

즉 메탈 패턴간 공간이 d 보다 큰 경우는 메탈 패턴의 크기를 각각 X,Y 방향으로 초기 패턴 데이터를 포함하는 레이어와 스페이스 레이어가 접하지 않는 오버사이징 폭(x) 만큼 오버사이징한다.

따라서, 메탈 패턴 간 공간이 충분하여 쇼트가 발생될 문제가 없는 경우에는 메탈 패턴의 크기를 조절하여 최종적으로 공정 마진을 개선할 수 있다.

이와 같은 방법을 더욱 발전시키면 메탈 패턴간 공간에 따라 발생하는 폭 바이어스(width bias) 문제를 자유롭게 조절할 수 있다.

이에 따라 메탈 패턴의 길이가 길 경우, 메탈 저항이 공간에 따라 변하면 메탈 저항의 계산에 오류가 발생할 수 있으므로 다음과 같이 실시하면 본 발명에 적당하다.

이 때에는 제 1 레이어를 비아(via) 주위의 특정 영역에 한정시켜 즉 A =>A＾Via ＠ t 와 같이 제한한다.

여기서 상기 t 는 t = 비아에 오버랩된 메탈 패턴의 폭 + 2×메탈 패턴간 공간(d)을 의미하고 ＾는 제곱승을 의미한다.

이 때 메탈 패턴의 크기(Critical Demension;CD)의 공간 의존도(space dependency)가 종래의 기술 도 3a 내지 도 3d 와 반대로 진행될 때 즉 오히려 폭이 커지는 경우에는 이를 공간에 따라 보상해야 한다.

이를 위해 도 5d 의 단계를 다음과 같이 변경하면 된다.

즉 A2 = A-SP＠x 와 같다.

이상과 같이 본 발명에 따른 반도체 소자의 마스크 형성 방법은 다음과 같은 효과가 있다.

첫째, 메탈 패턴의 크기가 이웃한 메탈 패턴간 공간에 따라 변화하는 것을 사용자 정의의 폭 바이어스를 인가하기 때문에 메탈 패턴간 공간에 따른 메탈 저항의 변화 또는 보더레스 공정의 오류를 감소시킬 수 있다.

둘째, 메탈 패턴의 라우팅(routing)시 마스크 형성 툴만 이용하므로 메탈 패턴에서의 포토리소그래피 및 식각 공정과 관련된 프록시미티 효과(proximity effect)를 해결할 수 있다.

Claims (3)

1. 다수의 메탈 패턴을 포함한 비아로 구성된 제 1 레이어를 형성하는 단계,

   상기 메탈 패턴간의 이격 거리가 일정 값 이하임을 판단하는 스페이스 레이어를 형성하는 단계,

   상기 제 1 레이어에 대해 상기 제 1 레이어와 상기 스페이스 레이어가 접하지 않는 폭만큼 오버사이징한 제 2 레이어를 형성하는 단계,

   상기 제 1 레이어와 제 2 레이어의 얼라인 정도를 판단하는 제 3 레이어를 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 마스크 형성 방법.
2. 제 1 항에 있어서,

   상기 제 2 레이어는 상기 제 1 레이어와 스페이스 레이어가 접하는 폭의 절반 폭만큼 오버 사이징된 상기 제 1 레이어와 상기 제 1 레이어와 스페이스 레이어가 접하는 폭의 절반 폭만큼 오버사이징된 스페이스 레이어를 비교하여 형성하는 것을 특징으로 하는 마스크의 형성 방법.
3. 제 1 항에 있어서,

   상기 스페이스 레이어는 상기 메탈 패턴간의 이격 거리가 일정 값 이상임을 판단하는 레이어로 이용되는 것을 특징으로 하는 마스크의 형성 방법.