KR102612202B1

KR102612202B1 - 디스플레이 패널의 구동 회로와 구동 장치

Info

Publication number: KR102612202B1
Application number: KR1020227041978A
Authority: KR
Inventors: 징 흐어; 바오홍 캉
Original assignee: 에이치케이씨 코포레이션 리미티드
Priority date: 2021-08-16
Filing date: 2021-12-30
Publication date: 2023-12-11
Also published as: US11978377B2; CN113380178B; KR20230028257A; JP2023541753A; EP4390903A1; WO2023019866A1; CN113380178A; US20240119879A1

Abstract

본 출원은 디스플레이 패널의 구동 회로와 구동 장치를 제공하는 바, 해당 디스플레이 패널의 구동 회로(1)는 확폭 모듈(10), 제어 모듈(20), 부트스트랩 모듈(30)과 출력 모듈(40)을 포함하고, 제어 모듈(20)은 각각 확폭 모듈(10), 부트스트랩 모듈(30) 및 출력 모듈(40)과 전기적으로 연결되며, 부트스트랩 모듈(30)은 출력 모듈(40)과 전기적으로 연결되고, 확폭 모듈(10)을 통하여 생성하는 확폭 신호는 부트스트랩 모듈(30)이 충분한 시간을 갖고 충전을 진행하게 하여, 출력 모듈(40)이 부트스트랩 신호를 수신할 때 미리 설정된 전위에 도달하거나 초과하게 하여, 게이트 구동 신호를 출력할 때 전압이 불안정한 것을 방지하고 또한 게이트 구동 신호가 사전에 출력을 정지하는 현상을 방지하여, 게이트 구동 신호를 출력하는 안정성을 향상시키고, 나아가 디스플레이 패널의 재생률과 해상도를 향상시킴과 아울러, 디스플레이 패널의 디스플레이 밝기와 디스플레이 효과의 안정성을 향상시킨다.

Description

디스플레이 패널의 구동 회로와 구동 장치

본 출원은 2021년 08월 16일 월요일에 중국 특허청에 제출되고 출원번호가 202110935013.8이며, 발명의 명칭이 "디스플레이 패널의 구동 회로와 구동 장치"인 중국 특허 출원의 우선권을 주장하며, 당해 모든 내용은 참조로서 본원에 통합된다.

본 출원은 디스플레이 기술분야에 관한 것으로서, 구체적으로 디스플레이 패널의 구동 회로와 구동 장치에 관한 것이다.

여기에서 기술하는 것은 단지 본 출원과 관련된 배경 정보만 제공하고, 필연적으로 종래 기술을 구성하는 것이 아니다. 디스플레이 기술의 부단한 발전에 따라, 디스플레이 패널은 오락, 교육, 보안 등 각 분야에서 널리 적용되고 있다. GDL(Gate Driver Less, 어레이 기판 행 구동) 기술은 게이트 구동 회로(Gate driver IC)를 직접 어레이(Array) 기판 상에 제작하여, 게이트에 대한 순차적 주사를 구현하는 구동 방식을 가리킨다. GDL 기술은 디스플레이 패널의 제조 공정을 간략화하고, 수평 주사 방향의 칩 본딩(Bonding) 공정을 생략할 수 있고, 아울러 디스플레이 패널의 집적도를 향상시켜, 디스플레이 패널이 더욱 가볍고 얇게 할 수 있다.

현재 사용자의 디스플레이 패널의 재생률과 해상도에 대한 요구가 날로 높아지고, 게이트 주사의 주파수로를 향상시켜, 게이트 드라이버가 게이트 구동 신호를 출력하는 주파수도 향상시켜야 하여, 게이트 드라이버가 매 회 게이트 구동 신호 출력 시의 충전 시간이 감소하고, 게이트 구동 신호는 쉽게 출력 과정에 전압이 불안정한 현상이 발생하며, 디스플레이 효과에 영향을 미친다.

본 출원의 실시예는 디스플레이 패널의 구동 회로와 구동 장치를 제공하여, 종래의 GDL 기술의 게이트 구동 신호 출력이 불안정적이고, 디스플레이 효과에 영향을 미치는 문제를 해결하는 것을 목적으로 한다.

본 출원의 실시예가 사용하는 기술방안은 하기와 같다.

제1 양태로, 제어 모듈과 부트스트랩 모듈을 포함하는 구동 회로를 제공하는 바, 상기 구동 회로는 확폭 모듈과 출력 모듈을 더 포함하며, 상기 제어 모듈은 각각 상기 확폭 모듈, 상기 부트스트랩 모듈 및 상기 출력 모듈과 전기적으로 연결되고, 상기 부트스트랩 모듈과 상기 출력 모듈이 전기적으로 연결되며;

상기 확폭 모듈은 제1 레벨 신호를 수신하고, 제1 전달 신호를 수신하였을 때, 상기 제1 레벨 신호에 의하여 확폭 신호를 생성하고, 상기 확폭 신호를 제어 모듈로 송신하며; 상기 제1 전달 신호는 타임 시퀀스가 다른 적어도 두 개의 서브 전달 신호를 포함하고, 상기 확폭 신호의 기간은 상기 제1 전달 신호의 기간에 의하여 결정하며;

상기 제어 모듈은 상기 제1 레벨 신호를 수신하고, 상기 확폭 신호를 수신하였을 때, 제1 레벨 신호에 의하여 제어 신호를 생성하고, 상기 제어 신호를 상기 출력 모듈과 상기 부트스트랩 모듈로 송신하며;

상기 부트스트랩 모듈은 상기 제어 신호를 수신하고, 상기 제어 신호가 로우 레벨로 전환될 때, 상기 부트스트랩 신호를 상기 출력 모듈로 송신하며;

상기 출력 모듈은 또한 클럭 신호를 수신하고, 상기 부트스트랩 신호를 수신하였을 때, 상기 클럭 신호에 의하여 게이트 구동 신호와 제2 전달 신호를 생성하고, 상기 게이트 구동 신호를 상기 디스플레이 패널의 서브 픽셀로 송신하고 또한 상기 제2 전달 신호를 송신한다.

제2 양태로, 구동 장치를 제공하는 바, 2a 개 클럭 신호 발생기와 n 개 본 출원의 실시예의 제1 양태에서 제공하는 구동 회로를 포함하며;

제j번째 클럭 신호 발생기와 제j+2ka번째 구동 회로의 출력 모듈이 연결되고, 제i+2a번째 구동 회로의 제1 확폭 유닛과 제i번째 구동 회로의 제2 출력 유닛이 연결되며, 제i+2a번째 구동 회로의 제2 출력 유닛과 제i번째 구동 회로의 제2 출력 유닛이 연결되고, 제i+2a번째 구동 회로의 제2 확폭 유닛과 제i+a번째 구동 회로의 제2 출력 유닛이 연결되며;

상기 제j번째 클럭 신호 발생기는 하나의 클럭 신호를 생성하고, 상기 j+2ka번째 구동 회로의 출력 모듈로 송신하며, 상기 제j번째 클럭 신호 발생기가 생성하는 클럭 신호와 제j+1번째 클럭 신호 발생기가 생성하는 클럭 신호의 위상차는 π/2a이며;

상기 제i+2a번째 구동 회로의 제1 확폭 유닛은 상기 제i번째 구동 회로의 제2 출력 유닛이 송신하는 제1 서브 전달 신호를 수신하였을 때, 제1 서브 확폭 신호를 상기 제어 모듈로 송신하며;

상기 제i+2a번째 구동 회로의 제2 확폭 유닛은 상기 제i+a번째 구동 회로의 제2 출력 유닛이 송신하는 제2 서브 전달 신호를 수신하였을 때, 제2 서브 확폭 신호를 상기 제어 모듈로 송신하며;

상기 제i+2a번째 구동 회로의 제2 출력 유닛은 상기 제i번째 구동 회로의 제2 출력 유닛이 송신하는 제1 서브 전달 신호를 수신하고, 상기 제i+2a번째 구동 회로의 제2 출력 유닛이 제어 신호와 클럭 신호를 수신하였을 때, 상기 클럭 신호를 드레인하며;

여기에서, a는 1보다 크거나 같은 정수이고, n은 2a보다 큰 정수이며; i∈[1, n-2a], j=1,2,..., 2a, k=0,1,2,…,n/2a, j+2ka는 n보다 작거나 같다.

본 출원의 실시예가 제공하는 디스플레이 패널의 구동 회로는, 확폭 모듈을 통하여 생성하는 확폭 신호는 부트스트랩 모듈이 충분한 시간을 갖고 충전을 진행하게 하여, 출력 모듈이 부트스트랩 신호를 수신할 때 미리 설정된 레벨에 도달하거나 초과하게 하여, 게이트 구동 신호를 출력할 때 전압이 불안정한 것을 방지하고 또한 게이트 구동 신호가 사전에 출력을 정지하는 현상을 방지하여, 게이트 구동 신호를 출력하는 안정성을 향상시키고, 나아가 디스플레이 패널의 재생률과 해상도를 향상시킴과 아울러, 디스플레이 패널의 디스플레이 밝기와 디스플레이 효과의 안정성을 향상시킨다.

본 출원의 실시예가 제공하는 디스플레이 패널의 구동 장치는, 구동 회로에 대하여 캐스케이드 배치를 진행하고 클럭 신호 발생기를 배합하여 구성한 구동 장치를 통하여, 사용하는 입력 신호가 적고 구조가 간단하며, 구동 장치가 안정적으로 순환 작동하게 하고 지속적으로 다중 타임 시퀀스의 게이트 구동 신호를 출력하며, 간섭 저항 성능이 강하고 원가가 저렴하며, 출력이 안정적인 장점을 갖는다.

본 출원의 실시예 중의 기술방안에 대하여 더욱 명확한 설명을 진행하기 위하여, 아래 실시예 또는 일예의 기술 설명에 사용될 도면에 대하여 간략한 설명을 진행하는 바, 하기 설명 중의 도면은 단지 본 출원의 일부 실시예에 불과하며, 당업계의 기술자로 말하면 창조성적인 노력이 필요없이 이러한 도면에 의하여 기타 도면을 취득할 수 있다.
도 1은 본 출원의 실시예가 제공하는 디스플레이 패널의 구동 회로의 첫번째 구조도이다.
도 2는 본 출원의 실시예가 제공하는 제1 레벨 신호, 제1 전달 신호, 확폭 신호, 제어 신호, 출력 모듈의 입력 포트의 전위, 클럭 신호, 게이트 구동 신호 및 제2 전달 신호의 타임 시퀀스 도면이다.
도 3은 본 출원의 실시예가 제공하는 디스플레이 패널의 구동 회로의 두번째 구조도이다.
도 4는 본 출원의 실시예가 제공하는 제1 레벨 신호, 제1 서브 전달 신호, 제1 서브 확폭 신호, 제2 서브 전달 신호, 제2 서브 확폭 신호, 확폭 신호 및 제어 신호의 타임 시퀀스 도면이다.
도 5는 본 출원의 실시예가 제공하는 디스플레이 패널의 구동 회로의 세번째 구조도이다.
도 6은 본 출원의 실시예가 제공하는 디스플레이 패널의 구동 회로의 네번째 구조도이다.
도 7은 본 출원의 실시예가 제공하는 디스플레이 패널의 구동 회로의 다섯번째 구조도이다.
도 8은 본 출원의 실시예가 제공하는 제1 서브 전달 신호, 제2 서브 전달 신호, 제어 신호, 부트스트랩 신호, 출력 모듈의 입력 포트의 전위, 클럭 신호, 게이트 구동 신호 및 제2 전달 신호의 타임 시퀀스 도면이다.
도 9는 본 출원의 실시예가 제공하는 디스플레이 패널의 구동 회로의 여섯번째 구조도이다.
도 10은 본 출원의 실시예가 제공하는 디스플레이 패널의 구동 회로의 일곱번째 구조도이다.
도 11은 본 출원의 실시예가 제공하는 디스플레이 패널의 구동 회로의 여덟번째 구조도이다.
도 12는 본 출원의 실시예가 제공하는 제3 전달 신호가 부트스트랩 신호가 로우 레벨로 전환될 때 리셋 모듈로 송신하는 제어 신호, 부트스트랩 신호, 출력 모듈의 입력 포트의 전위 및 제3 전달 신호의 타임 시퀀스 도면이다.
도 13은 본 출원의 실시예가 제공하는 디스플레이 패널의 구동 회로의 아홉번째 구조도이다.
도 14는 본 출원의 실시예가 제공하는 디스플레이 패널의 구동 장치의 첫번째 구조도이다.
도 15는 본 출원의 실시예가 제공하는 a=3일 때, 첫1째 클럭 신호 발생기가 생성하는 제1번째 클럭 신호 내지 제7번째 클럭 신호가 생성하는 제7번째 클럭 신호의 타임 시퀀스 도면이다.
도 16은 본 출원의 실시예가 제공하는 제i+2a번째 구동 회로의 제1 레벨 신호, 제1 서브 전달 신호, 제1 서브 확폭 신호, 제2 서브 전달 신호, 제2 서브 확폭 신호, 확폭 신호, 제어 신호, 부트스트랩 신호, 출력 모듈의 입력 포트의 전위, 클럭 신호, 게이트 구동 신호 및 제2 전달 신호의 타임 시퀀스 도면이다.
도 17은 본 출원의 실시예가 제공하는 제i+2a번째 구동 회로의 제1 확폭 유닛이 제i+1번째 구동 회로의 제2 출력 유닛이 송신하는 제1 서브 전달 신호를 수신하고, 제i+2a번째 구동 회로의 제2 확폭 유닛이 제i+a-1번째 구동 회로의 제2 출력 유닛이 송신하는 제2 서브 전달 신호를 수신할 때, 제1 레벨 신호, 제1 서브 전달 신호, 제1 서브 확폭 신호, 제2 서브 전달 신호, 제2 서브 확폭 신호, 확폭 신호, 제어 신호, 부트스트랩 신호, 출력 모듈의 입력 포트의 전위, 클럭 신호, 게이트 구동 신호 및 제2 전달 신호의 타임 시퀀스 도면이다.
도 18은 본 출원의 실시예가 제공하는 제i+2a번째 구동 회로의 리셋 모듈과 제i+3a+1번째 구동 회로의 제2 출력 유닛이 연결되고, 제i+2a번째 구동 회로의 제어 신호, 부트스트랩 신호, 출력 모듈의 입력 포트의 전위와 제3 전달 신호의 타임 시퀀스 도면이다.

본 출원의 목적, 기술방안 및 장점을 더욱 잘 이해하도록 하기 위하여, 아래 실시예와 첨부된 도면을 참조하여 본 출원에 대하여 진일보로 상세한 설명을 진행하도록 한다. 여기에 기재된 구체적인 실시예는 단지 본 발명의 해석에 불과하고 본 출원을 제한하는 것이 아님을 이해하여야 할 것이다.

설명하여야 할 바로는, 용어 “위”, “아래”, “왼쪽”, “오른쪽” 등이 지시하는 방향 또는 위치 관계는 도면에 도시된 방향 또는 위치 관계를 바탕으로 한 것이고, 단지 설명의 편리를 위하고 설명을 간략화하기 위한 것일 뿐 해당 장치 또는 소자가 반드시 특정 방향을 구비하고 특정 방향으로 구성되고 조작되어야 함을 뜻하는 것이 아니기 때문에, 본 출원에 대해 제한하는 것으로 이해되어서는 아니되며, 당업계의 기술자로 말하면, 구체적인 상황에 의하여 상기 용어의 구체적인 뜻을 이해할 수 있다. 용어 "제1", "제2"는 단지 설명의 편리를 위한 것이고, 상대적인 중요성을 암시하거나 또는 지시하는 기술 특징의 수량을 암시하는 것이 아니다. 특별한 설명이 없는 한, "다수"는 두 개 또는 두 개 이상을 뜻한다.

본 출원이 제공하는 기술방안을 설명하기 위하여, 아래 구체적인 도면 및 실시예를 참조하여 상세하게 설명하도록 한다.

응용에서, 게이트 드라이버는 게이트 구동 신호 출력 전 충전을 진행하여야 하고, 게이트 드라이버는 충전 종료 후 게이트 구동 신호를 출력하며, 게이트 드라이버의 충전 시간이 길 수록 게이트 구동 신호의 안정성이 더욱 좋다. 사용자의 디스플레이 패널의 재생률과 해상도에 대한 요구가 날로 높아지고, 게이트 드라이버가 게이트 구동 신호를 출력하는 주파수를 향상시킬 때, 전통적인 게이트 드라이버가 매 회 게이트 구동 신호 출력 시의 충전 시간이 짧아져 미리 설정된 전위에 도달할 수 없고, 게이트 구동 신호는 쉽게 출력 과정에 전압이 갑작스럽게 낮아지는 현상이 발생하여, 게이트 구동 신호 출력의 안정성이 낮아져, 디스플레이 패널의 디스플레이 밝기가 안정적이지 못하다.

본 출원의 실시예가 제공하는 일 디스플레이 패널의 구동 회로는 디스플레이 패널에 적용될 수 있고, 확폭 모듈을 통하여 생성하는 확폭 신호는 부트스트랩 모듈이 충분한 시간을 갖고 충전을 진행하게 하여, 출력 모듈이 게이트 구동 신호 출력 전에 미리 설정된 전위에 도달하게 하여, 게이트 구동 신호를 출력할 때 전압이 불안정한 것을 방지하고 또한 게이트 구동 신호가 사전에 출력을 정지하는 현상을 방지하여, 게이트 구동 신호를 출력하는 안정성을 향상시키고, 나아가 디스플레이 패널의 재생률과 해상도를 향상시킴과 아울러, 디스플레이 패널의 디스플레이 밝기와 디스플레이 효과의 안정성을 향상시킨다.

응용에서, 디스플레이 패널은 TFT-LCD(Thin Film Transistor Liquid Crystal Display, 박막 트랜지스터 액정 디스플레이) 기술 기반의 액정 디스플레이 패널, LCD(Liquid Crystal Display, 액정 디스플레이) 기술 기반의 액정 디스플레이 패널, OLED(Organic Light-Emitting Diode, 유기 발광 다이오드) 기술 기반의 유기 전계 발광 디스플레이 패널, QLED(Quantum Dot Light Emitting Diodes, 양자점 발광 다이오드) 기술 기반의 양자점 발광 다이오드 디스플레이 패널 또는 곡면 디스플레이 패널 등일 수 있다.

실시예 1

도 1에 도시된 바와 같이, 본 출원의 실시예 1이 제공하는 구동 회로(1)는 확폭 모듈(10), 제어 모듈(20), 부트스트랩 모듈(30)과 출력 모듈(40)을 포함하며, 제어 모듈(20)은 각각 확폭 모듈(10), 부트스트랩 모듈(30) 및 출력 모듈(40)과 전기적으로 연결되고, 부트스트랩 모듈(30)과 출력 모듈(40)이 전기적으로 연결되며;

확폭 모듈(10)은 제1 레벨 신호를 수신하고, 제1 전달 신호를 수신하였을 때, 제1 레벨 신호에 의하여 확폭 신호를 생성하고, 확폭 신호를 제어 모듈(20)로 송신하며; 제1 전달 신호는 타임 시퀀스가 다른 적어도 두 개의 서브 전달 신호를 포함하고, 확폭 신호의 기간은 제1 전달 신호의 기간에 의하여 결정하며;

제어 모듈(20)은 제1 레벨 신호를 수신하고, 확폭 신호를 수신하였을 때, 제1 레벨 신호에 의하여 제어 신호를 생성하고, 제어 신호를 출력 모듈(40)과 부트스트랩 모듈(30)로 송신하며;

부트스트랩 모듈(30)은 제어 신호를 수신하고, 제어 신호가 로우 레벨로 전환될 때, 부트스트랩 신호를 출력 모듈(40)로 송신하며;

출력 모듈(40)은 또한 클럭 신호를 수신하고, 부트스트랩 신호를 수신하였을 때, 클럭 신호에 의하여 게이트 구동 신호와 제2 전달 신호를 생성하고, 게이트 구동 신호를 디스플레이 패널(2)의 서브 픽셀(210)로 송신하고 또한 제2 전달 신호를 송신한다.

응용에서, 구동 회로는 복수의 트랜지스터, 비교기, 논리 게이트, 저항, 커패시터 또는 인덕터 등 전자 소자를 포함할 수 있으며; 레벨 신호와 클럭 신호는 타이머 제어 레지스터(Timer Control Register, TCON) 또는 시스템 온 칩(System on Chip, SOC)을 통하여 생성하고 구동 회로에 입력될 수 있으며; 레벨 신호는 하이 레벨 신호일 수도 있고 로우 레벨 신호일 수도 있으며, 클럭 신호는 실제 수요에 의하여 TCON 또는 SOC를 통하여 이상을 진행하여 위상차를 갖는 복수의 클럭 신호를 획득할 수 있다.

응용에서, 확폭 모듈이 수신하는 제1 전달 신호는 디스플레이 패널의 다른 일 구동 회로의 출력 모듈이 출력하는 제2 전달 신호일 수 있으며; 제1 레벨 신호는 직류의 하이 레벨 신호일 수 있고, 확폭 모듈은 제1 전단 신호를 수신하였을 때 온되고 또한 제1 레벨 신호를 출력할 수 있으며, 그리고 제1 전달 신호를 수신하지 못하였을 때 오프되고 또한 제1 레벨 신호 출력을 정지하여, 확폭 신호를 생성하고, 제1 전달 신호의 기간을 연장하는 것을 통하여 확폭 신호의 기간을 연장할 수 있다. 구체적으로, 제1 전달 신호는 타임 시퀀스가 서로 다른 적어도 두 개의 서브 전달 신호를 포함할 수 있고, 확폭 신호의 기간과 제1 전달 신호의 기간이 같다. 확폭 신호를 제어 모듈로 송신하는 것을 통하여, 제어 모듈의 온과 오프에 대하여 제어를 진행할 수 있다.

응용에서, 제어 모듈은 확폭 신호를 수신하였을 때 온되고 또한 제1 레벨 신호를 출력하고, 확폭 신호를 수신하지 못하였을 때 오프되고 또한 제1 레벨 신호 출력을 정지하여, 제어 신호를 생성하여 출력 모듈과 부트스트랩 모듈로 송신할 수 있으며; 제어 신호의 기간과 확폭 신호의 기간이 같을 수 있는 바, 구체적으로, 확폭 유닛이 확폭 신호의 기간을 연장할 수 있기 때문에, 제어 모듈은 온 시간을 연장하여, 제어 신호의 기간을 연장하는 것을 구현할 수 있다.

응용에서, 출력 모듈은 하이 레벨의 제어 신호를 수신하였을 때, 출력 모듈의 입력 포트의 전위를 제1 고전위로 풀 업하지만, 제1 고전위가 미리 설정된 전위보다 작아, 출력 모듈이 출력하는 게이트 구동 신호가 불안정적이다.

응용에서, 부트스트랩 모듈은 제어 신호가 하이 레벨로부터 로우 레벨로 전환될 때, 부트스트랩 신호를 출력 모듈로 송신할 수 있으며; 출력 모듈은 부트스트랩 신호를 수신하였을 때, 출력 모듈의 입력 포트의 전위를 제2 고전위로 풀 업하여, 출력 모듈의 입력 포트가 미리 설정된 전위에 도달하거나 또는 미리 설정된 전위를 초과하게 할 수 있다. 설명하여야 할 바로는, 디스플레이 패널의 디스플레이 특성으로 인하여, 재생률의 주파수에 의하여 송신하는 게이트 구동 신호만이 서브 픽셀 편향을 제어할 수 있기 때문에, 출력 모듈은 재생률의 주파수에 따라 안정적인 게이트 구동 신호를 서브 픽셀로 출력하여 서브 픽셀 편향을 제어할 수 있고, 불안정한 게이트 구동 신호와 안정적인 게이트 구동 신호가 일정한 시간차를 갖기 때문에, 불안정한 게이트 구동 신호를 서브 픽셀 편항 제어에 사용하지 않는 쉽게 이해할 수 있을 것이며; 그리고 불안정한 게이트 구동 신호를 안정적인 게이트 구동 신호 전에 출력할 때, 불안정한 게이트 구동 신호는 서브 픽셀에 대하여 사전 충전을 진행할 수 있다.

여기에서, 미리 설정된 전위는 디스플레이 패널이 실제로 필요로 하는 게이트 구동 신호 전압 크기와 기간에 의하여 결정한 것이고, 만일 출력 모듈의 입력 포트가 충전을 통하여 미리 설정된 전위에 도달할 수 있다면, 완전하고 안정적인 게이트 구동 신호를 생성할 수 있다. 그리고, 출력 모듈은 부트스트랩 신호를 수신하였을 때, 또한 제2 전달 신호를 생성 및 송신할 수 있다. 여기에서, 제어 신호가 하이 레벨로부터 로우 레벨로 전환되는 동일한 시각에, 클릭 신호는 로우 레벨로부터 하이 레벨로 전환될 수 있으며; 제어 모듈과 출력 모듈, 부트스트랩 모듈의 연결 위치가 출력 모듈의 입력 포트이다.

일 실시예에서, 부트스트랩 모듈은 제어 신호를 수신하고, 제어 신호가 하이 레벨일 때 충전을 진행한다.

응용에서, 부트스트랩 모듈은 제어 신호가 하이 레벨일 때 충전을 진행하여 전하를 축적하고, 제어 신호가 하이 레벨로부터 로우 레벨로 전환될 때 상기 축적한 전하를 방출하여 부트스트랩 신호를 생성한다.

응용에서, 출력 모듈은 서로 다른 출력 대상을 위하여 독립적인 신호를 제공할 수 있는 바, 구체적으로, 출력 대상이 디스플레이 패널의 서브 픽셀일 때, 출력 모듈은 하나의 안정적인 게이트 구동 신호를 제공할 수 있고, 안정적인 게이트 구동 신호는 디스플레이 패널의 하나 또는 복수 행 서브 픽셀에 대하여 충전을 진행하여, 디스플레이 패널을 구동시켜 화면을 디스플레이할 수 있고, 여기에서, 하나의 디스플레이 패널은 적어도 하나의 구동 회로를 포함할 수 있고, 구동 회로의 수량은 상기 디스플레이 패널이 사용하는 클럭 신호에 수량에 의하여 결정하며; 출력 대상이 디스플레이 패널의 다른 일 구동 회로일 때, 출력 모듈은 하나의 제2 전달 신호를 제공하여, 상기 다른 일 구동 회로의 확폭 모듈을 위하여 제1 전달 신호를 제공할 수 있다. 서로 다른 출력 대상을 위하여 독립적인 신호를 제공하는 것을 통하여, 서로 다른 출력 대상으로 출력하는 신호 사이에 간섭이 발생하는 것을 방지하고, 디스플레이 패널 작동의 안정성을 향상시킬 수 있다. 본 출원은 실시예는 출력 모듈의 출력 대상의 유형과 수량에 대하여 아무런 제한도 하지 않는다.

응용에서, 확폭 모듈을 통하여 생성하는 확폭 신호는 부트스트랩 모듈이 충분한 시간을 갖고 충전을 진행하게 하여, 출력 모듈이 부트스트랩 신호를 수신하였을 때 미리 설정된 전위에 도달하거나 초과하게 하여, 출력 모듈이 게이트 구동 신호와 제2 전달 신호를 송신할 때, 충분하게 온되고 신호 전송 효율을 향상시킬 수 있게 하고, 또한 모듈이 사전에 오프되어 게이트 구동 신호와 제2 전달 신호 출력이 정지되는 것을 방지하여, 게이트 구동 신호와 제2 전달 신호를 출력하는 안정성을 향상시킨다.

도 2는 예시적으로 제1 레벨 신호, 제1 전달 신호, 확폭 신호, 제어 신호, 출력 모듈의 입력 포트의 전위, 클럭 신호, 게이트 구동 신호 및 제2 전달 신호의 타임 시퀀스 도면을 도시하고 있다.

실시예 2

도 3에 도시된 바와 같이, 도 1에 대응되는 실시예 1에 기반하여, 본 출원의 실시예 2가 제공하는 디스플레이 패널의 구동 회로(1)에서, 확폭 모듈(10)은 제1 확폭 유닛(110)과 제2 확폭 유닛(120)을 포함하고, 제1 확폭 유닛(110)과 제2 확폭 유닛(120)은 각각 제어 모듈(20)과 전기적으로 연결되며;

제1 확폭 유닛(110)은 제1 레벨 신호를 수신하고, 제1 서브 전달 신호를 수신하였을 때, 제1 레벨 신호에 의하여 제1 서브 확폭 신호를 생성하고, 제1 서브 확폭 신호를 제어 모듈(20)로 송신하며;

제2 확폭 유닛(120)은 제1 레벨 신호를 수신하고, 제2 서브 전달 신호를 수신하였을 때, 제1 레벨 신호에 의하여 제2 서브 확폭 신호를 생성하고, 제2 서브 확폭 신호를 제어 모듈로 송신하며(20);

여기에서, 확폭 신호는 제1 서브 확폭 신호와 제2 서브 확폭 신호를 포함한다.

응용에서, 확폭 모듈은 적어도 두 개의 확폭 유닛을 포함할 수 있고, 각 확폭 유닛의 작동 원리는 전술한 실시예가 제공하는 확폭 모듈의 작동 원리와 일치하며, 차별점이라면 각 확폭 유닛이 서로 다른 구동 회로의 출력 모듈에 연결되는 것을 통하여 서브 전달 신호를 획득하고, 각 확폭 유닛은 서브 전달 신호에 의하여 하나의 서브 확폭 신호를 생성할 수 있으며, 설명하여야 할 바로는, 각 서브 확폭 신호의 기간은 대응되는 서브 전달 신호의 기간과 같을 수 있고, 각 서브 전달 신호의 타임 시퀀스가 다르고, 또한 확폭 모듈이 송신하는 확폭 신호가 모든 서브 확폭 신호로 구성되기 때문에, 확폭 신호의 기간은 서브 전달 신호의 수량과 타임 시퀀스에 의하여 결정된다. 확폭 신호의 기간을 연장하는 것을 통하여, 제어 모듈이 출력하는 제어 신호의 기간을 연장할 수 있다.

구체적으로, 확폭 모듈은 제1 확폭 유닛과 제2 확폭 유닛을 포함할 수 있고, 제1 확폭 유닛과 제2 확폭 유닛은 각각 서로 다른 구동 회로의 출력 모듈에 연결되며, 서로 다른 확폭 유닛이 수신하는 서로 다른 전달 신호를 구분하기 위하여, 제1 확폭 유닛이 수신하는 전달 신호를 제1 서브 전달 신호로 정의하고, 제2 확폭 신호가 수신하는 전달 신호를 제2 서브 전달 신호로 정의한다.

도 4는 예시적으로 제1 레벨 신호, 제1 서브 전달 신호, 제1 서브 확폭 신호, 제2 서브 전달 신호, 제2 서브 확폭 신호, 확폭 신호 및 제어 신호의 타임 시퀀스 도면을 도시하고 있고, 아래 도 4를 참조하여 제1 확폭 유닛과 제2 확폭 유닛의 작동 원리에 대하여 설명을 진행하도록 한다.

제1 확폭 유닛과 제2 확폭 유닛이 제1 레벨 신호를 수신하는 것을 유지하며; 제1 확폭 유닛은 제1 서브 전달 신호를 수신하는 t0 시각에 온되고 제1 레벨 신호를 출력하고, 제1 서브 전달 신호를 수신하지 못하는 t1 시각에 오프되고 제1 레벨 신호 출력을 정지하여, 제1 시간대 t01에 하이 레벨의 제1 서브 확폭 신호를 생성할 수 있으며; 제2 확폭 유닛은 제2 서브 전달 신호를 수신하는 t1 시각에 온되고 제1 레벨 신호를 출력하고, 제2 서브 전달 신호를 수신하지 못하는 t2 시각에 오프되고 제1 레벨 신호 출력을 정지하여, 제2 시간대 t12에 제2 서브 확폭 신호를 생성할 수 있으며; 여기에서, 제1 서브 전달 신호의 타임 시퀀스와 제1 서브 확폭 신호의 타임 시퀀스는 같을 수 있고, 마찬가지 이치로, 제2 서브 전달 신호의 타임 시퀀스와 제2 서브 확폭 신호의 타임 시퀀스도 같을 수 있으며, 제1 서브 전달 신호와 제2 서브 전달 신호의 타임 시퀀스를 제어하는 것을 통하여, 확폭 신호의 타임 시퀀스를 결정할 수 있고, 구체적으로, 제1 서브 전달 신호와 제2 서브 전달 신호는 전압 크기가 같고, 위상차가 90도인 하이 레벨 신호일 수 있고, 확폭 신호는 제1 서브 확폭 신호와 제2 서브 확폭 신호로 구성된다.

실시예 3

도 5에 도시된 바와 같이, 도 3에 대응되는 실시예 2에 기반하여, 본 출원의 실시예 3이 제공하는 디스플레이 패널의 구동 회로(1)에서, 제1 확폭 유닛(110)은 제1 전자 스위치(111)를 포함하고, 제2 확폭 유닛(120)은 제2 전자 스위치(121)를 포함하며, 제1 전자 스위치(111)의 소스 전극은 제2 전자 스위치(121)의 소스 전극과 연결되고, 제1 전자 스위치(111)의 드레인 전극은 각각 제2 전자 스위치(121)의 드레인 전극 및 제어 모듈(20)과 전기적으로 연결되며;

제1 전자 스위치(111)의 소스 전극은 제1 레벨 신호를 수신하고, 제1 전자 스위치(111)의 게이트 전극이 제1 서브 전달 신호를 수신하였을 때, 제1 전자 스위치(111)의 소스 전극은 제1 레벨 신호에 의하여 제1 서브 확폭 신호를 생성하고, 제1 서브 확폭 신호를 제어 모듈(20)로 송신하며;

제2 전자 스위치(121)의 소스 전극은 제1 레벨 신호를 수신하고, 제2 전자 스위치(121)의 게이트 전극이 제2 서브 전달 신호를 수신하였을 때, 제2 전자 스위치(121)의 소스 전극은 제1 레벨 신호에 의하여 제2 서브 확폭 신호를 생성하고, 제2 서브 확폭 신호를 제어 모듈(20)로 송신한다.

응용에서, 제1 전자 스위치와 제2 전자 스위치는 전자 스위치 기능을 구비한 임의의 장치 또는 회로일 수 있는 바, 예를 들면 트라이오드 또는 금속산화물 반도체 전계효과 트랜지스터(Metal Oxide Semiconductor Field Effect Transistor, MOSFET)이고, 구체적으로 박막 트랜지스터(Thin Film Transistor, TFT)일 수 있다.

아래 도 4의 타임 시퀀스 도면과 도 5의 구조도를 참조하여 제1 전자 스위치와 제2 전자 스위치의 작동 원리에 대하여 설명을 진행하도록 한다.

제1 전자 스위치의 소스 전극과 제2 전자 스위치의 소스 전극은 제1 레벨 신호를 수신하며; 제1 전자 스위치의 게이트 전극은 제1 서브 전달 신호를 수신하는 t0 시각에 온되어, 제1 전자 스위치의 드레인 전극이 제1 레벨 신호를 출력하게 하고, 제1 전자 스위치의 게이트 전극은 제1 서브 전달 신호를 수신하지 못하는 t1 시각에 오프되어, 제1 전자 스위치의 드레인 전극이 제1 레벨 신호 출력을 정지하게 하여, 제1 시간대 t01에 하이 레벨의 제1 서브 확폭 신호를 생성하며; 제2 전자 스위치의 게이트 전극은 제2 서브 전달 신호를 수신하는 t1 시각에 온되어, 제2 전자 스위치의 드레인 전극이 제1 레벨 신호를 출력하게 하고, 제2 전자 스위치의 게이트 전극은 제1 서브 전달 신호를 수신하지 못하는 t2 시각에 오프되어, 제2 전자 스위치의 드레인 전극이 제1 레벨 신호 출력을 정지하게 하여, 제2 시간대 t12에 하이 레벨의 제2 서브 확폭 신호를 생성한다.

응용에서, 제1 전자 스위치가 구성하는 제1 확폭 유닛과 제2 전자 스위치가 구성하는 제2 확폭 유닛은 구조가 간단하고 제어가 쉬우며, 출력이 안정적이고 원가가 낮은 장점을 갖고 있고, 구동 회로의 안정성을 향상시키고 디스플레이 패널의 생산 원가를 낮출 수 있다.

실시예 4

도 6에 도시된 바와 같이, 도 5에 대응되는 실시예 3에 기반하여, 본 출원의 실시예 4가 제공하는 디스플레이 패널의 구동 회로(1)에서, 제어 모듈(20)은 제3 전자 스위치(201)를 포함하고, 제3 전자 스위치(201)의 게이트 전극은 각각 제1 전자 스위치(111)의 드레인 전극 및 제2 전자 스위치(121)의 드레인 전극과 연결되며, 제3 전자 스위치(201)의 드레인 전극은 각각 부트스트랩 모듈(30) 및 출력 모듈(40)과 전기적으로 연결되며;

제3 전자 스위치(201)의 소스 전극은 제1 레벨 신호를 수신하고, 제3 전자 스위치(201)의 게이트 전극이 확폭 신호를 수신하였을 때, 제3 전자 스위치(201)의 드레인 전극은 제1 레벨 신호에 의하여 제어 신호를 생성하고, 제어 신호를 부트스트랩 모듈(30) 및 출력 모듈(40)로 송신한다.

응용에서, 제3 전자 스위치의 모델 선택은 상기 제1 전자 스위치 및 제2 전자 스위치의 모델 선택과 일치하며, 여기에서는 상세한 설명을 생략하도록 한다.

아래 도 4의 타임 시퀀스 도면을 참조하여 제3 전자 스위치의 작동 원리에 대하여 설명을 진행하도록 한다.

제3 전자 스위치의 소스 전극은 제1 레벨 신호를 수신하며; 제3 전자 스위치의 게이트 전극은 확폭 신호를 수신하는 t0 시각에 온되어, 제3 전자 스위치의 드레인 전극이 제1 레벨 신호를 출력하게 하고, 제3 전자 스위치의 게이트 전극은 제1 서브 전달 신호를 수신하지 못하는 t2 시각에 오프되어, 제3 전자 스위치의 드레인 전극이 제1 레벨 신호 출력을 정지하게 하여, 제1 시간대 t01와 제2 시간대 t12에 연속적으로 하이 레벨의 제어 신호를 생성한다.

응용에서, 제3 전자 스위치가 구성하는 제어 모듈은 구조가 간단하고 제어가 쉬우며, 출력이 안정적이고 원가가 낮은 장점을 갖고 있고, 동일한 장점을 갖고 있는 제1 확폭 유닛 및 제2 확폭 유닛과 배합하여, 나아가 구동 회로의 안정성을 향상시키고 디스플레이 패널의 생산 원가를 낮출 수 있다.

실시예 5

도 7에 도시된 바와 같이, 도 6에 대응되는 실시예 4에 기반하여, 본 출원의 실시예 5가 제공하는 디스플레이 패널의 구동 회로(1)에서, 출력 모듈(40)은 제1 출력 유닛(410)과 제2 출력 유닛(420)을 포함하며, 제1 출력 유닛(410)은 각각 제3 전자 스위치(201) 및 부트스트랩 모듈(30)과 전기적으로 연결되고, 제2 출력 유닛(420)은 각각 제3 전자 스위치(201) 및 부트스트랩 모듈(30)과 전기적으로 연결되며, 제1 출력 유닛(410)의 입력 포트는 제2 출력 유닛(420)의 입력 포트와 연결되어 출력 모듈(40)의 입력 포트(430)를 구성하며;

제1 출력 유닛(410)은 클럭 신호를 수신하고, 부트스트랩 신호를 수신하였을 때, 클럭 신호에 의하여 게이트 구동 신호를 생성하고, 게이트 구동 신호를 디스플레이 패널(2)의 서브 픽셀(210)로 송신하며;

제2 출력 유닛(420)은 클럭 신호를 수신하고, 부트스트랩 신호를 수신하였을 때, 클럭 신호에 의하여 제2 전달 신호를 생성하고, 제2 전달 신호를 송신하며;

제2 출력 유닛(420)은 또한 제1 서브 전달 신호를 수신하고, 제어 신호와 클럭 신호를 수신하였을 때, 클럭 신호를 드레인시킨다.

응용에서, 출력 모듈은 복수의 출력 유닛을 포함할 수 있고, 각 출력 유닛의 작동 원리는 전술한 실시예가 제공하는 출력 모듈의 작동 원리와 일치하며, 출력 유닛의 수량은 출력 모듈에 연결된 출력 대상의 수량에 의하여 결정할 수 있고, 각 출력 유닛은 하나의 출력 대상을 위하여 독립적인 신호를 제공한다.

도 8은 예시적으로 제1 서브 전달 신호, 제2 서브 전달 신호, 제어 신호, 부트스트랩 신호, 출력 모듈의 입력 포트의 전위, 클럭 신호, 게이트 구동 신호 및 제2 전달 신호의 타임 시퀀스 도면을 도시하고 있으며, 아래 도 8을 참조하여 제1 출력 유닛 및 제2 출력 유닛의 작동 원리에 대하여 설명을 진행하도록 한다.

제1 출력 유닛과 제2 출력 유닛은 클럭 신호를 수신하는 것을 유지하며; 제1 출력 유닛은 제어 신호를 수신하는 t0 시각으로부터 시작하여 충전을 시작하여 t2 시각까지 지속하여, 제1 출력 유닛의 입력 포트의 전위를 제1 고전위로 풀 업하여, 제1 시간대 t01에 제1 출력 유닛이 불안정한 게이트 구동 신호를 출력하며; t2 시각에, 제1 출력 유닛이 제어 신호(제어 신호는 하이 레벨로부터 로우 레벨로 전환됨)를 수신하지 못하고, 또한 제1 출력 유닛이 부트스트랩 신호를 수신할 때, 제1 출력 유닛의 입력 포트의 전위는 나아가 제2 고전위로 풀 업되어, 제1 출력 유닛이 충분하게 온되고 안정적인 게이트 구동 신호를 출력하기 시작하게 하며; 제1 출력 유닛은 부트스트랩 신호를 수신하지 못하는 t3 시각에 오프되고 클럭 신호 출력을 정지하여, 제3 시간대 t23에 안정적인 게이트 구동 신호 출력을 유지한다. 제2 출력 유닛과 제1 출력 유닛의 작동 원리가 일치하기 때문에, 여기에서는 상세한 설명을 생략하며, 차별점이라면 제2 출력 유닛은 t01 시간대에 클럭 신호에 대하여 드레인을 진행하고 제2 전달 신호를 출력하지 않을 수 있고, 제2 출력 유닛은 제3 시간대 t23에 안정적인 제2 전달 신호를 출력할 수 있다. 여기에서, 제1 출력 유닛의 입력 포트, 제2 출력 유닛의 입력 포트와 출력 모듈의 입력 포트의 전위가 같고, 출력 모듈의 입력 포트의 전위 크기는 제어 신호의 전압 크기와 부트스트랩 신호의 잔업 크기에 의하여 결정하며, 제어 신호의 전압 크기와 부트스트랩 신호의 전압 크기는 실제 수요에 의하여 설정을 진행할 수 있다.

실시예 6

도 9에 도시된 바와 같이, 도 7에 대응되는 실시예 5에 기반하여, 본 출원의 실시예 6이 제공하는 디스플레이 패널의 구동 회로(1)에서, 제1 출력 유닛(410)은 제4 전자 스위치(411)를 포함하고, 제2 출력 유닛(420)은 제5 전자 스위치(421) 및 제6 전자 스위치(422)를 포함하며;

제4 전자 스위치(411)의 게이트 전극은 제3 전자 스위치(201)의 드레인 전극과 연결되고, 제4 전자 스위치(411)의 드레인 전극은 디스플레이 패널(2)의 서브 픽셀(210)과 연결되며, 제4 전자 스위치(411)의 게이트 전극, 제4 전자 스위치(411)의 드레인 전극 및 제5 전자 스위치(421)의 게이트 전극은 각각 부트스트랩 모듈(30)과 전기적으로 연결되고, 제4 전자 스위치(411)의 게이트 전극은 제1 출력 유닛(410)의 입력 포트(412)를 구성하며;

제5 전자 스위치(421)의 게이트 전극은 제3 전자 스위치의 드레인 전극과 연결되고, 제5 전자 스위치(421)의 드레인 전극은 제6 전자 스위치(422)의 소스 전극과 연결되며, 제5 전자 스위치(421)의 게이트 전극은 제2 출력 유닛의 입력 포트(423)를 구성하며;

제4 전자 스위치(411)의 소스 전극은 클럭 신호를 수신하고, 제4 전자 스위치(411)의 게이트 전극이 부트스트랩 신호를 수신하였을 때, 제4 전자 스위치(411)의 드레인 전극은 클럭 신호에 의하여 게이트 구동 신호를 생성하고, 게이트 구동 신호를 디스플레이 패널(2)로 송신하며;

제5 전자 스위치(421)의 소스 전극은 클럭 신호를 수신하고, 제5 전자 스위치(421)의 게이트 전극이 부트스트랩 신호를 수신하였을 때, 제5 전자 스위치(421)의 드레인 전극은 클럭 신호에 의하여 제2 전달 신호를 생성하고, 제2 전달 신호를 송신하며;

제6 전자 스위치(422)의 게이트 전극은 제1 서브 전달 신호를 수신하고, 제5 전자 스위치(421)의 게이트 전극이 제어 신호를 수신하고 또한 제5 전자 스위치(421)의 소스 전극이 클럭 신호를 수신하였을 때, 제6 전자 스위치(422)의 드레인 전극은 제1 서브 전달 신호에 의하여 클럭 신호를 드레인시킨다.

응용에서, 제4 전자 스위치와 제5 전자 스위치의 모델 선택은 상기 제1 전자 스위치 및 제2 전자 스위치의 모델 선택과 일치하며, 여기에서는 상세한 설명을 생략하도록 한다.

아래 도 8의 타임 시퀀스 도면을 참조하여 제4 전자 스위치, 제5 전자 스위치와 제6 전자 스위치의 작동 원리에 대하여 설명을 진행하도록 한다.

제4 전자 스위치의 소스 전극과 제5 전자 스위치의 소스 전극은 클럭 신호를 수신하는 것을 유지하며; 제4 전자 스위치의 게이트 전극은 제어 신호를 수신하는 t0 시각으로부터 시작하여 충전을 시작하여 t2 시각까지 지속하여, 제4 전자 스위치의 게이트 전극을 제1 고전위로 풀 업하여, 제1 시간대 t01에 제4 전자 스위치의 드레인 전극이 불안정한 게이트 구동 신호를 출력하며; t2 시각에, 제4 전자 스위치의 게이트 전극이 제어 신호(제어 신호는 하이 레벨로부터 로우 레벨로 전환됨)를 수신하지 못하고, 또한 제4 전자 스위치의 게이트 전극이 부트스트랩 신호를 수신할 때, 제4 전자 스위치의 게이트 전극의 전위는 나아가 제2 고전위로 풀업 되어, 제4 전자 스위치가 충분하게 온되고 안정적인 게이트 구동 신호를 출력하기 시작하게 하며; 제4 전자 스위치의 게이트 전극은 부트스트랩 신호를 수신하지 못하는 t3 시각에 오프되고, 제4 전자 스위치의 드레인 전극이 클럭 신호 출력을 정지하여, 제4 전자 스위치의 드레인 전극이 제3 시간대 t23에 안정적인 게이트 구동 신호 출력을 유지한다. 제5 전자 스위치와 제4 전자 스위치의 작동 원리가 일치하기 때문에, 여기에서는 상세한 설명을 생략하며, 차별점이라면 제6 전자 스위치의 게이트 전극은 제1 시간대 t01에 제1 서브 전달 신호를 수신하여, 제6 전자 스위치 온되고 클럭 신호를 드레인시키게 하여, 제5 전자 스위치가 제1 시간대 t01에 제2 전달 신호를 출력하지 않게 하며, 그리고 제5 전자 스위치의 드레인 전극은 제3 시간대 t23에 안정적인 제2 전달 신호를 출력할 수 있다.

응용에서, 제4 전자 스위치가 구성하는 제1 출력 유닛, 제5 전자 스위치 및 제6 전자 스위치가 구성하는 제2 출력 모듈은 구조가 간단하고 제어가 쉬우며, 출력이 안정적이고 원가가 낮은 장점을 갖고 있고, 동일한 장점을 갖고 있는 제1 확폭 유닛, 제2 확폭 유닛 및 제어 모듈과 배합하여, 나아가 구동 회로의 안정성을 향상시키고 디스플레이 패널의 생산 원가를 낮출 수 있다.

실시예 7

도 10에 도시된 바와 같이, 도 9에 대응되는 실시예 6에 기반하여, 본 출원의 실시예 3이 제공하는 디스플레이 패널의 구동 회로(1)에서, 부트스트랩 모듈(30)은 제1 커패시터(301)를 포함하고, 제1 커패시터(301)의 제1단은 각각 제3 전자 스위치(201)의 드레인 전극, 제4 전자 스위치(411)의 게이트 전극 및 제5 전자 스위치(421)의 게이트 전극과 연결되며, 제1 커패시터(301)의 제2단은 각각 제4 전자 스위치(411)의 드레인 전극 및 디스플레이 패널과 전기적으로 연결되며;

제1 커패시터(301)의 제1단은 제어 신호를 수신하고, 제어 신호가 하이 레벨일 때 제1 커패시터(301)에 대하여 충전을 진행하며;

제1 커패시터(301)의 제1단은 또한 제어 신호가 로우 레벨로 전환될 때, 부트스트랩 신호를 제4 전자 스위치(411)의 게이트 전극 및 제5 전자 스위치(421)의 게이트 전극으로 송신하여, 제4 전자 스위치(411)의 게이트 전극과 제5 전자 스위치(421)의 게이트 전극을 제2 고전위로 풀 업한다.

응용에서, 제1 커패시터의 커패시턴스에 의하여 제1 커패시터가 누적할 수 있는 최대 전하량을 결정할 수 있고, 제1 커패시터의 커패시턴스가 클 수록 제2 고전위와 제1 고전위의 전위차가 더욱 크고, 여기에서, 제1 커패시터의 커패시턴스는 실제 수요에 의하여 설정할 수 있고, 제2 고전위가 미리 설정된 전위보다 크거나 같다.

아래 도 8의 타임 시퀀스 도면을 참조하여 제1 커패시터의 작동 원리에 대하여 설명을 진행하도록 한다.

제1 커패시터의 제1단은 하이 레벨의 제어 신호를 수신하는 t0 시각부터 충전을 시작하여, 제1 커패시터가 전하를 누적하게 하고, 충전은 제어 신호가 하이 레벨로부터 로우 레벨로 전환되는 t2 시각까지 지속되며, t2 시각에, 제1 커패시터의 제1단이 제1 시간대 t01과 제2 시간대 t12에 누적한 전하를 방출하는 바, 즉 부트스트랩 신호를 제4 전자 스위치의 게이트 전극과 제5 전자 스위치의 게이트 전극으로 송신하여, 제4 전자 스위치의 게이트 전극과 제5 전자 스위치의 게이트 전극을 제2 고전위로 풀 업한다.

응용에서, 커패시터를 선택하여 부트스트랩 모듈의 에너지 저장 소자로 하여 빠르고 안정적인 순환 충방전을 진행할 수 있고, 구동 회로의 충전 효율과 충전 속도를 확보함과 아울러, 구동 회로의 내구성과 신뢰성을 향상시킬 수 있다.

실시예 8

도 11에 도시된 바와 같이, 도 10에 대응되는 실시예 7에 기반하여, 본 출원의 실시예 8이 제공하는 디스플레이 패널의 구동 회로(1)에서, 구동 회로는 리셋 모듈(50)을 더 포함하고, 리셋 모듈(50)은 각각 제어 모듈(20), 부트스트랩 모듈(30) 및 출력 모듈(40)과 전기적으로 연결되며;

리셋 모듈(50)은 제어 신호를 수신하고, 제3 전달 신호를 수신하였을 때, 제어 신호를 접지단으로 송신하며;

리셋 모듈(50)은 제7 전자 스위치(501)를 포함하고, 제7 전자 스위치(501)의 소스 전극은 각각 제3 전자 스위치(201)의 드레인 전극, 제4 전자 스위치(411)의 게이트 전극, 제5 전자 스위치(421)의 게이트 전극 및 제1 커패시터의 제1단과 연결되며;

제7 전자 스위치(501)의 소스 전극은 제어 신호를 수신하고, 제7 전자 스위치(501)의 게이트 전극이 제3 전달 신호를 수신하였을 때, 제7 전자 스위치(501)의 드레인 전극은 제어 신호를 접지단으로 송신한다.

응용에서, 제3 전달 신호는 출력 모듈이 게이트 구동 신호와 제2 전달 신호를 송신한 후의 임의의 시각에 리셋 모듈로 송신될 수 있고, 구체적인 송신 시각은 게이트 구동 신호 또는 제2 전달 신호가 로우 레벨로 전환되는 때일 수 있고, 또한 게이트 구동 신호 또는 제2 전달 신호가 로우 레벨로 전환된 후의 클럭 신호의 1/6 주기 위치일 수 있으며, 리셋 모듈은 제3 전달 신호를 수신하였을 때 제어 신호를 접지단으로 송신하여, 제어 모듈이 제1 시간대와 제2 시간대 외의 시간에 계속하여 제어 신호를 출력하는 것을 방지하고, 또한 구동 회로에 잔류하는 제어 신호를 도출하여 출력 모듈의 입력 포트의 전위가 0이 되도록 하여, 제어 모듈이 제어 신호를 출력하는 안정성 및 구동 회로 작동의 안정성을 향상시킬 수 있다.

일 실시예에서, 리셋 모듈은 또한 부트스트랩 신호를 수신하고, 제3 전달 신호를 수신하였을 때, 부트스트랩 신호를 접지단으로 송신한다.

응용에서, 제3 전달 신호는 또한 부트스트랩 모듈이 부트스트랩 신호를 송신한 후의 임의의 시각에 리셋 모듈로 송신될 수 있고, 구체적인 송신 시각은 부트스트랩 신호가 로우 레벨로 전환되는 때일 수 있고, 또한 부트스트랩 신호가 로우 레벨로 전환된 후의 클럭 신호의 1/6 주기 위치일 수 있으며, 리셋 모듈은 제3 전달 신호를 수신하였을 때 제어 신호를 접지단으로 송신하여, 부트스트랩 모듈이 제3 시간대 외의 시간에 계속하여 부트스트랩 신호를 출력하는 것을 방지하고, 또한 구동 회로에 잔류하는 부트스트랩 신호를 도출하여 출력 모듈의 입력 포트의 전위가 0이 되도록 하여, 부트스트랩 모듈이 부트스트랩 신호를 출력하는 안정성 및 구동 회로 작동의 안정성을 향상시킬 수 있다.

응용에서, 제7 전자 스위치의 모델 선택은 상기 제1 전자 스위치 및 제2 전자 스위치의 모델 선택과 일치하며, 여기에서는 상세한 설명을 생략하도록 한다.

도 12는 예시적으로 제3 전달 신호가 부트스트랩 신호가 로우 레벨로 전환될 때 리셋 모듈로 송신하는 제어 신호, 부트스트랩 신호, 출력 모듈의 입력 포트의 전위 및 제3 전달 신호의 타임 시퀀스 도면을 도시하였다.

아래 도 12를 참조하여 제7 전자 스위치의 작동 원리에 대하여 설명을 진행하도록 한다.

제7 전자 스위치의 소스 전극이 제어 신호와 부트스트랩 신호를 수신하는 것을 유지하며; 제7 전자 스위치의 게이트 전극은 제3 전달 신호를 수신하는 t3 시각에 온되고 부트스트랩 신호를 접지단으로 송신할 수 있고, 제3 전달 신호를 수신하지 못하는 t4 시각에 오프되고 부트스트랩 신호를 접지단으로 송신하는 것을 정지하여, 제4 시간대 t34에 부트스트랩 신호를 접지단으로 송신하여, 출력 모듈의 입력 포트의 전위를 0이 되게 할 수 있다. 여기에서, 제3 전달 신호의 기간은 실제 수요에 의하여 설정을 진행할 수 있다.

실시예 9

도 13에 도시된 바와 같이, 도 11에 대응되는 실시예 8에 기반하여, 본 출원의 실시예 8이 제공하는 디스플레이 패널의 구동 회로(1)에서, 구동 회로는 마감 모듈(60)을 더 포함하고, 마감 모듈(60)은 출력 모듈(40)과 전기적으로 연결되며;

마감 모듈(60)은 게이트 구동 신호를 수신하고, 마감 신호를 수신하였을 때, 게이트 구동 신호를 접지단으로 송신하며;

마감 모듈(60)은 제8 전자 스위치(601)를 포함하며;

제8 전자 스위치(601)의 소스 전극은 각각 제4 전자 스위치(411)의 드레인 전극 및 제1 커패시터(301)의 제2단과 연결되며;

제8 전자 스위치(601)의 소스 전극은 게이트 구동 신호를 수신하고, 제8 전자 스위치(601)의 게이트 전극이 마감 신호를 수신하였을 때, 제8 전자 스위치(601)의 드레인 전극은 게이트 구동 신호를 접지단으로 송신한다.

응용에서, 제8 전자 스위치의 모델 선택은 상기 제1 전자 스위치 및 제2 전자 스위치의 모델 선택과 일치하며, 여기에서는 상세한 설명을 생략하도록 한다.

응용에서, 마감 신호는 제어 신호의 인버팅 신호일 수 있고, 마감 신호는 구동 회로의 제어 신호를 인버터에 입력하여 획득할 수 있으며, 인버터의 유형은 TTL(Transistor-Transistor Logic, 트랜지스터-트랜지스터 논리 레벨) NOT 게이트, CMOS(Complementary Metal Oxide Semiconductor, 상보형 금속산화 반도체) 인버터일 수 있다. 마감 신호는 출력 모듈이 충전을 진행하지 않는 시간대에 제2 출력 유닛을 접지시켜, 여분 또는 잔류의 게이트 구동 신호를 디스플레이 패널로 송신하는 것을 방지하여, 게이트 구동 신호 출력의 안정성을 향상시키고, 나아가 디스플레이 패널의 디스플레이 효과를 향상시킨다.

본 출원의 실시예가 제공하는 디스플레이 패널의 구동 회로는 확폭 모듈, 제어 모듈, 부트스트랩 모듈과 출력 모듈을 포함하고, 제어 모듈은 각각 확폭 모듈, 부트스트랩 모듈 및 출력 모듈과 전기적으로 연결되며, 부트스트랩 모듈은 출력 모듈과 전기적으로 연결되고, 확폭 모듈을 통하여 생성하는 확폭 신호는 부트스트랩 모듈이 충분한 시간을 갖고 충전을 진행하게 하여, 출력 모듈이 부트스트랩 신호를 수신할 때 미리 설정된 전위에 도달하거나 초과하게 하여, 게이트 구동 신호를 출력할 때 전압이 불안정한 것을 방지하고 또한 게이트 구동 신호가 사전에 출력을 정지하는 현상을 방지하여, 게이트 구동 신호를 출력하는 안정성을 향상시키고, 나아가 디스플레이 패널의 재생률과 해상도를 향상시킴과 아울러, 디스플레이 패널의 디스플레이 밝기와 디스플레이 효과의 안정성을 향상시킨다.

실시예 10

도 14에 도시된 바와 같이, 본 출원의 실시예 10이 제공하는 디스플레이 패널의 구동 장치는, 2a 개 클럭 신호 발생기와 n 개 상기 제1 내지 제10 실시예가 제공하는 구동 회로를 포함하며;

제j번째 클럭 신호 발생기와 제j+2ka번째 구동 회로의 출력 모듈이 연결되고, 제i+2a번째 구동 회로(1001)의 제1 확폭 유닛과 제i번째 구동 회로(1002)의 제2 출력 유닛이 연결되며, 제i+2a번째 구동 회로(1001)의 제2 출력 유닛과 제i번째 구동 회로(1002)의 제2 출력 유닛이 연결되고, 제i+2a번째 구동 회로(1001)의 제2 확폭 유닛과 제i+a번째 구동 회로(1003)의 제2 출력 유닛이 연결되며;

제j번째 클럭 신호 발생기는 하나의 클럭 신호를 생성하고, j+2ka번째 구동 회로의 출력 모듈로 송신하며, 제j번째 클럭 신호 발생기가 생성하는 클럭 신호와 제j+1번째 클럭 신호 발생기가 생성하는 클럭 신호의 위상차는 π/2a이며;

제i+2a번째 구동 회로(1001)의 제1 확폭 유닛은 제i번째 구동 회로(1002)의 제2 출력 유닛이 송신하는 제1 서브 전달 신호를 수신하였을 때, 제1 서브 확폭 신호를 제어 모듈로 송신하며;

제i+2a번째 구동 회로(1001)의 제2 확폭 유닛은 제i+a번째 구동 회로(1003)의 제2 출력 유닛이 송신하는 제2 서브 전달 신호를 수신하였을 때, 제2 서브 확폭 신호를 제어 모듈로 송신하며;

여기에서, a는 1보다 크거나 같은 정수이고, n은 2a보다 큰 정수이며; i∈[1, n-2a], j=1,2,…,2a, k=0,1,2,...,n/2a, j+2ka는 n보다 작거나 같다.

도 14는 예시적으로 제i번째 구동 회로가 제1개 클럭 신호 발생기가 송신하는 클럭 신호를 수신하였을 때의 구조도를 도시하고, 제i+2a번째 구동 회로(1001)의 제1 서브 전달 신호, 제2 서브 전달 신호 및 제3 전달 신호의 입출력 시스템을 도시한다.

응용에서, 구동 장치는 n 개 캐스케이드된(cascaded) 구동 회로를 포함하고, 각 구동 회로의 제1 출력 유닛은 디스플레이 패널의 서브 픽셀과 연결되며; 구동 회로의 수량은 디스플레이 패널의 서브 픽셀 행 수에 의하여 결정하는 바, 예를 들면, 구동 회로의 수량은 디스플레이 패널의 서브 픽셀의 행 수일 수 있고, 또한 디스플레이 패널의 서브 픽셀 행수에 2a를 더한 것일 수 있다.

응용에서, 게이트 구동 신호는 제1번째 구동 회로 내지 제n번째 구동 회로의 순서에 의하여 순차적으로 디스플레이 패널의 제1행 서브 픽셀 내지 제n행 서브 픽셀로 송신할 수 있고, 전 회에 송신한 게이트 구동 신호와 다음 회 송신하는 게이트 구동 신호의 시간 간격은 π/2a이다. 여기에서, 상기 게이트 구동 신호의 시간 간격은 클럭 신호 발생기의 수량에 의하여 결정하고, 디스플레이 패널의 실제 성능에 의하여 클럭 신호 발생기의 수량을 결정할 수 있으며; TCON 또는 SOC는 구동 장치를 통하여 게이트 구동 신호를 출력하여야 할 때, 어느 한 구동 회로의 제어 모듈로 확폭 신호 파형과 일치한 하이 레벨 신호를 송신하여, 구동 장치를 활성화시켜 작동을 개시할 수 있다.

아래, 각각 a=3, n=7 및 a=1, n=4인 것을 예로 들어 구동 장치 중 구동 회로 사이의 연결 관계에 대하여 예시적 설명을 진행하도록 한다.

a=3, n=7일 때, 구동 장치는 6 개 클럭 신호 발생기와 7 개 구동 회로를 포함하고, 제1번째 클럭 신호 발생기 내지 제6번째 클럭 신호 발생기는 각각 제1번째 구동 회로의 제1 출력 유닛 내지 제6번째 구동 회로의 제1 출력 유닛과 일일이 대응되게 연결되고, 제1번째 클럭 신호 발생기는 또한 제7번째 구동 회로와 연결되며; 제1(i)번째 구동 회로의 제2 출력 유닛은 각각 제4(i+a)번째 구동 회로의 제2 확폭 유닛, 제7(i+2a)번째 구동 회로의 제1 확폭 유닛, 제7(i+2a)번째 구동 회로의 제2 출력 유닛과 연결되고 제2 전달 신호를 송신하며; 제2번째 구동 회로의 제2 출력 유닛은 각각 제5번째 구동 회로의 제2 확폭 유닛, 제1번째 구동 회로의 제1 확폭 유닛, 제1번째 구동 회로의 제2 출력 유닛과 연결되고 제2 전달 신호를 송신하며; 제3번째 구동 회로의 제2 출력 유닛은 각각 제6번째 구동 회로의 제2 확폭 유닛, 제2번째 구동 회로의 제1 확폭 유닛, 제2번째 구동 회로의 제2 출력 유닛과 연결되고 제2 전달 신호를 송신하며; 제4번째 구동 회로의 제2 출력 유닛은 각각 제7번째 구동 회로의 제2 확폭 유닛, 제3번째 구동 회로의 제1 확폭 유닛, 제3번째 구동 회로의 제2 출력 유닛과 연결되고 제2 전달 신호를 송신하며; 제5번째 구동 회로의 제2 출력 유닛은 각각 제1번째 구동 회로의 제2 확폭 유닛, 제4번째 구동 회로의 제1 확폭 유닛, 제4번째 구동 회로의 제2 출력 유닛과 연결되고 제2 전달 신호를 송신하며; 제6번째 구동 회로의 제2 출력 유닛은 각각 제2번째 구동 회로의 제2 확폭 유닛, 제5번째 구동 회로의 제1 확폭 유닛, 제5번째 구동 회로의 제2 출력 유닛과 연결되고 제2 전달 신호를 송신하며; 제7번째 구동 회로의 제2 출력 유닛은 각각 제3번째 구동 회로의 제2 확폭 유닛, 제6번째 구동 회로의 제1 확폭 유닛, 제6번째 구동 회로의 제2 출력 유닛과 연결되고 제2 전달 신호를 송신한다.

a=1, n=4일 때, 구동 장치는 2 개 클럭 신호 발생기와 4 개 구동 회로를 포함하고, 제1번째 클럭 신호 발생기는 각각 제1번째 구동 회로의 제1 출력 유닛과 제3번째 구동 회로의 제1 출력 유닛과 연결되고, 제2번째 클럭 신호 발생기는 각각 제2번째 구동 회로의 제1 출력 유닛 및 제4번째 구동 회로의 제1 출력 유닛과 연결되며; 제1(i)번째 구동 회로의 제2 출력 유닛은 각각 제2(i+a)번째 구동 회로의 제2 확폭 유닛, 제3(i+2a)번째 구동 회로의 제1 확폭 유닛, 제3(i+2a)번째 구동 회로의 제2 출력 유닛과 연결되고 제2 전달 신호를 송신하며; 제2번째 구동 회로의 제2 출력 유닛은 각각 제3번째 구동 회로의 제2 확폭 유닛, 제4번째 구동 회로의 제1 확폭 유닛, 제4번째 구동 회로의 제2 출력 유닛과 연결되고 제2 전달 신호를 송신하며; 제3번째 구동 회로의 제2 출력 유닛은 각각 제4번째 구동 회로의 제2 확폭 유닛, 제1번째 구동 회로의 제1 확폭 유닛, 제1번째 구동 회로의 제2 출력 유닛과 연결되고 제2 전달 신호를 송신하며; 제4번째 구동 회로의 제2 출력 유닛은 각각 제1번째 구동 회로의 제2 확폭 유닛, 제2번째 구동 회로의 제1 확폭 유닛, 제2번째 구동 회로의 제2 출력 유닛과 연결되고 제2 전달 신호를 송신한다.

응용에서, 각 구동 회로가 생성하는 제2 전달 신호와 안정적인 게이트 구동 신호의 파형이 같으며; 각 구동 회로의 제1 서브 전달 신호와 제2 서브 전달 신호는 구동 장치의 나머지 구동 회로가 송신하는 제2 전달 신호에 의하여 획득할 수 있는 바, 구체적으로, 제i번째 구동 회로의 제2 출력 유닛은 제i+2a번째 구동 회로의 제1 확폭 유닛 및 제2 출력 유닛과 연결되고, 제2 전달 신호를 제i+2a번째 구동 회로의 제1 확폭 유닛 및 제2 출력 유닛으로 송신하여, 제i+2a번째 구동 회로의 제1 확폭 유닛 및 제2 출력 유닛의 제1 서브 전달 신호로 할 수 있으며; 제i+a번째 구동 회로의 제2 출력 유닛은 제i+2a번째 구동 회로의 제2 확폭 유닛과 연결되고, 제2 전달 신호를 제i+2a번째 구동 회로의 제2 출력 유닛으로 송신하여, 제i+2a번째 구동 회로의 제2 출력 유닛의 제2 서브 전달 신호로 할 수 있다.

응용에서, 제j번째 클럭 신호 발생기가 생성하는 클럭 신호와 제j+1번째 클럭 신호 발생기가 생성하는 클럭 신호의 위상차가 π/2a이고, 제j번째 클럭 신호 발생기가 생성하는 클럭 신호를 제j+2ka번째 구동 회로의 출력 모듈로 송신하기 때문에, 제i번째 구동 회로가 생성하는 안정적인 게이트 구동 신호(제2 전달 신호)와 제i+1번째 구동 회로가 생성하는 안정적인 게이트 구동 신호(제2 전달 신호)의 위상차도 π/2a이고, 상기 제i+2a번째 구동 회로가 수신하는 제1 서브 전달 신호와 제i+2a번째 구동 회로가 생성하는 게이트 구동 신호의 위상차가 π/2a이며, 상기 제i+2a번째 구동 회로가 수신하는 제2 서브 전달 신호와 제i+2a번째 구동 회로가 생성하는 게이트 구동 신호의 위상차가 π이다. 제1 서브 전달 신호와 제2 서브 전달 신호에 의하여 생성하는 부트스트랩 신호는 부트스트랩 모듈로 하여금 충분한 시간을 갖고 충전을 진행하게 하는 작동 원리는 전술한 제1 실시예 내지 제8 실시예가 제공하는 작동 원리를 참조할 수 있으며, 여기에서는 상세한 설명을 생략하도록 한다.

도 15는 예시적으로 a=3일 때, 첫1째 클럭 신호 발생기가 생성하는 제1번째 클럭 신호 내지 제7번째 클럭 신호가 생성하는 제7번째 클럭 신호의 타임 시퀀스 도면을 도시하고 있다.

도 16은 예시적으로 제i+2a번째 구동 회로의 제1 레벨 신호, 제1 서브 전달 신호, 제1 서브 확폭 신호, 제2 서브 전달 신호, 제2 서브 확폭 신호, 확폭 신호, 제어 신호, 부트스트랩 신호, 출력 모듈의 입력 포트의 전위, 클럭 신호, 게이트 구동 신호 및 제2 전달 신호의 타임 시퀀스 도면을 도시하고 있다.

일 실시예에서, 제j번째 클럭 신호 발생기와 제j+2ka번째 구동 회로의 출력 모듈이 연결되고, 제i+2a번째 구동 회로의 제1 확폭 유닛과 제i+1번째 구동 회로의 제2 출력 유닛이 연결되며, 제i+2번째 구동 회로의 제2 확폭 유닛과 제i+a-1번째 구동 회로의 제2 출력 유닛이 연결되며;

제i+2a번째 구동 회로의 제1 확폭 유닛은 제i번째 구동 회로의 제2 출력 유닛이 송신하는 제1 서브 전달 신호를 수신하였을 때, 제1 서브 확폭 신호를 제어 모듈로 송신하며;

제i+2a번째 구동 회로의 제2 확폭 유닛은 제i+a번째 구동 회로의 제2 출력 유닛이 송신하는 제2 서브 전달 신호를 수신하였을 때, 제2 서브 확폭 신호를 제어 모듈로 송신하며;

도 17은 예시적으로 제i+2a번째 구동 회로의 제1 확폭 유닛이 제i+1번째 구동 회로의 제2 출력 유닛이 송신하는 제1 서브 전달 신호를 수신하고, 제i+2a번째 구동 회로의 제2 확폭 유닛이 제i+a-1번째 구동 회로의 제2 출력 유닛이 송신하는 제2 서브 전달 신호를 수신할 때, 제1 레벨 신호, 제1 서브 전달 신호, 제1 서브 확폭 신호, 제2 서브 전달 신호, 제2 서브 확폭 신호, 확폭 신호, 제어 신호, 부트스트랩 신호, 출력 모듈의 입력 포트의 전위, 클럭 신호, 게이트 구동 신호 및 제2 전달 신호의 타임 시퀀스 도면을 도시하고 있다.

응용에서, 제1 서브 확폭 신호를 전송하는 제1 전자 스위치와 제2 서브 확폭 신호를 전송하는 제2 전자 스위치의 하드웨어 제한으로 인하여, 제1 서브 확폭 신호와 제2 서브 확폭 신호의 전송은 지연될 수 있어, 구성된 확폭 신호도 지연될 수 있기 때문에, 제어 신호가 t2 시각 후 여전히 출력을 유지하는 리스크가 존재하여, 출력 모듈의 입력 포트의 전위가 제3 시간대 t23에 제때에 제2 고전위로 풀 업할 수 없어, 제3 시간대 t23에 출력한 게이트 구동 신호의 안정성과 기간에 영향을 미칠 수 있다.

응용에서, 제어 신호가 t2 시각 후 여전히 출력을 유지하는 것을 방지하기 위하여, 제어 신호의 기간이 출력 모듈의 입력 포트의 전위가 제2 고전위에 도달하게 하는 것을 만족시킬 수 있는 전제 하에서, 제i+2a번째 구동 회로의 제1 확폭 유닛과 제2 확폭 유닛의 연결 관계를 조정할 수 있는 바, 구체적으로, 제i+2a번째 구동 회로의 제1 확폭 유닛과 제i+1번째 구동 회로의 제2 출력 유닛을 연결하고, 제i+2번째 구동 회로의 제2 확폭 유닛과 제i+1-1번째 구동 회로의 제2 출력 유닛을 연결하여, 확폭 신호의 기간을 단축하고, π/a의 시간을 유보하여 확폭 신호가 t2 시각 후 여전히 출력을 유지하는 것을 방지할 수 있다.

응용에서, 구동 회로에 대하여 캐스케이드 배치를 진행하고 클럭 신호 발생기를 배합하여 구성한 구동 장치를 통하여, 사용하는 입력 신호가 적고 구조가 간단하며, 구동 장치가 안정적으로 순환 작동하게 하고 지속적으로 다중 타임 시퀀스의 게이트 구동 신호를 출력하며, 간섭 저항 성능이 강하고 원가가 저렴하며, 출력이 안정적인 장점을 갖는다.

실시예 11

도 14에 도시된 바와 같이, 본 출원의 실시예 11에서 제공하는 구동 장치에서, 제i+2a번째 구동 회로(1001)의 리셋 모듈은 제i+3a+1번째 구동 회로(1004)의 제2 출력 유닛과 연결되며;

제i+2a번째 구동 회로(1001)의 리셋 모듈은 제i+3a+1번째 구동 회로(1004)의 제2 출력 유닛이 송신하는 제3 전달 신호를 수신하였을 때, 제어 신호를 접지단으로 송신한다.

응용에서, 제i+2a번째 구동 회로의 리셋 모듈은 제i+3a+1번째 구동 회로의 제2 출력 유닛과 연결되고, 제i+3a+1번째 구동 회로의 제2 출력 유닛이 송신하는 제2 전달 신호를 수신하여, 제i+2a번째 구동 회로의 리셋 모듈의 제3 전달 신호로 할 수 있어, 나아가 각 구동 회로의 제2 출력 유닛이 송신하는 제2 전달 신호에 대하여 멀티플렉싱을 진행하여, 신호 이용율과 구동 장치의 집적도를 향상시킬 수 있다.

설명하여야 할 바로는, 제n-a번째 구동 회로의 리셋 모듈 내지 제n번째 구동 회로의 리셋 모듈은 대응되는 출력 모듈을 구비하여 제3 전달 신호를 제공하지 못하고, 제n-a번째 구동 회로의 리셋 모듈 내지 제n번째 구동 회로의 리셋 모듈은 TCON 또는 SOC와 연결되어, 제3 전달 신호를 획득할 수 있다.

응용에서, 제i+2a번째 구동 회로의 리셋 모듈은 제i+3a번째 구동 회로의 제2 출력 유닛 및 제i+3a번째 구동 회로의 제2 출력 유닛 후의 어느 한 구동 회로의 제2 출력 유닛과 연결될 수 있고, 리셋의 속도에 의하여 연결 관계를 결정할 수 있는 바, 구체적으로, 제i+2a번째 구동 회로의 리셋 모듈이 제i+3a번째 구동 회로의 제2 출력 유닛과 연결될 수 있으면, 제3 전달 신호와 제어 신호의 위상차는 π/2이고, 또는 제i+3a+1번째 구동 회로의 제2 출력 유닛과 연결될 수 있으면, 제3 전달 신호와 제어 신호의 위상차는 π/2+π/a이며, 또는 제i+3a+2번째 구동 회로의 제2 출력 유닛과 연결될 수 있으면, 제3 전달 신호와 제어 신호의 위상차는 π/2+2π/a이고, 본 출원의 실시예는 제i+2a번째 구동 회로의 리셋 모듈이 구체적으로 연결되는 구동 회로에 대하여 아무런 제한도 하지 않는다.

도 18은 예시적으로 제i+2a번째 구동 회로의 리셋 모듈과 제i+3a+1번째 구동 회로의 제2 출력 유닛이 연결되고, 제i+2a번째 구동 회로의 제어 신호, 부트스트랩 신호, 출력 모듈의 입력 포트의 전위와 제3 전달 신호의 타임 시퀀스 도면을 도시하고 있다.

이상에서는 본 발명을 선택가능한 실시예에 대해서 도시하고 설명하였다. 당업계의 기술인원들로 놓고 말하면 본 발명은 여러 가지 개변과 변화를 가질 수 있다. 본 출원의 기본사상과 원칙 범위 내에서 이루어지는 수정, 등가 대체, 개선 등은 모두 본 출원의 청구범위에 속한다 하여야 할 것이다.

Claims

디스플레이 패널의 구동 회로에 있어서,
제어 모듈과 부트스트랩 모듈을 포함하고, 상기 구동 회로는 확폭 모듈과 출력 모듈을 더 포함하며, 상기 제어 모듈은 각각 상기 확폭 모듈, 상기 부트스트랩 모듈 및 상기 출력 모듈과 전기적으로 연결되고, 상기 부트스트랩 모듈과 상기 출력 모듈이 전기적으로 연결되며;
상기 확폭 모듈은 제1 레벨 신호를 수신하고, 제1 전달 신호를 수신하였을 때, 상기 제1 레벨 신호에 의하여 확폭 신호를 생성하고, 상기 확폭 신호를 제어 모듈로 송신하며; 상기 제1 전달 신호는 타임 시퀀스가 다른 적어도 두 개의 서브 전달 신호를 포함하고, 상기 확폭 신호의 기간은 상기 제1 전달 신호의 기간에 의하여 결정하며;
상기 제어 모듈은 상기 제1 레벨 신호를 수신하고, 상기 확폭 신호를 수신하였을 때, 제1 레벨 신호에 의하여 제어 신호를 생성하고, 상기 제어 신호를 상기 출력 모듈과 상기 부트스트랩 모듈로 송신하며;
상기 부트스트랩 모듈은 상기 제어 신호를 수신하고, 상기 제어 신호가 로우 레벨로 전환될 때, 부트스트랩 신호를 상기 출력 모듈로 송신하며;
상기 출력 모듈은 또한 클럭 신호를 수신하고, 상기 부트스트랩 신호를 수신하였을 때, 상기 클럭 신호에 의하여 게이트 구동 신호와 제2 전달 신호를 생성하고, 상기 게이트 구동 신호를 상기 디스플레이 패널의 서브 픽셀로 송신하고 또한 상기 제2 전달 신호를 송신하는 것을 특징으로 하는 디스플레이 패널의 구동 회로.
제1항에 있어서,
상기 확폭 모듈은 제1 확폭 유닛과 제2 확폭 유닛을 포함하며, 상기 제1 확폭 유닛과 상기 제2 확폭 유닛은 각각 상기 제어 모듈과 전기적으로 연결되고, 상기 제1 전달 신호는 제1 서브 전달 신호와 제2 서브 전달 신호를 포함하며;
상기 제1 확폭 유닛은 상기 제1 레벨 신호를 수신하고, 상기 제1 서브 전달 신호를 수신하였을 때, 상기 제1 레벨 신호에 의하여 제1 서브 확폭 신호를 생성하고, 상기 제1 서브 확폭 신호를 상기 제어 모듈로 송신하며;
상기 제2 확폭 유닛은 상기 제1 레벨 신호를 수신하고, 상기 제2 서브 전달 신호를 수신하였을 때, 상기 제1 레벨 신호에 의하여 제2 서브 확폭 신호를 생성하고, 상기 제2 서브 확폭 신호를 상기 제어 모듈로 송신하며;
상기 확폭 신호는 상기 제1 서브 확폭 신호와 상기 제2 서브 확폭 신호를 포함하는 것을 특징으로 하는 디스플레이 패널의 구동 회로.
제2항에 있어서,
상기 제1 확폭 유닛은 제1 전자 스위치를 포함하고, 상기 제2 확폭 유닛은 제2 전자 스위치를 포함하며, 상기 제1 전자 스위치의 소스 전극은 상기 제2 전자 스위치의 소스 전극과 연결되고, 상기 제1 전자 스위치의 드레인 전극은 각각 상기 제2 전자 스위치의 드레인 전극 및 상기 제어 모듈과 전기적으로 연결되는 것을 특징으로 하는 디스플레이 패널의 구동 회로.
제3항에 있어서,
상기 제1 전자 스위치의 소스 전극은 상기 제1 레벨 신호를 수신하고, 상기 제1 전자 스위치의 게이트 전극이 상기 제1 서브 전달 신호를 수신하였을 때, 상기 제1 전자 스위치의 소스 전극은 상기 제1 레벨 신호에 의하여 제1 서브 확폭 신호를 생성하고, 상기 제1 서브 확폭 신호를 상기 제어 모듈로 송신하며;
상기 제2 전자 스위치의 소스 전극은 상기 제1 레벨 신호를 수신하고, 상기 제2 전자 스위치의 게이트 전극이 상기 제2 서브 전달 신호를 수신하였을 때, 상기 제2 전자 스위치의 소스 전극은 상기 제1 레벨 신호에 의하여 제2 서브 확폭 신호를 생성하고, 상기 제2 서브 확폭 신호를 상기 제어 모듈로 송신하는 것을 특징으로 하는 디스플레이 패널의 구동 회로.
제1항에 있어서,
상기 제어 모듈은 제3 전자 스위치를 포함하고, 상기 제3 전자 스위치의 게이트 전극은 각각 제1 전자 스위치의 드레인 전극 및 제2 전자 스위치의 드레인 전극과 연결되며, 상기 제3 전자 스위치의 드레인 전극은 각각 상기 부트스트랩 모듈 및 상기 출력 모듈과 전기적으로 연결되며;
상기 제3 전자 스위치의 소스 전극은 상기 제1 레벨 신호를 수신하고, 상기 제3 전자 스위치의 게이트 전극이 상기 확폭 신호를 수신하였을 때, 상기 제3 전자 스위치의 드레인 전극은 상기 제1 레벨 신호에 의하여 제어 신호를 생성하고, 상기 제어 신호를 상기 부트스트랩 모듈 및 상기 출력 모듈로 송신하는 것을 특징으로 하는 디스플레이 패널의 구동 회로.
제1항에 있어서,
상기 출력 모듈은 제1 출력 유닛과 제2 출력 유닛을 포함하며, 상기 제1 출력 유닛은 각각 제3 전자 스위치 및 상기 부트스트랩 모듈과 전기적으로 연결되고, 상기 제2 출력 유닛은 각각 제3 전자 스위치 및 상기 부트스트랩 모듈과 전기적으로 연결되며, 상기 제1 출력 유닛의 입력 포트는 상기 제2 출력 유닛의 입력 포트와 연결되어 상기 출력 모듈의 입력 포트를 구성하며;
상기 제1 출력 유닛은 상기 클럭 신호를 수신하고, 상기 부트스트랩 신호를 수신하였을 때, 상기 클럭 신호에 의하여 게이트 구동 신호를 생성하고, 상기 게이트 구동 신호를 상기 디스플레이 패널의 서브 픽셀로 송신하며;
상기 제2 출력 유닛은 상기 클럭 신호를 수신하고, 상기 부트스트랩 신호를 수신하였을 때, 상기 클럭 신호에 의하여 제2 전달 신호를 생성하고, 상기 제2 전달 신호를 송신하며;
상기 제2 출력 유닛은 또한 제1 서브 전달 신호를 수신하고, 상기 제어 신호와 클럭 신호를 수신하였을 때, 상기 클럭 신호를 드레인시키는 것을 특징으로 하는 디스플레이 패널의 구동 회로.
제6항에 있어서,
상기 제1 출력 유닛은 제4 전자 스위치를 포함하고, 상기 제2 출력 유닛은 제5 전자 스위치 및 제6 전자 스위치를 포함하며;
상기 제4 전자 스위치의 게이트 전극은 제3 전자 스위치의 드레인 전극과 연결되고, 상기 제4 전자 스위치의 드레인 전극은 상기 디스플레이 패널의 서브 픽셀과 연결되며, 상기 제4 전자 스위치의 게이트 전극, 상기 제4 전자 스위치의 드레인 전극 및 상기 제5 전자 스위치의 게이트 전극은 각각 상기 부트스트랩 모듈과 전기적으로 연결되고, 상기 제4 전자 스위치의 게이트 전극은 상기 제1 출력 유닛의 입력 포트를 구성하며;
상기 제5 전자 스위치의 게이트 전극은 제3 전자 스위치의 드레인 전극과 연결되고, 상기 제5 전자 스위치의 드레인 전극은 상기 제6 전자 스위치의 소스 전극과 연결되며, 상기 제5 전자 스위치의 게이트 전극은 상기 제2 출력 유닛의 입력 포트를 구성하는 것을 특징으로 하는 디스플레이 패널의 구동 회로.
제7항에 있어서,
상기 제4 전자 스위치의 소스 전극은 상기 클럭 신호를 수신하고, 상기 제4 전자 스위치의 게이트 전극이 상기 부트스트랩 신호를 수신하였을 때, 상기 제4 전자 스위치의 드레인 전극은 상기 클럭 신호에 의하여 게이트 구동 신호를 생성하고, 상기 게이트 구동 신호를 상기 디스플레이 패널로 송신하는 것을 특징으로 하는 디스플레이 패널의 구동 회로.
제7항에 있어서,
상기 제5 전자 스위치의 소스 전극은 상기 클럭 신호를 수신하고, 상기 제5 전자 스위치의 게이트 전극이 상기 부트스트랩 신호를 수신하였을 때, 상기 제5 전자 스위치의 드레인 전극은 상기 클럭 신호에 의하여 상기 제2 전달 신호를 생성하고, 상기 제2 전달 신호를 송신하며;
상기 제6 전자 스위치의 게이트 전극은 상기 제1 서브 전달 신호를 수신하고, 상기 제5 전자 스위치의 게이트 전극이 상기 제어 신호를 수신하고 또한 상기 제5 전자 스위치의 소스 전극이 상기 클럭 신호를 수신하였을 때, 상기 제6 전자 스위치의 드레인 전극은 상기 제1 서브 전달 신호에 의하여 상기 클럭 신호를 드레인시키는 것을 특징으로 하는 디스플레이 패널의 구동 회로.
제1항에 있어서,
상기 부트스트랩 모듈은 제1 커패시터를 포함하고, 상기 제1 커패시터의 제1단은 각각 제3 전자 스위치의 드레인 전극, 제4 전자 스위치의 게이트 전극 및 제5 전자 스위치의 게이트 전극과 연결되며, 상기 제1 커패시터의 제2단은 각각 제4 전자 스위치의 드레인 전극 및 상기 디스플레이 패널과 전기적으로 연결되는 것을 특징으로 하는 디스플레이 패널의 구동 회로.
제10항에 있어서,
상기 제1 커패시터의 제1단은 상기 제어 신호를 수신하고, 상기 제어 신호가 하이 레벨일 때 상기 제1 커패시터에 대하여 충전을 진행하며;
상기 제1 커패시터의 제1단은 또한 상기 제어 신호가 로우 레벨로 전환될 때, 상기 부트스트랩 신호를 상기 제4 전자 스위치의 게이트 전극 및 상기 제5 전자 스위치의 게이트 전극으로 송신하는 것을 특징으로 하는 디스플레이 패널의 구동 회로.
제1항에 있어서,
상기 구동 회로는 리셋 모듈을 더 포함하고, 상기 리셋 모듈은 각각 상기 제어 모듈, 상기 부트스트랩 모듈 및 상기 출력 모듈과 전기적으로 연결되며;
상기 리셋 모듈은 상기 제어 신호를 수신하고, 제3 전달 신호를 수신하였을 때, 상기 제어 신호를 접지단으로 송신하는 것을 특징으로 하는 디스플레이 패널의 구동 회로.
제12항에 있어서,
상기 리셋 모듈은 제7 전자 스위치를 포함하고, 상기 제7 전자 스위치의 소스 전극은 각각 제3 전자 스위치의 드레인 전극, 제4 전자 스위치의 게이트 전극, 제5 전자 스위치의 게이트 전극 및 제1 커패시터의 제1단과 연결되며;
상기 제7 전자 스위치의 소스 전극은 상기 제어 신호를 수신하고, 상기 제7 전자 스위치의 게이트 전극이 상기 제3 전달 신호를 수신하였을 때, 상기 제7 전자 스위치의 드레인 전극은 상기 제어 신호를 접지단으로 송신하는 것을 특징으로 하는 디스플레이 패널의 구동 회로.
삭제
삭제