KR102603029B1 - 열처리 방법 및 열처리 장치 - Google Patents

열처리 방법 및 열처리 장치 Download PDF

Info

Publication number
KR102603029B1
KR102603029B1 KR1020200103450A KR20200103450A KR102603029B1 KR 102603029 B1 KR102603029 B1 KR 102603029B1 KR 1020200103450 A KR1020200103450 A KR 1020200103450A KR 20200103450 A KR20200103450 A KR 20200103450A KR 102603029 B1 KR102603029 B1 KR 102603029B1
Authority
KR
South Korea
Prior art keywords
film
heat treatment
substrate
hydrogen concentration
silicon film
Prior art date
Application number
KR1020200103450A
Other languages
English (en)
Other versions
KR20210022499A (ko
Inventor
히로유키 마츠우라
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20210022499A publication Critical patent/KR20210022499A/ko
Application granted granted Critical
Publication of KR102603029B1 publication Critical patent/KR102603029B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27B—FURNACES, KILNS, OVENS, OR RETORTS IN GENERAL; OPEN SINTERING OR LIKE APPARATUS
    • F27B17/00—Furnaces of a kind not covered by any preceding group
    • F27B17/0016—Chamber type furnaces
    • F27B17/0025—Especially adapted for treating semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/62—Heating elements specially adapted for furnaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B6/00—Heating by electric, magnetic or electromagnetic fields
    • H05B6/64—Heating using microwaves
    • H05B6/647—Aspects related to microwave heating combined with other heating techniques
    • H05B6/6473—Aspects related to microwave heating combined with other heating techniques combined with convection heating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Heating, Cooling, Or Curing Plastics Or The Like In General (AREA)
  • Plasma & Fusion (AREA)

Abstract

[과제] 대입경의 다결정 실리콘막을 형성할 수 있는 기술을 제공한다.
[해결수단] 본 개시의 일양태에 따른 열처리 방법은, 기판 위에 막중 수소 농도가 5×1019 atoms/㎤ 이상인 비정질 실리콘막을 형성하는 공정과, 상기 기판에 마이크로파를 조사함으로써, 상기 비정질 실리콘막을 가열하여, 상기 비정질 실리콘막으로부터 다결정 실리콘막을 형성하는 공정을 갖는다.

Description

열처리 방법 및 열처리 장치{HEAT TREATMENT METHOD AND HEAT TREATMENT APPARATUS}
본 개시는 열처리 방법 및 열처리 장치에 관한 것이다.
기판 상에 마이크로파를 조사함으로써, 기판 상에 형성된 비정질 반도체막을 어닐하여(anneal), 비정질 반도체막으로부터 다결정 반도체막을 형성하는 기술이 알려져 있다(예컨대, 특허문헌 1 참조).
특허문헌 1: 일본 특허 공개 제2012-234864호 공보
본 개시는 대입경의 다결정 실리콘막을 형성할 수 있는 기술을 제공한다.
본 개시의 일양태에 따른 열처리 방법은, 기판 위에 막중 수소 농도가 5×1019 atoms/㎤ 이상인 비정질 실리콘막을 형성하는 공정과, 상기 기판에 마이크로파를 조사함으로써, 상기 비정질 실리콘막을 가열하여, 상기 비정질 실리콘막으로부터 다결정 실리콘막을 형성하는 공정을 갖는다.
본 개시에 따르면, 대입경의 다결정 실리콘막을 형성할 수 있다.
도 1은 열처리 장치의 일례를 나타내는 도면이다.
도 2는 일실시형태의 열처리 장치의 동작의 일례를 나타내는 흐름도이다
도 3은 a-Si막의 결정화 상태를 나타내는 도면이다.
도 4는 a-Si막의 막중 수소 농도와 결정화의 활성화 에너지의 관계성을 나타내는 도면이다.
도 5는 막중 수소 농도가 1×1020 atoms/㎤인 a-Si막을 마이크로파 가열하였을 때의 결정성을 평가한 결과를 나타내는 도면이다.
도 6은 막중 수소 농도가 5×1019 atoms/㎤인 a-Si막을 마이크로파 가열하였을 때의 결정성을 평가한 결과를 나타내는 도면이다.
도 7은 막중 수소 농도가 3×1019 atoms/㎤인 a-Si막을 마이크로파 가열하였을 때의 결정성을 평가한 결과를 나타내는 도면이다.
도 8은 막중 수소 농도가 1×1020 atoms/㎤인 a-Si막을 저항 가열하였을 때의 결정성을 평가한 결과를 나타내는 도면이다.
이하, 첨부된 도면을 참조하면서, 본 개시의 한정적이 아닌 예시의 실시형태에 대해서 설명한다. 첨부된 전체 도면 중, 동일 또는 대응하는 부재 또는 부품에 대해서는, 동일 또는 대응하는 참조 부호를 붙이고, 중복하는 설명을 생략한다.
〔열처리 장치〕
도 1을 참조하여, 일실시형태의 열처리 장치에 대해서 설명한다. 도 1은 열처리 장치의 일례를 나타내는 도면이다. 도 1에 나타내는 열처리 장치는, 한번에 복수의 기판에 대하여 열처리를 행하는 배치(batch)식의 장치이다.
열처리 장치는, 처리 용기(10)를 갖는다. 처리 용기(10)는, 세로로 긴 원통 형상을 가지고, 내부에 기판인 반도체 웨이퍼(이하 「웨이퍼(W)」라고 함)를 수용한다. 처리 용기(10)는, 원통 형상의 내관(10a)과, 하단이 개방되어 내관(10a)의 외측을 덮는 천장을 갖는 원통 형상의 외관(10b)을 갖는다. 내관(10a) 및 외관(10b)은, 마이크로파의 흡수율이 작고, 또한, 내열 재료인 석영에 의해 형성되며, 동축형으로 배치되어 이중관 구조를 갖는다.
처리 용기(10)의 하단은, 예컨대 스테인레스강에 의해 형성되는 원통 형상의 매니폴드(11)에 의해 지지된다. 매니폴드(11)의 상단에는, 외관 지지부(11a)가 형성된다. 외관 지지부(11a)는, 외관(10b)의 하단을 지지한다. 외관 지지부(11a)와 외관(10b)의 하단 사이에는, O-링 등의 시일 부재(11b)가 마련되고, 시일 부재(11b)에 의해 외관(10b) 내부가 기밀 상태로 유지된다.
매니폴드(11)의 내벽에는, 원환형의 내관 지지부(11c)가 형성된다. 내관 지지부(11c)는, 내관(10a)의 하단을 지지한다. 매니폴드(11)의 하단의 개구부에는, O-링 등의 시일 부재(11d)를 통해 덮개체(12)가 기밀하게 부착된다. 이에 의해, 처리 용기(10)의 하단의 개구부, 즉, 매니폴드(11)의 개구부가 기밀하게 막힌다. 덮개체(12)는, 예컨대 스테인레스강에 의해 형성된다. 덮개체(12)의 상면은, 예컨대 오목면형으로 형성된다. 이에 의해, 후술하는 마이크로파 도입부(27)로부터 금속 챔버(21) 내로 도입되는 마이크로파가 덮개체(12)의 상면에서 반사 및 산란하여, 금속 챔버(21) 내에 균등하게 분포된다.
덮개체(12)의 중앙부에는, 자성 유체 시일(도시하지 않음)을 통해 웨이퍼 보트(wafer boat)(13)를 회전 가능하게 지지하는 회전축(14)이 관통되어 마련된다. 회전축(14)은, 보트 엘리베이터 등의 승강부(도시하지 않음)에 회전이 자유롭게 지지된다.
회전축(14)의 상단에는, 웨이퍼(W)를 유지하는 웨이퍼 보트(13)가 배치된다. 웨이퍼 보트(13)는, 처리 용기(10) 내에 수용 가능하고, 복수의 웨이퍼(W)를 미리 정해진 간격으로 선반형으로 유지한다. 웨이퍼 보트(13)는, 승강부를 승강시킴으로써 덮개체(12)와 함께 상하 이동한다. 이에 의해, 웨이퍼 보트(13)는, 처리 용기(10) 내에 대하여 삽입 및 분리된다. 덮개체(12)와 웨이퍼 보트(13) 사이에는, 보온통(15)이 마련된다. 보온통(15)은, 예컨대 석영에 의해 형성되며, 웨이퍼 보트(13)가 덮개체(12)측과의 전열에 의해 냉각되는 것을 방지하여 웨이퍼 보트(13)를 보온한다.
매니폴드(11)에는, 내관(10a) 내로, 성막 가스, 에칭 가스 등의 처리 가스나 퍼지 가스 등의 미리 정해진 가스를 공급하는, 가스 공급관(16)이 마련된다. 가스 공급관(16)은, 예컨대 석영에 의해 형성된다. 가스 공급관(16)은, 매니폴드(11)를 관통하도록 하여 지지된다. 가스 공급관(16)의 선단은 개구되어 있으며, 선단으로부터 미리 정해진 가스가 토출된다. 처리 용기(10) 내에는, 유량이 제어된 미리 정해진 가스가 가스 공급관(16)을 통해 공급된다. 또한, 도 1의 예에서는, 하나의 가스 공급관(16)을 나타내고 있지만, 이에 한정되지 않고, 예컨대 가스의 종류마다 복수의 가스 공급관(16)을 가지고 있어도 좋다. 또한, 도 1에서는, 가스 공급관(16)으로부터 공급되는 가스의 흐름을 가는 화살표로 나타내고 있다.
매니폴드(11)에는, 처리 용기(10) 내의 가스를 배기하는 배기관(17)이 마련된다. 처리 용기(10) 내의 가스는, 배기관(17)으로부터 배기된다.
매니폴드(11)에는, 내관(10a) 내의 온도를 검출하는 온도 센서(18)가 마련된다. 온도 센서(18)는, 내관(10a) 내에 그 길이 방향을 따라 마련되며, 그 기단이 L-자형으로 굴곡되어 매니폴드(11)를 관통하도록 하여 마련된다. 온도 센서(18)는, 예컨대 열전대, 측온(測溫) 저항체이다.
처리 용기(10)의 주위에는, 금속 챔버(21)가 마련된다. 금속 챔버(21)는, 곡면 형상의 천장면을 가지고, 하단이 개구된 원통 형상으로 형성된다. 금속 챔버(21)의 하단은, 매니폴드(11)에 지지된다. 금속 챔버(21)는, 스테인레스강, 알루미늄, 알루미늄 합금 등의 금속 재료에 의해 형성되고, 그 내면이 경면 마무리되어 있어, 도입되는 마이크로파를 다중 반사시켜 효율적으로 웨이퍼(W)를 가열할 수 있도록 이루어진다.
금속 챔버(21)의 안쪽 둘레벽에는, 단열재(23)가 마련된다. 단열재(23)는, 원통 형상으로 형성된다. 단열재(23)의 하단은, 매니폴드(11)에 지지된다. 단열재(23)는, 예컨대 열전도성이 낮고, 비교적 부드러운 무정형의 실리카 및 알루미나의 혼합물에 의해 형성된다. 단열재(23)는, 그 내주가 외관(10b)의 외면에 대하여 미리 정해진 거리만큼 이격되도록 배치된다.
단열재(23)의 안쪽 둘레벽에는, 나선형으로 권취되는 저항 발열체(24)가 배치된다. 저항 발열체(24)는, 전원에 접속되고, 전력이 공급됨으로써 발열하여, 웨이퍼 보트(13)에 유지되는 웨이퍼(W)를 가열한다. 저항 발열체(24)는, 예컨대 단면 형상이 원형인 선재에 의해 형성되는 히터 소선이다. 또한, 저항 발열체(24)는, 예컨대 단면 형상이 직사각형인 박판 부재에 의해 형성되는 히터 소선이어도 좋다. 저항 발열체(24)는, 예컨대 단열재(23)의 안쪽 둘레벽에 나선형으로 홈을 형성하고, 홈에 끼워져 고정된다. 또한, 저항 발열체(24)는, 상하 방향에 있어서 복수의 존으로 분할되어도 좋다. 저항 발열체(24)가 상하 방향에 있어서 복수의 존으로 분할되는 경우, 존마다 저항 발열체(24)의 발열량을 제어함으로써, 처리 용기(10)의 상하 방향의 온도를 조절할 수 있다.
외관(10b)과 금속 챔버(21) 사이의 공간에는, 매니폴드(11)에 형성되는 냉매 도입부(도시하지 않음)로부터 냉매(예컨대 공기)가 도입된다. 금속 챔버(21)의 천장에는 냉매 배기부(25)가 마련되고, 공간에 도입된 냉매가 냉매 배기부(25)로부터 배기된다. 이에 의해, 처리 용기(10) 내부를 단시간에 냉각할 수 있다. 또한, 도 1에서는, 냉매 도입부로부터 도입되는 냉매의 흐름을 두꺼운 화살표로 나타내고 있다.
금속 챔버(21)의 주위에는, 상기 금속 챔버(21)의 바깥 둘레 및 천장을 덮도록 수냉 재킷(26)이 마련된다. 수냉 재킷(26)의 하단은, 베이스 플레이트(22)에 지지된다. 수냉 재킷(26)은, 내부에 냉각수를 통류시키는 냉각수 유로(26a)를 가지고, 냉각수 유로(26a)에 냉각수가 공급됨으로써 금속 챔버(21)를 냉각하여 금속 챔버(21)의 내부로부터 외부로의 열영향을 억제한다.
열처리 장치는, 금속 챔버(21) 내로 마이크로파를 도입하고, 처리 용기(10) 내의 웨이퍼(W)를 가열하는, 마이크로파 도입부(27)를 더 갖는다. 마이크로파 도입부(27)는, 마이크로파 발생원(27a)과, 도파관(27b)을 갖는다. 마이크로파 발생원(27a)은, 마이크로파를 발생시킨다. 도파관(27b)은, 금속 챔버(21), 단열재(23) 및 수냉 재킷(26)을 관통하여 마련되고, 마이크로파 발생원(27a)이 발생시킨 마이크로파를 전송하여, 금속 챔버(21) 내로 도입한다.
마이크로파의 주파수는, 예컨대 2.45 ㎓∼100 ㎓이고, 20 ㎓∼100 ㎓(준밀리파∼밀리파대)인 것이 바람직하고, 28 ㎓인 것이 특히 바람직하다. 마이크로파의 주파수를 20 ㎓∼100 ㎓로 함으로써, 금속 챔버(21) 내에서 정재파(standing wave)가 생기는 것을 억제하여, 처리 용기(10) 내에 수용되는 복수의 웨이퍼(W)를 균일하게 가열할 수 있다. 또한, 마이크로파의 주파수를 20 ㎓∼100 ㎓로 함으로써, 금속 챔버(21) 내로 마이크로파를 고출력으로 도입할 수 있다. 일반적으로, 주파수가 30 ㎓ 이상인 마이크로파를 10 ㎾ 이상의 출력으로 이용하는 경우에는 자이로트론이 이용되지만, 시판의 자이로트론은 대형이다. 그래서, 마이크로파의 주파수를 28 ㎓로 함으로써, 10 ㎾ 정도의 고출력으로 마이크로파를 발생시키는 경우라도 비교적 소형의 자이로트론을 이용할 수 있다. 그 때문에, 열처리 장치에의 적용이 용이하다. 또한, 마이크로파의 주파수가 28 ㎓인 경우, 감압 하에서도 아크 방전의 발생이 없기 때문에, 처리 용기(10) 내로 마이크로파를 도입하는 상태에서 감압 프로세스를 실행할 수 있다. 감압 프로세스로서는, 예컨대 감압 CVD(LPCVD: Low Pressure Chemical Vapor Deposition), 원자층 퇴적(ALD: Atomic Layer Deposition)을 들 수 있다.
열처리 장치는, 열처리 장치의 각 부의 동작을 제어하는 제어부(90)를 더 갖는다. 제어부(90)는, 예컨대 컴퓨터여도 좋다. 열처리 장치의 전체의 동작을 제어하는 컴퓨터의 프로그램은, 기억 매체에 기억된다. 기억 매체는, 플렉시블 디스크, 컴팩트 디스크, 하드 디스크, 플래시 메모리, DVD 등이어도 좋다.
〔열처리 장치의 동작〕
일실시형태의 열처리 장치의 동작(열처리 방법)에 대해서 설명한다. 도 2는 일실시형태의 열처리 장치의 동작의 일례를 나타내는 흐름도이다. 도 2에 나타내는 열처리 방법은, 전술한 열처리 장치를 이용하여 웨이퍼(W) 상에 다결정 실리콘막(이하 「p-Si막」이라고도 함)을 형성하는 방법이다.
먼저, 도 2의 열처리 방법이 시작되면, 제어부(90)는, 열처리 장치의 각 부를 제어하여, 표면에 고수소 농도의 비정질 실리콘막(이하 「a-Si막」이라고도 함)이 형성된 웨이퍼(W)를 반입한다(단계 S21). 고수소 농도의 a-Si막은, 예컨대 막중 수소 농도가 5×1019 atoms/㎤ 이상, 2×1021 atoms/㎤ 이하인 a-Si막이다. 일실시형태에서는, 제어부(90)는, 승강부를 제어하여, 복수의 웨이퍼(W)를 유지한 웨이퍼 보트(13)를 처리 용기(10) 내로 반입하고, 처리 용기(10)의 하단의 개구를 덮개체(12)로 기밀하게 막아 밀폐한다. 각 웨이퍼(W)에는, 표면에 막중 수소 농도가 5×1019 atoms/㎤ 이상인 a-Si막이 형성되어 있다. 또한, 제어부(90)는, 배기관(17)을 통하여 처리 용기(10) 내의 가스를 배기하여, 처리 용기(10) 내를 미리 정해진 압력으로 감압한다. 또한, 막중 수소 농도는, 러더퍼드 후방 산란 분석(RBS: Rutherford Back-Scattering Spectroscopy)법 또는 푸리에 변환 적외 분광(FTIR: Fourier Transform Infrared Spectroscopy)법으로 측정되는 값이다.
계속해서, 제어부(90)는, 열처리 장치의 각 부를 제어하여, 처리 용기(10) 내에 수용된 복수의 웨이퍼(W)를 마이크로파로 가열한다(단계 S22). 일실시형태에서는, 제어부(90)는, 마이크로파 발생원(27a)을 제어하여 도파관(27b)을 통해 금속 챔버(21) 내로 마이크로파를 도입함으로써, 웨이퍼(W)를 미리 정해진 온도로 가열한다. 마이크로파에 의해 웨이퍼(W)를 가열함으로써, 저항 발열체를 발열시켜 웨이퍼(W)를 가열하는 경우에 비해서, 저온에서 그리고 단시간에 a-Si막을 결정화하여 대입경의 p-Si막을 형성할 수 있다. 이하, 마이크로파에 의한 웨이퍼(W)의 가열을 마이크로파 가열이라고도 칭하고, 저항 발열체에 의한 웨이퍼(W)의 가열을 저항 가열이라고도 칭한다. 또한, 미리 정해진 온도는, a-Si막이 결정화하는 온도이며, 예컨대 550℃∼650℃이다.
또한, 제어부(90)는, 전원을 제어하여 저항 발열체(24)를 발열시키며, 마이크로파 발생원(27a)을 제어하여 금속 챔버(21) 내로 마이크로파를 도입함으로써, 웨이퍼(W)를 미리 정해진 온도로 가열하도록 하여도 좋다. 즉, 저항 가열 및 마이크로파 가열에 의해, 웨이퍼(W)를 미리 정해진 온도로 가열하도록 하여도 좋다. 또한, 미리 정해진 온도는, a-Si막이 결정화하는 온도이며, 예컨대 550℃∼650℃이다.
또한, 제어부(90)는, 전원을 제어하여 저항 발열체(24)를 발열시킴으로써 웨이퍼(W)를 제1 온도로 가열한 후, 마이크로파 발생원(27a)을 제어하여 금속 챔버(21) 내로 마이크로파를 도입함으로써 웨이퍼(W)를 제2 온도로 가열하도록 하여도 좋다. 즉, 저항 가열에 의해 예비 가열을 행한 후, 마이크로파 가열에 의해 본 가열을 행하도록 하여도 좋다. 제1 온도는, a-Si막이 결정화하는 온도보다 낮은 온도이며, 예컨대 200℃∼400℃이다. 제2 온도는, 제1 온도보다 높고, a-Si막이 결정화하는 온도이며, 예컨대 550℃∼650℃이다.
이와 같이, 저항 가열과 마이크로파 가열을 병용함으로써, 마이크로파로 가열되기 어려운 석영관[내관(10a) 및 외관(10b)]을 통한 웨이퍼(W)로부터 금속 챔버(21)로의 방열을 억제할 수 있다. 그 때문에, 양호한 면내 균일성 및 양호한 면간 균일성으로 웨이퍼(W)를 고속 가열할 수 있다. 그 결과, 양호한 면내 균일성 및 양호한 면간 균일성으로 다결정 실리콘막을 형성할 수 있다.
계속해서, 제어부(90)는, 열처리 장치의 각 부를 제어하여, 열처리가 실시된 웨이퍼(W)를 반출한다(단계 S23). 일실시형태에서는, 제어부(90)는, 가스 공급관(16)으로부터 처리 용기(10) 내로 퍼지 가스를 공급하여, 처리 용기(10) 내를 대기압으로 되돌린다. 또한, 제어부(90)는, 승강부를 제어하여, 웨이퍼 보트(13)를 처리 용기(10) 밖으로 반출하고, 처리를 종료한다.
다음에, 웨이퍼(W) 상에 막중 수소 농도가 5×1019 atoms/㎤ 이상인 a-Si막을 형성하는 방법의 일례에 대해서 설명한다. a-Si막은, 예컨대 전술한 열처리 장치를 이용하여 형성하여도 좋고, 별도의 성막 장치를 이용하여 형성하여도 좋다.
웨이퍼(W)를 감압 가능한 처리 용기 내에 수용하고, 처리 용기 내를 미리 정해진 압력으로 조정하여, 웨이퍼(W)를 미리 정해진 온도로 가열한 상태에서, 웨이퍼(W)에 실리콘 함유 가스를 공급함으로써, 웨이퍼(W) 상에 막중 수소 농도가 5×1019 atoms/㎤ 이상인 a-Si막을 형성할 수 있다. 미리 정해진 압력 및 미리 정해진 온도는, 실리콘 함유 가스의 종류에 따라 정해진다. 예컨대, 실리콘 함유 가스로서 모노실란(SiH4) 가스를 이용하는 경우, 처리 용기 내를 100 ㎩∼600 ㎩로 조정하고, 웨이퍼(W)를 400℃∼470℃로 가열함으로써, 막중 수소 농도가 5×1019 atoms/㎤ 이상인 a-Si막을 형성할 수 있다. 또한, 예컨대 실리콘 함유 가스로서 디실란(Si2H6) 가스를 이용하는 경우, 처리 용기 내를 50 ㎩∼500 ㎩로 조정하고, 웨이퍼(W)를 300℃∼420℃로 가열함으로써, 막중 수소 농도가 5×1019 atoms/㎤ 이상인 a-Si막을 형성할 수 있다.
〔실시예〕
일실시형태의 열처리 장치에 의해 발휘되는 효과를 확인하기 위해 행한 실시예에 대해서 설명한다.
실시예 1에서는, 산화실리콘(SiO2)막 상에 막중 수소 농도가 6×1020, 5×1019, 3×1019, 1×1019 atoms/㎤인 a-Si막이 형성된 실리콘 웨이퍼를 마이크로파 가열에 의해 520℃로 50분간 가열하였다. 계속해서, 각각의 실리콘 웨이퍼의 단면을, 투과형 전자 현미경(TEM: Transmission Electron Microscope)에 의해 관찰함으로써, a-Si막의 결정화 상태를 확인하였다.
도 3은 a-Si막의 결정화 상태를 나타내는 도면이다. 도 3에 있어서는, 좌측으로부터 순서대로 막중 수소 농도[atoms/㎤], 어닐 온도[℃], 어닐 시간[min] 및 TEM 화상을 나타낸다. 막중 수소 농도는, 가열(어닐)하기 전의 a-Si막의 막중 수소 농도이다. 어닐 온도는, 마이크로파 가열에 의해 실리콘 웨이퍼를 가열한 온도이다. 어닐 시간은, 마이크로파 가열에 의해 실리콘 웨이퍼를 가열한 시간이다. TEM 화상은, 마이크로파 가열을 행한 후의 실리콘 웨이퍼의 단면을 TEM으로 관찰한 화상이다.
도 3에 나타내는 바와 같이, 막중 수소 농도가 6×1020 atoms/㎤인 경우, a-Si막이 결정화되지 않은 것을 알았다. 또한, 막중 수소 농도가 5×1019 atoms/㎤인 경우, a-Si막이 부분적으로 결정화된 것을 알았다. 또한, 막중 수소 농도가 3×1019 atoms/㎤ 및 1×1019 atoms/㎤인 경우, a-Si막의 대부분이 결정화된 것을 알았다. 이들 결과로부터, 동일한 온도로 가열한 경우, 막중 수소 농도가 높은 a-Si막일수록 결정화가 진행되기 어려운 것을 알았다.
실시예 2에서는, 막중 수소 농도가 다른 a-Si막에 대해서, RBS법에 따라, 막중 수소 농도와 결정화의 활성화 에너지의 관계를 평가하였다.
도 4는 a-Si막의 막중 수소 농도와 결정화의 활성화 에너지의 관계성을 나타내는 도면이다. 도 4 중, a-Si막의 막중 수소 농도[atoms/㎤]를 횡축에 나타내고, 결정화의 활성화 에너지[eV]를 종축에 나타낸다.
도 4에 나타내는 바와 같이, 막중 수소 농도가 높을수록 결정화의 활성화 에너지가 커지는 것을 알았다. 이 결과로부터, 막중 수소 농도가 높은 a-Si막을 이용하는 경우에는, a-Si막을 결정화시킬 때의 온도가 높아지는 것을 알았다.
실시예 3에서는, a-Si막의 막중 수소 농도 또는 a-Si막의 가열 방법을 변경하였을 때에, a-Si막을 가열하여 형성되는 p-Si막의 결정 입경을 평가하였다.
도 5는 막중 수소 농도가 1×1020 atoms/㎤인 a-Si막을 마이크로파 가열하였을 때의 결정성을 평가한 결과를 나타내는 도면이다. 도 6은 막중 수소 농도가 5×1019 atoms/㎤인 a-Si막을 마이크로파 가열하였을 때의 결정성을 평가한 결과를 나타내는 도면이다. 도 7은 막중 수소 농도가 3×1019 atoms/㎤인 a-Si막을 마이크로파 가열하였을 때의 결정성을 평가한 결과를 나타내는 도면이다. 도 8은 막중 수소 농도가 1×1020 atoms/㎤인 a-Si막을 저항 가열하였을 때의 결정성을 평가한 결과를 나타내는 도면이다.
도 5∼도 8에 있어서는, 각각 상방으로부터 순서대로 가열 방법, 막중 수소 농도, EBSD 맵핑 화상, 평균 입경 및 최대 입경을 나타낸다.
가열 방법은, a-Si막을 가열하는 방법이며, 마이크로파 가열 또는 저항 가열이다. 마이크로파 가열에서는, 주파수가 28 ㎓인 마이크로파를 a-Si막에 조사함으로써, a-Si막이 형성된 기판의 온도를 600∼650℃로 가열하여, 2∼4시간 유지하였다. 저항 가열에서는, 저항 발열체를 발열시킴으로써, a-Si막이 형성된 기판의 온도를 620∼670℃로 가열하여, 6∼12시간 유지하였다.
막중 수소 농도는, 가열하기 전의 a-Si막의 막중 수소 농도이다.
EBSD 맵핑 화상은, 전자선 후방 산란 회절(EBSD: Electron Back Scattered Diffraction pattern)법에 따라, p-Si막의 결정 입경을 관찰한 결과를 나타내는 화상이다. 좌측의 화상은 쌍정 입계 Σ3-CSL을 결정 입계로 하는 경우의 결과를 나타내고, 우측의 화상은 쌍정 입계 Σ3-CSL을 결정 입계로 하지 않는 경우의 결과를 나타낸다.
평균 입경 및 최대 입경은, 각각 EBSD법에 따라 얻어진 화상에 기초하여 산출된 p-Si막의 결정 입경의 평균값 및 최대값이다.
도 5에 나타내는 바와 같이, 막중 수소 농도가 1×1020 atoms/㎤인 a-Si막을 마이크로파 가열하였을 때의 p-Si막의 평균 입경 및 최대 입경은, 쌍정 입계 Σ3-CSL을 결정 입계로 하는 경우, 각각 0.36 ㎛, 2.02 ㎛였다. 또한, 쌍정 입계 Σ3-CSL을 결정 입계로 하지 않는 경우, 각각 0.48 ㎛, 3.71 ㎛였다.
도 6에 나타내는 바와 같이, 막중 수소 농도가 5×1019 atoms/㎤인 a-Si막을 마이크로파 가열하였을 때의 p-Si막의 평균 입경 및 최대 입경은, 쌍정 입계 Σ3-CSL을 결정 입계로 하는 경우, 각각 0.30 ㎛, 1.15 ㎛였다. 또한, 쌍정 입계 Σ3-CSL을 결정 입계로 하지 않는 경우, 각각 0.43 ㎛, 1.35 ㎛였다.
또한, 도 7에 나타내는 바와 같이, 막중 수소 농도가 3×1019 atoms/㎤인 a-Si막을 마이크로파 가열하였을 때의 p-Si막의 평균 입경 및 최대 입경은, 쌍정 입계 Σ3-CSL을 결정 입계로 하는 경우, 각각 0.25 ㎛, 0.78 ㎛였다. 또한, 쌍정 입계 Σ3-CSL을 결정 입계로 하지 않는 경우, 각각 0.30 ㎛, 0.78 ㎛였다.
또한, 도 8에 나타내는 바와 같이, 막중 수소 농도가 1×1020 atoms/㎤인 a-Si막을 저항 가열하였을 때의 p-Si막의 평균 입경 및 최대 입경은, 쌍정 입계 Σ3-CSL을 결정 입계로 하는 경우, 각각 0.24 ㎛, 1.35 ㎛였다. 또한, 쌍정 입계 Σ3-CSL을 결정 입계로 하지 않는 경우, 각각 0.44 ㎛, 2.15 ㎛였다.
도 5∼도 7의 결과로부터, 막중 수소 농도가 1×1020 atoms/㎤ 및 5×1019 atoms/㎤인 a-Si막을 이용함으로써, 막중 수소 농도가 3×1019 atoms/㎤인 a-Si막을 이용하는 것보다, 대입경의 p-Si막을 형성할 수 있다고 할 수 있다.
또한, 도 5 및 도 8의 결과로부터, 막중 수소 농도가 같은 경우, 마이크로파 가열을 이용함으로써, 저온에서의 그리고 단시간의 가열에도 불구하고, 저항 가열을 이용하는 것보다, 대입경의 p-Si막을 형성할 수 있다고 할 수 있다.
이상에 설명한 바와 같이, 일실시형태에 따르면, 기판에 마이크로파를 조사함으로써, 기판 상에 형성된 a-Si막을 가열하여, a-Si막을 결정화시켜 p-Si를 형성한다. 이에 의해, 저항 발열체를 이용하는 저항 가열에 비해서, 저온에서 그리고 단시간에 대입경의 p-Si막을 형성할 수 있다. 즉, 저온에서 그리고 단시간에 높은 캐리어 이동도를 갖는 p-Si막을 형성할 수 있다.
또한, 일실시형태에 따르면, 막중 수소 농도가 5×1019 atoms/㎤ 이상인 a-Si막을 이용하여 p-Si막을 형성한다. 이에 의해, 종래 이용되고 있는 막중 수소 농도가 3×1019 atoms/㎤ 정도인 a-Si막을 이용하여 p-Si막을 형성하는 경우와 비교하여, 대입경의 p-Si막을 형성할 수 있다. 즉, 높은 캐리어 이동도를 갖는 p-Si막을 형성할 수 있다.
또한, 일실시형태에 따르면, 기판 상에 a-Si막을 성막하고, 성막한 a-Si막을 가열하여 p-Si막을 형성한다. 이에 의해, 기판상에 p-Si막을 직접 형성하는 경우와 비교하여, 단차 피복성(스텝 커버리지)이 양호한 막을 형성할 수 있다.
이와 같이, 일실시형태에 따라 형성되는 p-Si막은, 단차 피복성이 양호하고, 또한 높은 캐리어 이동도를 갖기 때문에, 3D-NAND용의 채널 실리콘으로서 적합하다.
또한, 상기 실시형태에 있어서, 단열재(23) 및 저항 발열체(24)는 제1 가열부의 일례이며, 마이크로파 도입부(27)는 제2 가열부의 일례이다. 또한, 웨이퍼 보트(13)는 기판 유지구의 일례이며, 가스 공급관(16)은 가스 공급부의 일례이다.
이번에 개시된 실시형태는 모든 점에서 예시로서 제한적인 것이 아니라고 생각되어야 한다. 상기 실시형태는, 첨부된 청구범위 및 그 취지를 일탈하는 일없이, 여러 가지 형태로 생략, 치환, 변경되어도 좋다.
10: 처리 용기 13: 웨이퍼 보트
16: 가스 공급관 24: 저항 발열체
27: 마이크로파 도입부 90: 제어부

Claims (8)

  1. 열처리 방법에 있어서,
    기판 위에 막중 수소 농도가 5×1019 atoms/㎤ 이상인 비정질 실리콘막을 형성하는 공정과,
    상기 기판에 주파수가 28 ㎓인 마이크로파를 조사함으로써, 상기 비정질 실리콘막을 가열하여, 상기 비정질 실리콘막으로부터 다결정 실리콘막을 형성하는 공정,
    을 구비하는 것인, 열처리 방법.
  2. 제1항에 있어서,
    상기 다결정 실리콘막을 형성하는 공정 전에, 저항 발열체의 발열에 의해 상기 기판을 가열하는 공정을 더 구비하는 것인, 열처리 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 다결정 실리콘막을 형성하는 공정은, 저항 발열체의 발열에 의해 상기 기판을 가열한 상태에서 상기 기판에 마이크로파를 조사하는 것인, 열처리 방법.
  4. 삭제
  5. 제1항 또는 제2항에 있어서,
    상기 막중 수소 농도가, 1×1020 atoms/㎤ 이상인 것인, 열처리 방법.
  6. 열처리 장치로서,
    감압 가능한 처리 용기와,
    상기 처리 용기의 내부에 가스를 공급하는 가스 공급부와,
    상기 처리 용기의 주위에 마련되며, 저항 발열체의 발열에 의해 상기 처리 용기의 내부에 수용된 기판을 가열하는, 제1 가열부와,
    상기 처리 용기의 외부로부터 주파수가 28 ㎓인 마이크로파를 조사함으로써 상기 기판을 가열하는 제2 가열부,
    를 구비하는 것인, 열처리 장치.
  7. 제6항에 있어서,
    상기 처리 용기가, 기판 유지구에 선반형으로 유지되는 복수의 기판을 수용하는 것인, 열처리 장치.
  8. 삭제
KR1020200103450A 2019-08-20 2020-08-18 열처리 방법 및 열처리 장치 KR102603029B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019150686A JP7321032B2 (ja) 2019-08-20 2019-08-20 熱処理方法及び熱処理装置
JPJP-P-2019-150686 2019-08-20

Publications (2)

Publication Number Publication Date
KR20210022499A KR20210022499A (ko) 2021-03-03
KR102603029B1 true KR102603029B1 (ko) 2023-11-15

Family

ID=74647347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200103450A KR102603029B1 (ko) 2019-08-20 2020-08-18 열처리 방법 및 열처리 장치

Country Status (5)

Country Link
US (1) US20210057217A1 (ko)
JP (1) JP7321032B2 (ko)
KR (1) KR102603029B1 (ko)
CN (1) CN112420510A (ko)
TW (1) TWI818189B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6961152B1 (ja) 2020-07-07 2021-11-05 東洋インキＳｃホールディングス株式会社 カーボンナノチューブ、カーボンナノチューブ分散液、それを用いた非水電解質二次電池
CN117652013A (zh) * 2021-08-25 2024-03-05 株式会社国际电气 基板支撑件、基板处理装置以及半导体装置的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249780A (ja) * 2010-04-28 2011-12-08 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法及び光電変換装置の作製方法
WO2017056243A1 (ja) * 2015-09-30 2017-04-06 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3174486B2 (ja) * 1995-09-08 2001-06-11 シャープ株式会社 太陽電池およびその製造方法
JP3392325B2 (ja) * 1997-08-29 2003-03-31 シャープ株式会社 液晶表示装置
US6818059B2 (en) * 1998-07-10 2004-11-16 Lg. Philips Lcd Co., Ltd. Method of crystallizing amorphous silicon layer and crystallizing apparatus thereof
US6133076A (en) * 1999-08-24 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor
JP2012033750A (ja) * 2010-07-30 2012-02-16 Toshiba Corp 半導体装置及びその製造方法
JP2012234864A (ja) 2011-04-28 2012-11-29 Toshiba Corp 半導体装置及びその製造方法
TW201306132A (zh) * 2011-07-29 2013-02-01 Nat Univ Tsing Hua 非晶矽薄膜之微波照射結晶方法
KR101571619B1 (ko) * 2012-05-16 2015-11-24 가부시키가이샤 아루박 성막 방법 및 성막 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249780A (ja) * 2010-04-28 2011-12-08 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法及び光電変換装置の作製方法
WO2017056243A1 (ja) * 2015-09-30 2017-04-06 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム

Also Published As

Publication number Publication date
TW202123342A (zh) 2021-06-16
TWI818189B (zh) 2023-10-11
US20210057217A1 (en) 2021-02-25
JP2021034455A (ja) 2021-03-01
KR20210022499A (ko) 2021-03-03
JP7321032B2 (ja) 2023-08-04
CN112420510A (zh) 2021-02-26

Similar Documents

Publication Publication Date Title
KR102603029B1 (ko) 열처리 방법 및 열처리 장치
CN100561686C (zh) 等离子体处理装置以及气体通过板
US20120244684A1 (en) Film-forming apparatus and method
WO2018163386A1 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
TWI722238B (zh) 用於高深寬比共形自由基氧化的蒸汽氧化反應
TW201218300A (en) Substrate processing apparatus and method of manufacturing a semiconductor device
JP5647651B2 (ja) マイクロ波処理装置の洗浄方法
JPWO2019186655A1 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JP2008027796A (ja) プラズマ処理装置
JP6078279B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
CN102569131A (zh) 热处理装置
JP2014033003A (ja) 被処理体の処理方法
JP2001358077A (ja) 薄膜作製装置
JP2009164519A (ja) 低温ポリシリコン用保護膜の成膜方法、低温ポリシリコン用保護膜の成膜装置および低温ポリシリコンｔｆｔ
JP2016084507A (ja) 原料ガス供給装置及び成膜装置
JP2008181912A (ja) プラズマ処理装置
KR101108573B1 (ko) 기판 열처리 장치 및 방법
JPH08333681A (ja) 活性ガスを用いた平らなサンプルの表面化学処理装置
KR20140057575A (ko) 열처리 장치
JP2002008982A (ja) プラズマｃｖｄ装置
JP2004031621A (ja) プラズマ処理装置及びプラズマ処理方法及びプラズマ成膜装置及びプラズマ成膜方法
JPH04318923A (ja) 加熱装置
JP2022182381A (ja) 基板処理装置、半導体装置の製造方法、基板処理方法およびプログラム
JP2009246071A (ja) 基板処理装置，基板処理方法
JP2008251959A (ja) 絶縁層の形成方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant