KR102569071B1 - 도체 형성용 조성물과 그 제조 방법, 도체와 그 제조 방법, 칩 저항기 - Google Patents

도체 형성용 조성물과 그 제조 방법, 도체와 그 제조 방법, 칩 저항기 Download PDF

Info

Publication number
KR102569071B1
KR102569071B1 KR1020197035130A KR20197035130A KR102569071B1 KR 102569071 B1 KR102569071 B1 KR 102569071B1 KR 1020197035130 A KR1020197035130 A KR 1020197035130A KR 20197035130 A KR20197035130 A KR 20197035130A KR 102569071 B1 KR102569071 B1 KR 102569071B1
Authority
KR
South Korea
Prior art keywords
conductor
particles
composition
forming
mass
Prior art date
Application number
KR1020197035130A
Other languages
English (en)
Other versions
KR20200009020A (ko
Inventor
요스케 오타
Original Assignee
스미토모 긴조쿠 고잔 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 긴조쿠 고잔 가부시키가이샤 filed Critical 스미토모 긴조쿠 고잔 가부시키가이샤
Publication of KR20200009020A publication Critical patent/KR20200009020A/ko
Application granted granted Critical
Publication of KR102569071B1 publication Critical patent/KR102569071B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/14—Conductive material dispersed in non-conductive inorganic material
    • H01B1/16—Conductive material dispersed in non-conductive inorganic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C13/00—Resistors not provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Conductive Materials (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Details Of Resistors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

건조막이 다른 부재에 접촉해도 소성 공정에서 접합하지 않는 도체 형성용 조성물 및 그 제조 방법을 제공하는 도전성 분말과, 상기 도전성 분말 이외의 입자와, 유리 프릿과, 유기 비이클을 함유하는 도체 형성용 조성물로서, 입자의 체적 기준의 누적 분포에 있어서의 50 ％ 누적시의 입경 D50 이, 얻어지는 도체의 막 두께에 대해 1.5 배 이상 4 배 이하이고, 입자의 함유량 a 가, 도전성 분말 100 질량부에 대해, 30 질량부 이하이며, 또한, 입자의 입경 D50 (㎛) 과, 입자의 함유량 a (질량부) 의 관계가 하기 식 (1) 을 만족하는, 도체 형성용 조성물.
식 (1) : 80 ≤ D50 (㎛) × a (질량부)

Description

도체 형성용 조성물과 그 제조 방법, 도체와 그 제조 방법, 칩 저항기
본 발명은 도체 형성용 조성물과 그 제조 방법, 도체와 그 제조 방법, 칩 저항기에 관한 것이다.
일반적으로 칩 저항기는, 기판의 표면 및 이면에 형성된 1 쌍의 도체 (표면 전극 및 이면 전극) 와, 1 쌍의 표면 전극의 사이에 형성된 저항체와, 저항체를 덮는 절연성의 보호층과, 기판의 단면 (端面) 에 형성되고, 표면 전극과 이면 전극을 도통하는 1 쌍의 단면 전극을 구비한다. 또, 이들 전극을 덮도록, 도금층이 형성된다. 이면 전극은, 칩 저항기를 회로 기판에 실장했을 때에, 칩 저항기와 회로 기판을 전기적으로 접합시킨다.
칩 저항기는, 예를 들어, 이하의 방법에 의해 제조된다. 먼저, 미리 칩 사이즈에 따른 원하는 치수로 슬릿을 형성한 기판 (슬릿 기판) 을 준비하고, 이 기판 상에, 슬릿을 사이에 걸쳐서, 도체 형성용 조성물을 인쇄하여, 건조시킨 후, 소성함으로써, 기판의 표면과 이면에, 각각 복수 쌍의 도체 (표면 전극 및 이면 전극) 를 형성한다. 다음으로, 기판의 표면에 저항체를, 각 쌍의 표면 전극이 그 양단에 배치되도록 형성한 후, 저항체 상에 프리코트로 불리는 유리층을 형성하고, 트리밍에 의해 저항값을 조정한 후, 추가로 그 위에 보호층으로서, 예를 들어 수지층을 형성한다. 다음으로, 기판을 슬릿을 따라 단책상 (短冊狀) 으로 분할하여, 단면 전극을 형성하고, 나아가 단책상의 기판을 분할하여, 도금한 후 칩상의 저항기를 얻는다.
도체 (표면 전극 및 이면 전극) 는, 예를 들어, 유기 비이클 중에 도전율이 높은 도전성 분말과 유리 프릿 등을 분산시킨 도체 형성용 조성물을, 기판 상에 스크린 인쇄법 등에 의해 필요한 형상으로 도포하고, 120 ℃ ∼ 250 ℃ 정도에서 건조시킨 후, 600 ℃ ∼ 900 ℃ 정도에서 소성하여 형성된다. 또, 기판 양면에 도체 (표면 전극 및 이면 전극) 를 형성시키는 경우, 종래에는, 기판의 일방의 면에 도체 형성용 조성물을 인쇄한 후, 건조, 소성을 실시하여 도체 (예를 들어, 이면 전극) 를 형성하고, 그 후, 기판의 타방의 면에도, 동일하게 인쇄, 건조 및 소성을 실시하여, 도체 (예를 들어, 표면 전극) 를 형성하는 방법이 널리 사용되고 있다.
최근, 비용 삭감이나 에너지 절약화를 목적으로 하여, 건조에서 소성까지의 공정을 간략화하는 것이 행해지고 있다. 예를 들어, 도체 (표면 전극 및 이면 전극) 의 형성 과정에 있어서, 기판의 일방의 면에 도체 형성용 조성물을 인쇄하고, 건조시켜 건조막 (예를 들어, 이면 건조막) 으로 한 후, 기판의 타방의 면에 도체 형성용 조성물을 인쇄하고, 건조시켜 건조막 (예를 들어, 표면 건조막) 으로 하고, 그 후, 기판 양면의 건조막을 동시에 소성함으로써, 소성 공정을 1 회 생략하는 방법이 검토되고 있다. 그러나, 예를 들어, 건조막의 소성을 벨트로 (爐) 에서 실시하는 경우, 벨트와 대향하는 면에 형성된 건조막이 소성시에 벨트로의 벨트 부분에 닿았을 때에, 벨트와 도체가 접합하여, 도체의 일부가 벨트에 부착되어 도체의 패턴에 탈락이 생기거나 하여, 불량 전자 부품이 형성되는 경우가 있다. 또, 벨트에 부착된 도체의 재부착 등의 문제를 방지하기 위해, 벨트에 부착된 도체를 제거하는 공정이 필요하였다. 이와 같은 벨트와 도체의 접합을 방지하기 위해, 기판의 양면에 형성된 건조막을 소성할 때에는, 건조막이 다른 부재에 닿지 않도록 하는 지그를 형성하는 등의 대책을 필요로 한다.
한편, 적층 세라믹 콘덴서 (이하, 「MLCC」라고도 한다) 의 제조 과정에 있어서는, 외부 전극을 형성할 때에, 인접하는 외부 전극끼리가 접합하거나, 적층 세라믹 콘덴서를 싣는 세라믹 등의 선반 널과 외부 전극이 접합하거나 하는 경우가 있다. 종래, 이와 같은 접합을 방지하기 위해, 세라믹 소자에 도전성 페이스트를 도포한 후, 알루미나 분말이나 지르코니아 분말 등의 무기 분말을 바른다는 방법도 있지만, 부착되는 무기 분말의 양에 편차가 있어 충분히 접합을 방지할 수 없다는 문제가 생기는 경우가 있었다. 또, 소성 후에 이것들을 제거하는 작업이 필요하여, 공정이 번잡해진다는 문제도 있었다. 그래서, 적층 세라믹 콘덴서의 외부 전극과 다른 부재의 접합을 방지하기 위해, 몇 가지의 제안이 이루어져 있다.
예를 들어, 특허문헌 1 에서는, 도전성 페이스트에, 여러 종류의 입형 (粒形) 을 갖는 금속 분말, 예를 들어, 대소 2 종류의 구형상 분말과 인편상의 금속 분말 등을 사용하는 것이 기재되어 있다. 또, 특허문헌 2 에서는, 금속 분말과 유리 프릿을 함유하는 도전성 페이스트로서, 금속 분말보다 고융점의 금속 첨가물을 1 ∼ 10 wt％ 함유하는 도전성 페이스트가 기재되어 있다. 이들 도전성 페이스트에 금속 분말을 함유시키는 목적은, 소성시의 금속 분말의 소결을 억제시켜, 형성시키는 금속 성분이 조밀하게 수축하지 않고 금속 성분 간에 간극을 형성시키기 위한 수법이며, 이 간극의 형성에 의해 접합의 원인이 되는 유리 성분이 도체층의 표면으로 배어나오는 것을 방지하고 있다.
또, 특허문헌 3 에서는, 평균 입경이 0.1 ㎜ 이하인 무기 분말을 사용하는 것이 기재되어 있다. 무기 분말은 도체층의 표면에 노출됨으로써, MLCC 의 소성 공정에서 MLCC 칩끼리, 또는 MLCC 칩을 설치하는 세라믹 갑발 (匣鉢) 과의 시이징을 방지하는 방법이 기재되어 있다. 또, 특허문헌 4 에서는, 유리의 유동성을 컨트롤하여 도체층의 표면으로 배어나오는 것을 방지하기 위해, 유리 분말의 조성을 한정하고 있다.
일본 공개특허공보 평8-306580호 일본 공개특허공보 평10-12481호 일본 공개특허공보 평9-129480호 일본 공개특허공보 2001-297628호
상기와 같이, 저항기의 도체 (표면 전극 및 이면 전극) 를 형성하기 위한 소성을 벨트로에서 실시하는 경우, 건조막과 벨트 등의 다른 부재를 지그를 사용하여 닿지 않도록 하는 공정이 필요하여, 공정 간략화의 장해가 되고 있었다.
본 발명은 상기 사정을 감안하여, 건조막이, 예를 들어, 벨트로의 벨트 등의 다른 부재에 접촉해도 소성 공정에서 접합하지 않는 도체 형성용 조성물 및 그 제조 방법을 제공하는 것을 목적으로 한다.
또한, 상기 특허문헌 1 ∼ 4 에 기재되는 기술에서는, 저항체의 도체 (표면 전극 및 이면 전극) 를 형성할 때에는, 이하와 같은 문제가 있었다. 즉, 특허문헌 1 및 특허문헌 2 에 기재된 도전성 페이스트에서는, 도체를 형성할 때에 금속 성분 간에 간극을 형성하기 때문에, 도전성 분말의 소결이 불충분해지고, 도체의 전기 저항률이 높아지기 쉬워, 저저항의 도체가 요구되는 저항기 등의 전자 부품의 전극에 충분히 적응되어 있다고는 할 수 없다. 또, 이들 도전성 페이스트에서는, 도체가 무르게 되기 쉬워, 도체를 개재한 부품 간의 접합 강도가 불충분해지기 쉽다는 문제가 있었다. 또, 이들 도전성 페이스트에서는, 도체의 표면이 성기게 되기 쉽기 때문에, 도체 상에 전해 도금을 하는 경우에는 산성의 도금액이 내부에 침입하기 쉬워, 도금액에 유리 성분이 용출되어 강도의 저하 등을 일으키기 쉽다는 문제가 있었다.
또, 특허문헌 3 의 도전성 페이스트에서는, 실시예에 있어서, 평균 입경이 0.05 ㎜ ∼ 0.2 ㎜ 인 무기 입자를 사용하고 있고, 이와 같은 큰 입자를 함유하는 도전성 페이스트를, 칩 저항기를 제조하기 위한 슬릿 기판 상에 인쇄한 경우, 무기 입자가 슬릿 사이로 배어나오거나, 슬릿 기판을 분할할 때에, 무기 입자가 탈락되어, 전극에 구멍이 나거나, 탈락된 무기 입자가 오염을 일으키거나 하여, 제조 공정에 문제가 생기는 경우가 있다. 또, 통상, 도전성을 갖지 않는 무기 분말을 표면에 노출되도록 전자 부품을 제조하면 회로 기판 상에 실장할 때에 접속 불량을 일으키는 원인이 되어, 불량률이 증가하는 원인이 되기 때문에 바람직하지 않다고 생각된다.
또한, 특허문헌 4 에 기재된 도전성 페이스트에서는, 유리 분말에 알칼리 금속 산화물이 함유되어 있고, 예를 들어, 칩 저항기에 있어서 도체와 저항체 등의 다른 부재를 조합하는 경우, 알칼리 성분이 다른 부재에 들어가기 쉬워, 부재의 특성에 영향을 주는 경우가 있다. 또, 이 도전성 페이스트에 사용되는 유리 분말의 조성은, 세라믹 소체 (素體) 에 대해 잘 젖지 않는다고 기재되는 바와 같이, 도체층을 세라믹에 형성하는 경우, 모재에 대한 밀착 강도를 얻기 어렵다.
본 발명의 제 1 양태에서는, 도전성 분말과, 도전성 분말 이외의 입자와, 유리 프릿과, 유기 비이클을 함유하는 도체 형성용 조성물로서, 입자의 체적 기준의 누적 분포에 있어서의 50 ％ 누적시의 입경 D50 이, 얻어지는 도체의 막 두께에 대해 1.5 배 이상 4 배 이하이고, 입자의 함유량 a 가, 도전성 분말 100 질량부에 대해, 30 질량부 이하이며, 또한, 입자의 입경 D50 (㎛) 과, 입자의 함유량 a (질량부) 의 관계가 하기 식 (1) 을 만족하는, 도체 형성용 조성물이 제공된다.
식 (1) : 80 ≤ D50 (㎛) × a (질량부)
또, 입자의 입경 D50 이, 4.5 ㎛ 이상 24 ㎛ 이하인 것이 바람직하다. 또, 입자는, 금속 산화물 또는 금속 질화물 중 적어도 하나를 함유하는 것이 바람직하다. 또, 입자는, Al 및 Cu 중의 적어도 1 종류를 함유하는 것이 바람직하다. 또, 입자는, 산화알루미늄 입자를 함유하는 것이 바람직하다. 또, 도전성 분말이, Au, Ag, Pd 및 Pt 중의 적어도 1 종류를 함유하는 것이 바람직하다. 또, 유기 비이클은, 바인더 수지와 용제를 함유하고, 도체 형성용 조성물 100 질량부에 대해, 5 질량부 이상 120 질량부 이하 함유되는 것이 바람직하다. 상기 도체 형성용 조성물은, 추가로 틱소제를 함유하는 것이 바람직하다. 또, 벨트로를 사용하여, 도체를 형성한 경우에, 입자의 일부가 도체층의 표면에 노출됨으로써, 도전성 분말의 벨트에 대한 시이징을 방지할 수 있는 것이 바람직하다. 또, 도전성 조성물은, 칩 저항기의 표면 전극 및 이면 전극의 적어도 일방에 사용되는 것이 바람직하다.
본 발명의 제 2 양태에서는, 도전성 분말과, 유리 프릿과, 유기 비이클을 함유하는 원료를, 3본 롤 밀을 사용하여, 분산하여 얻어진 혼합물에, 도전성 분말 이외의 입자를, 저압에서 첨가하여, 혼합하는 것을 구비하고, 입자는, 입경 D50 이, 도체의 막 두께에 대해 1.5 배 이상 4 배 이하이고, 입자의 함유량 a 가, 도전성 분말 100 질량부에 대해, 30 질량부 이하이며, 또한, 입자의 입경 D50 (㎛) 과, 입자의 함유량 a (질량부) 의 관계가 하기 식 (1) 을 만족하는, 도체 형성용 조성물의 제조 방법이 제공된다.
식 (1) : 80 ≤ D50 (㎛) × a (질량부)
본 발명의 제 3 양태에서는, 기판 상에 형성된, 금속과, 금속 이외의 입자와, 유리를 함유하는 층상의 도체로서, 상기 도체 형성용 조성물을 사용하여 형성되고, 입자는, 도체의 두께에 대해, 1.5 배 이상 4 배 이하의 입경을 갖고, 입자의 일부가 도체의 표면에 노출되는, 도체가 제공된다.
또, 도체에 있어서, 입자는, 기판의 조성과 동일한 조성을 갖는 것이 바람직하다.
본 발명의 제 4 양태에서는, 상기 도체 형성용 조성물을, 기판 상에 도포하고, 건조시킨 후, 산성 분위기하, 600 ℃ 이상 900 ℃ 이하에서 소성하는 것을 구비하는 도체의 제조 방법으로서, 입자는, 도체의 두께에 대해, 1.5 배 이상 4 배 이하의 입경을 갖고, 입자의 일부가, 도체의 표면으로부터 노출되는, 도체의 제조 방법이 제공된다.
또, 벨트로를 사용하여, 소성하고, 분말의 일부가, 도체의 표면에 노출됨으로써, 도전성 분말의 벨트에 대한 시이징을 방지하는 것이 바람직하다.
본 발명의 제 5 양태에서는, 기판, 도체, 및, 저항체를 적어도 구비하고, 도체는, 상기 도체를 사용하여 형성된, 칩 저항기가 제공된다.
본 발명의 도체 형성용 조성물은, 도체의 제조 공정에 있어서, 종래의 기술로는 방지하는 것이 곤란하였던, 소성 과정에서 도체 (건조막) 가, 예를 들어, 벨트로의 벨트 등의 다른 부재와 접합하는 현상을 억제할 수 있다. 또, 본 발명의 도체 형성용 조성물의 제조 방법은, 상기 도체 형성용 조성물을 간편하게 제조할 수 있다. 또, 상기 도체 형성용 조성물을 사용하여 얻어진 도체는, 벨트로의 벨트와 접촉시켜 소성하여 얻어진 경우에도, 벨트에 대한 도체 성분의 접합이 억제된다.
도 1(A) 는, 기판부 상에 형성된 도체의 일례를 모식적으로 나타내는 단면도이고, 도 1(B) 는, 도체를 포함하는 일부를 확대한 단면도이다.
도 2(A) 는, 건조막을 형성한 기판부를 벨트로의 벨트 상에 재치 (載置) 한 상태의 일례를 모식적으로 나타내는 단면도이고, 도 2(B) 는, 건조막을 포함하는 일부를 확대한 단면도이다.
도 3 은, 도체 형성용 조성물의 제조 방법의 일례를 나타내는 플로 차트이다.
도 4 는, 도체의 제조 방법의 일례를 나타내는 플로 차트이다.
도 5 는, 칩 저항기의 일례를 나타내는 모식도이다.
도 6 은, 평균 입경 (D50) 과, 입자의 함유량 a 와, 벨트로에서의 시이징의 유무의 관계를 나타내는 그래프이다.
이하, 본 발명의 실시형태의 일례에 대해, 도 1 ∼ 5 를 참조하여 상세하게 설명한다. 또한, 도면에 있어서는, 각 구성을 알기 쉽게 하기 위해, 일부를 강조하거나, 혹은 일부를 간략화하여 나타내고 있으며, 실제의 구조 또는 형상, 축척 등이 상이한 경우가 있다.
1. 도체 형성용 조성물 및 도체
본 실시형태의 도체 형성용 조성물은, 도전성 분말과, 상기 도전성 분말 이외의 입자와, 유리 프릿과, 유기 비이클을 함유한다. 상기 입자는, 도전성 분말을 소결시켜 층상의 도체를 형성했을 때에, 이 도체의 두께보다 큰 평균 입경을 가질 수 있다. 이하, 도 1, 2 를 참조하여, 본 실시형태의 도체 형성용 조성물을 사용하여 형성된 도체에 대해 설명한다.
도 1(A) 는, 기판부 상에 형성된 본 실시형태의 도체의 일례를 나타내는 모식도이다. 도체 (10) 는, 기판부 (20) 의 일방 또는 양방의 표면 상에 층상으로 형성된다. 도체 (10) 는, 도체 형성용 조성물을, 슬릿 기판 (기판부 (20)) 에 도포하여, 건조시킨 후, 소성하여 형성된다. 여기서, 기판부 (20) 란, 슬릿 기판 중의, 1 개의 칩을 형성하는 부분을 말한다. 또한, 도체 (10) 는, 기판부 (20) 의 일방의 표면 (표면 또는 이면) 상에 형성되어도 되고, 양방의 표면 (표면 및 이면) 상에 형성되어도 된다.
도 1(B) 는, 도 1(A) 의 파선으로 둘러싼 도체의 부분을 확대하여 나타내는 도면이다. 도 1(B) 에 나타내는 바와 같이, 도체 (10) 는, 도전성 분말 이외의 입자 (1) (이하, 「입자 (1)」라고도 한다) 와, 도전성 분말이 소결되어 형성된 도체부 (2) 를 포함한다. 도체부 (2) 는, 도전성 분말에서 유래하는 금속, 및, 유리 프릿에서 유래하는 유리를 함유한다. 또한, 도체 형성용 조성물에 함유되는 유기 비이클에서 유래하는 성분은, 건조, 소성의 공정에서 제거된다.
입자 (1) 는, 도체부 (2) (도체) 의 두께보다 큰 입경을 갖고, 입자 (1) 의 일부가, 도체부 (2) 의 표면으로부터 노출된다. 입자 (1) 의 입경은, 예를 들어, 도체부 (2) 의 막 두께에 대해, 1.5 배 이상 4 배 이하이고, 1.5 배 이상 2.5 배 이하인 것이 바람직하며, 1.5 배 이상 2 배 미만인 것이 보다 바람직하다. 또한, 도체부 (2) 의 두께는, 접촉식 표면 조도계를 사용하여 측정할 수 있다.
또, 도체 (10) 는, 저항체의 도체 (표면 전극 및 이면 전극의 적어도 일방) 로서 사용되는 경우, 도체부 (2) 의 두께는, 1 ㎛ 이상 10 ㎛ 이하로 할 수 있고, 3 ㎛ 이상 6 ㎛ 이하인 것이 바람직하다.
도체 형성용 조성물 중, 입자 (1) 의 입경 D50 은, 예를 들어 1 ㎛ 이상 40 ㎛ 이하이고, 도체부 (2) 의 막 두께를 3 ㎛ 이상 6 ㎛ 이하로 하는 경우, 바람직하게는 4.5 ㎛ 이상 24 ㎛ 이하이다. 입경 D50 이 상기 범위인 경우, 도체 형성용 조성물의 제조 공정에 있어서, 분말을 해쇄 (解碎)·분산할 때에, 그 분말의 충분한 전단 응력을 확보하여, 안정적인 도체 형성용 조성물의 품질로 할 수 있고, 소성시, 벨트로에 있어서의 벨트 등의 다른 부재에 대한 건조막의 접합 (시이징) 을 효율적으로 억제할 수 있다. 또, 도체 형성용 조성물 중의 입자 (1) 는, 입경 D50 이, 소성 후에 도체 (10) 로부터의 입자 (1) 의 탈락을 보다 억제한다는 관점에서, 2 ㎛ 이상 20 ㎛ 이하인 것이 바람직하고, 2 ㎛ 이상 10 ㎛ 이하인 것이 보다 바람직하다. 또, 도체 형성용 조성물 중의 입자 (1) 의 입경 D50 이 상기 범위인 경우, 후술하는 바와 같이, 또, 칩 저항기를 분할하는 공정에서 입자 (1) 의 탈락을 충분히 방지할 수 있다. 여기서, 입자 (1) 의 입경 D50 이란, 동적 광 산란법으로부터 산출되는 체적 기준의 누적 분포에 있어서의 50 ％ 누적시의 입경을 말한다. 또한, 후술하는 도체 형성용 조성물의 제조 방법을 사용한 경우, 입자 (1) 의 입경은, 도체 형성용 조성물 중에 함유되는 입자 (1) 와 거의 동일한 입경을 유지할 수 있기 때문에, 예를 들어, 원하는 도체부 (2) 의 두께보다 큰 입경 D50 을 갖는 입자 (1) 를 도체 형성용 조성물의 재료로서 사용할 수 있다. 또, 도체 형성용 조성물 및 도체 (10) 중의 입자 (1) 의 입경이, 상기 서술한 바와 같이 도체 형성용 조성물의 재료로서 사용되는 입자 (1) 의 입경과 거의 동일한 형상을 유지하고 있는 경우, 도체 형성용 조성물 및 도체 (10) 중의 입자 (1) 의 입경 D50 으로는, 재료로서 사용한 입자 (1) 의 입경 D50 을 사용할 수 있다. 또, 도체 형성용 조성물 및 도체 (10) 중의 입자 (1) 의 실제의 입경은, 단면 (斷面) 의 주사 전자 현미경 (SEM) 관찰 등에 의해 확인할 수 있다.
도체 형성용 조성물 중, 입자 (1) 의 입경 D50 (㎛) 과, 도전성 분말 100 질량부에 대한 입자 (1) 의 함유량 a (질량부) 는, 하기 식 (1) 의 관계를 만족한다.
식 (1) : 80 ≤ D50 (㎛) × a (질량부)
상기 식 (1) 을 만족하는 경우, 소성시, 벨트로에 있어서의 벨트 등의 다른 부재에 대한 건조막의 접합 (시이징) 을 효율적으로 억제할 수 있다.
또, 입자 (1) 의 함유량 a (질량부) 는, 상기 식 (1) 을 만족하며, 또한, 도전성 분말 100 질량부에 대해, 30 질량부 이하인 것이 바람직하고, 20 질량부 이하인 것이 보다 바람직하며, 15 질량부 이하인 것이 더욱 바람직하다. 입자 (1) 의 함유량이 상기 식 (1) 을 만족하면, 다른 부재에 대한 건조막의 접합 (시이징) 은 억제할 수 있지만, 또한, 함유량의 상한이 상기 범위인 경우, 도체 형성용 조성물 중의 입자 (1) 의 함유량을 저감시키고, 도전성 분말의 함유량을 늘릴 수 있기 때문에, 양호한 도전성을 유지할 수 있다.
입자 (1) 는, 도체 형성용 조성물을, 도전성 분말을 소결할 수 있는 온도에서 소성했을 때에, 소결되지 않는 입자를 사용할 수 있다. 즉, 입자 (1) 는, 도전성 분말보다 소결 개시 온도가 높고, 120 ℃ 이상 900 ℃ 이하의 범위에서 융해되지 않는 입자를 사용할 수 있다. 입자 (1) 의 융점은, 예를 들어, 1400 ℃ 이상 4300 ℃ 이하인 것이 바람직하다.
입자 (1) 는, 예를 들어, 금속 산화물, 금속 탄화물 및 금속 질화물 중 적어도 하나를 함유하는 입자를 사용할 수 있고, Al, Si, Zr 및 Cu 중의 적어도 1 종류를 함유하는 입자를 사용하는 것이 바람직하다. 입자 (1) 는, 구체적으로는, 질화알루미늄 분말, 알루미나 분말, 탄화규소 분말, 질화규소 분말, 지르코니아 분말 등의 세라믹스 입자를 사용할 수 있고, 바람직하게는, 알루미나 분말 (산화알루미늄 입자) 을 사용할 수 있다. 입자 (1) 로서 알루미나 분말을 사용하면, 저가이며 다른 입자와 동등한 효과를 발휘하기 때문에 공업적으로 바람직하다.
또, 입자 (1) 는, 절연성의 입자를 사용할 수 있고, 기판과 동일한 재료로 이루어지는 분말을 사용할 수 있다. 특히, 기판으로서 알루미나 기판을 사용한 경우, 금속 산화물 입자 (1) 가 알루미나 입자인 것이 바람직하다. 또, 입자 (1) 로서 알루미나 분말을 사용한 도체 (10) 는, 각형 칩 저항기를 제조할 때에, 알루미나 기판에 형성하는 이면 전극에 특히 적합하다.
도 2(A) 는, 건조막을 형성한 기판부를 벨트로의 벨트 상에 재치한 상태를 나타내는 모식도이다. 도 2(B) 는, 도 2(A) 의 파선으로 둘러싼 건조막의 부분을 확대하여 나타내는 도면이고, 소성 후의 벨트와 접촉하는 건조막 (11) 의 부분을 확대하여 나타내는 도면이다. 도 2 에 나타내는 바와 같이, 본 실시형태의 도체 형성용 조성물을 사용하여 형성된 건조막 (11) 을, 벨트로에서 소성할 때, 도체부 (2) 의 표면에 노출된 입자 (1) 가 벨트와 접촉하기 때문에, 건조막 (11) 과 벨트 (30) 의 접촉 면적을 작게 할 수 있고, 건조막 (11) 중의 도체부 (2) 와, 벨트로 중의 벨트나 다른 부재의 접합 (시이징) 을 억제할 수 있다. 또한, 건조막 (11) 의 소성은, 벨트로 이외에서 실시해도 되고, 그 경우에는, 건조막 (11) 을 형성한 슬릿 기판을 재치한 부재와, 건조막 (11) 의 접촉 부분의 접합 (시이징) 을 방지할 수 있다.
이하, 도체 형성용 조성물을 구성하는 입자 (1) 이외의 성분에 대해 설명한다.
[도전성 분말]
도전성 분말은, 특별히 한정되지 않고, 일반적으로 도체 형성용 조성물에 사용되는 것을 사용할 수 있다. 도전성 분말은, 예를 들어, Au, Ag, Pd 및 Pt 중의 적어도 1 종류를 함유할 수 있다. 또, 도전성 분말은, 도체 형성용 조성물에 대해, 40 질량％ 이상 90 질량％ 이하 함유할 수 있다.
[유리 프릿]
본 실시형태의 도전성 조성물에 사용되는 유리 프릿은, 특별히 제한되지 않고, 일반적으로 도체 형성용 조성물에 사용되는 유리 프릿이 사용된다. 예를 들어, 유리 프릿으로서, 평균 입경이 0.5 ㎛ 이상 5 ㎛ 이하이고, 연화점이 500 ℃ 이상 700 ℃ 이하인 붕규산 유리 (SiO2-B2O3 계) 등의 무연이며 실질적으로 알칼리 금속을 함유하지 않는 유리 프릿을 사용할 수 있다. 유리 프릿에는, 유리와 기판의 젖음성이나, 기판과 도체의 밀착성의 향상, 또한 도체의 내산화성을 향상시키는 목적으로, CaO, BaO, ZnO, TiO2, V2O5 등의 성분을 유리 성분으로서 함유해도 된다. 또, 유리 프릿은, 도체 형성용 조성물에 대해, 0.1 질량％ 이상 10 질량％ 이하의 범위에서 함유될 수 있다.
[유기 비이클]
유기 비이클은, 바인더 수지를 용제에 용해한 것이다. 바인더 수지로는, 종래와 동일하게, 에틸셀룰로오스, 아크릴레이트, 메타크릴레이트, 부티랄, 변성 셀룰롤, 변성 아크릴레이트, 변성 메타크릴레이트, 변성 부티랄 등을 사용할 수 있다. 바인더 수지는, 도체 형성용 조성물에 대해 1 질량％ 이상 15 질량％ 이하의 범위에서 함유되는 것이 바람직하다. 바인더 수지의 함유량이 1 질량％ 미만인 경우, 도체 형성용 조성물의 핸들링성이 나쁘고, 도체를 형성할 때에 필요한 페이스트로서의 점도 특성이 얻어지지 않는 경우가 있다. 한편, 바인더 수지의 함유량이 15 질량％ 를 초과하는 경우, 점도가 지나치게 높아져 스크린 인쇄시의 스크린 빠져나감이 나빠져, 막힘의 원인이 되는 경우가 있다.
용제로는, 테르피네올, 카르비톨, 변성 테르피네올, 변성 카르비톨, 알코올, 프탈산에스테르, 아디프산에스테르, 트리멜리트산에스테르, 시트르산에스테르, 세바크산에스테르, 아젤라산에스테르, 말레산에스테르, 벤조산에스테르 등의 유기 용제를 사용할 수 있다. 또, 유기 비이클 중의 용제의 배합량은, 종래와 동일한 배합량으로 사용할 수 있고, 예를 들어, 도체 형성용 조성물에 대해 20 ∼ 60 질량％ 의 범위에서 함유될 수 있다.
[틱소제]
추가로 도체 형성용 조성물은, 틱소제를 함유해도 된다. 틱소제로는, 산화 폴리올레핀, 수소 첨가 피마자유계, 아마이드 왁스계, 중합유계, 계면 활성제계를 주성분으로 한 것이나, 흄드실리카를 사용할 수 있다. 틱소제를 함유함으로써, 도체 형성용 조성물의 분리를 억제하고, 슬릿 흐름의 발생을 억제하는 효과를 높일 수 있다.
2. 도체 형성용 조성물의 제조 방법
상기 도체 형성용 조성물의 제조 방법은, 특별히 한정되지 않고, 상기 각 재료를 종래 공지된 방법을 사용하여, 혼합함으로써 제조할 수 있다. 도 3 은, 본 실시형태의 도체 형성용 조성물을 제조하는 방법으로서 바람직하게 사용할 수 있는 제조 방법의 일례를 나타낸다. 이하, 도 3 을 참조하여, 본 실시형태의 도체 형성용 조성물의 제조 방법에 대해 설명한다.
먼저, 도전성 분말과, 유리 프릿과, 유기 비이클을 함유하는 원료를, 분산시켜 혼합물을 얻는다 (스텝 S10). 원료를 분산하는 방법은, 특별히 한정되지 않고, 예를 들어, 상기 도전성 분말과, 유리 프릿과, 유기 비이클을 함유하는 재료를, 공지된 분산 장치를 사용하여 혼합함으로써 분산할 수 있다.
분산 장치로는, 고압 유화 장치, 혼합 교반기, 흡인 분산 교반기, 비드 밀, 볼 밀, 3본 롤 밀 등을 사용할 수 있지만, 이것 중에서도, 보다 균일하게 재료를 해쇄, 분산시킨다는 관점에서, 3본 롤 밀을 사용하는 것이 바람직하다.
이어서, 얻어진 혼합물에, 입자 (1) 를 첨가하고, 혼합하여, 도체 형성용 조성물을 얻는다 (스텝 S20). 혼합물과 입자 (1) 를 혼합할 때에는, 입자 (1) 가 파괴되지 않을 정도의 압력 (저압) 으로 혼합하는 것이 바람직하다.
혼합물에 첨가시키는 입자 (1) 는, 상기 서술한 바와 같이, 입경 D50 이, 도체의 막 두께에 대해 1.5 배 이상 4 배 이하이고, 입자의 함유량 a 가, 도전성 분말 100 질량부에 대해, 30 질량부 이하이며, 또한, 입자의 입경 D50 (㎛) 과, 상기 입자의 함유량 a (질량부) 의 관계가 하기 식 (1) 을 만족하는 것이 바람직하다.
식 (1) : 80 ≤ D50 (㎛) × a (질량부)
예를 들어, 3본 롤 밀을 사용하여 혼합물과 입자 (1) 를 혼합하는 경우, 3본 롤 밀의 롤간의 갭을 입자 (1) 의 입경 D50 보다 넓게 설정하는 것이 바람직하다. 롤간의 갭을 상기 범위에서 적절히 조정하는 경우, 혼합 공정에 있어서의 입자 (1) 의 분쇄를 억제하여, 얻어지는 도체 형성용 조성물 중의 입자 (1) 의 입경을 원하는 범위로 제어하면서, 각 재료를 균일하게 분산시킬 수 있다.
3. 도체의 제조 방법
도 4 는, 본 실시형태의 도체의 제조 방법의 일례를 나타내는 도면이다. 이하, 도 4 를 참조하여, 본 실시형태의 도체의 제조 방법을 설명한다.
먼저, 상기 도체 형성용 조성물을 기판의 적어도 일방의 면에 도포한다 (스텝 S30). 도포는, 예를 들어, 스크린 인쇄 등을 사용할 수 있다. 기판은, 예를 들어, 슬릿을 갖는 슬릿 기판을 사용할 수 있다. 슬릿 기판은, 이후의 공정에서, 슬릿을 따라 분할되어, 각각의 칩 부품이 형성된다. 또한, 슬릿 기판을 사용하는 경우, 도 1 ∼ 도 2 에 나타나는 기판부 (20) 는, 칩 부품 (예를 들어, 칩 저항체) 에 있어서의 1 개의 칩분에 대응하는 기판 부분이다.
이어서, 도체 형성용 조성물을 도포한 기판을 건조시켜, 기판 상에 건조막을 형성한다 (스텝 S40). 건조 조건은, 특별히 한정되지 않고, 도체 형성용 조성물에 함유되는 용제의 적어도 일부를 제거할 수 있으면 된다. 건조는, 예를 들어, 최고 온도가 120 ℃ 이상 250 ℃ 이하가 되도록 설정된 벨트 건조로 또는 고정식 건조로를 사용하여 실시할 수 있다. 건조 시간은, 설정 온도에 따라 적절히 조절할 수 있다.
기판의 양면 (표면 및 이면) 에 상기 도체 형성용 조성물을 도포하는 경우, 기판의 일방의 면에 스크린 인쇄 등으로부터 도포하여 건조시킨 후, 기판의 타방의 면에, 동일하게, 상기 도체 형성용 조성물을 도포하여 건조시킨다. 이 공정에 의해, 예를 들어, 도 2(A) 에 나타내는 바와 같이, 기판부 (20) 의 이면 및 표면의 양면에, 소정 간격을 갖고, 대향하는 1 쌍의 건조막 (11) 을 얻을 수 있다.
이어서, 건조막을 형성한 기판을 소성한다 (스텝 S50). 소성 공정 (스텝 S50) 에 있어서, 상기 도체 형성용 조성물에 함유되는 도전성 분말이 소결되어, 도 1(B) 에 나타내는 바와 같은 도체부 (2) 가 형성된다. 소성 조건은, 특별히 한정되지 않고, 도전성 분말이 소결되는 조건을 사용할 수 있지만, 대기 분위기 중에서 실시하는 것이 바람직하다. 소성은, 예를 들어, 최고 온도가 600 ℃ 이상 900 ℃ 이하가 되도록 설정된 벨트로 (벨트 건조로) 에서 실시할 수 있다. 소성 시간은, 설정 온도에 따라 적절히 조절할 수 있다.
4. 저항기
도 5 는, 본 실시형태의 저항기 (칩 저항기) 의 일례를 나타내는 모식도이다. 저항기 (100) 는, 기판 (20), 도체 (10), 및, 저항체 (40) 를 적어도 구비한다. 또, 저항기 (100) 는, 저항체 (40) 상에, 유리층이나 수지층 등의 보호층 (50) 을 갖는다.
저항기 (100) 를 구성하는 도체 (10) 는, 도 5 에 나타내는 바와 같이, 표면 전극 (10a) 및 이면 전극 (10b) 을 포함한다. 표면 전극 (10a) 및/또는 이면 전극 (10b) 은, 상기 도체 형성용 조성물을 사용하여 형성된 도체로 형성된다. 저항기 (100) 는, 종래 공지된 제조 방법에 의해 제조할 수 있다.
실시예
이하, 본 발명에 대해 실시예에 의해 추가로 설명을 실시하지만, 본 발명의 범위는, 이 실시예에 의해 제한되지는 않는다.
(실시예 1)
(1) 도체 형성용 조성물의 제조
도전성 분말로서 Ag 분말 50 질량％ 와, 바인더 수지로서 에틸셀룰로오스 4 질량％ (테르피네올 (용제) 에 용해시킨 유기 비이클로서) 와, 유리 프릿 4 질량％ 와, 추가로 산화 폴리올레핀을 주성분으로 한 가열 잔분 (殘分) 25 ％ 의 틱소제 1 질량％ 를 첨가하고, 3본 롤 밀 (뷸러 (주) 제조, SDY-300) 로 해쇄·분산하여 혼합물을 제조하였다. 얻어진 혼합물에, 산화물 분말 (입자 (1)) 로서 평균 입경 (D50) 20 ㎛ 의 알루미나 분말을 도전성 분말에 대해 4 질량부 (도체 형성용 조성물 100 질량％ 중에 2 질량％) 첨가하고 분산하여, 도체 형성용 조성물을 얻었다. 또한, 유기 비이클 중의 용제는, 도체 형성용 조성물 전체가 100 질량％ 가 되도록 조정하여 첨가하였다.
(2) 도체의 제조
얻어진 도체 형성용 조성물을 알루미나 기판에 두께 35 ㎛ 로 도포하고, 최고 도달 온도 190 ℃ 의 벨트로에서 10 분 건조시켜 건조막을 형성 후, 얻어진 건조막이 벨트로의 벨트에 접촉하는 상태에서, 피크 온도 850 ℃ 로 설정된 벨트식 소성로에서 15 분 소성하여, 알루미나 기판 상에 층상의 도체를 형성하였다. 얻어진 도체의 두께를, 촉침식 표면 조도계 ((주) 도쿄 정밀 제조, SURFCOM 480A) 를 사용하여 측정하였다. 또, 얻어진 도체의 단면 SEM 이미지로부터 관찰한 결과, 알루미나 입자가, 도체의 표면에 노출되어 있는 것이 확인되었다.
(벨트에 대한 시이징 평가)
벨트 부재와 도체의 접합의 유무를, 광학 현미경을 사용하여 도체의 벨트와의 접촉 부분, 또한 접촉하고 있던 벨트 표면을 관찰함으로써 평가하였다. 도체의 벨트와의 접촉 부분에 탈락이 확인되고, 벨트 표면에 Ag 가 관찰된 경우에는 × (벨트와 도체의 시이징 있음) 로 평가하고, 도체의 벨트와의 접촉 부분의 탈락이 없고, 벨트 표면에도 Ag 부착이 관찰되지 않은 경우에는, ○ (벨트와 도체의 시이징 없음) 로 평가하였다.
(산화물 분말의 잔류 평가)
산화물 분말 (입자 (1)) 이 소성 후에도 도체 내에 잔류하고 있는지를, 광학 현미경을 사용하여 도체 표면을 관찰함으로써 평가하였다. 산화물 분말의 탈락이 1 개도 확인되지 않은 경우를 ○, 산화물 분말의 탈락이 1 ∼ 2 개이고, 탈락한 산화물 분말에 의한 영향이 거의 없다고 생각되는 경우를 △, 산화물 분말의 탈락이 3 개 이상이고 탈락한 산화물 분말이 제조하는 전자 부품에 악영향을 미친다고 생각되는 경우를 × 로 평가하였다.
(실시예 2)
틱소제로서, 흄드실리카를 0.4 질량％ 첨가한 것 이외에는, 실시예 1 과 동일한 조건으로 도체 형성용 조성물을 제조하였다. 얻어진 도체 형성용 조성물을 사용하여, 벨트부와의 접합 및 산화물 분말의 잔류 상태에 대해 확인하였다. 결과를 표 1 에 나타낸다.
(실시예 3)
평균 입경 (D50) 11 ㎛ 의 알루미나 분말을 도전성 분말에 대해 8 질량부 (도체 형성용 조성물 100 질량％ 중에 4 질량％) 첨가한 것 이외에는, 실시예 1 과 동일한 조건으로 도체 형성용 조성물을 제조하였다. 얻어진 도체 형성용 조성물을 사용하여, 벨트부와의 접합 및 산화물 분말 잔류 상태에 대해 확인하였다. 결과를 표 1 에 나타낸다.
(실시예 4)
틱소제로서, 흄드실리카를 0.4 질량％ 첨가한 혼합물을 3본 롤 밀로 제조 후, 평균 입경 (D50) 11 ㎛ 의 알루미나 분말을 도전성 분말에 대해 8 질량부 (도체 형성용 조성물 100 질량％ 중에 4 질량％) 첨가한 것 이외에는, 실시예 1 과 동일한 조건으로 도체 형성용 조성물을 제조하였다. 얻어진 도체 형성용 조성물을 사용하여, 벨트부와의 접합 및 산화물 분말 잔류 상태에 대해 확인하였다. 결과를 표 1 에 나타낸다.
(실시예 5)
평균 입경 (D50) 8 ㎛ 의 알루미나 분말을 도전성 분말에 대해 12 질량부 (도체 형성용 조성물 100 질량％ 중에 6 질량％) 첨가한 것 이외에는, 실시예 1 과 동일한 조건으로 도체 형성용 조성물을 제조하였다. 얻어진 도체 형성용 조성물을 사용하여, 벨트부와의 접합 및 산화물 분말 잔류 상태에 대해 확인하였다. 결과를 표 1 에 나타낸다.
(실시예 6)
입자 (1) 로서 평균 입경 (D50) 8 ㎛ 의 질화알루미늄을 도전성 분말에 대해 12 질량부 (도체 형성용 조성물 100 질량％ 중에 6 질량％) 첨가한 것 이외에는, 실시예 1 과 동일한 조건으로 도체 형성용 조성물을 제조하였다. 얻어진 도체 형성용 조성물을 사용하여, 벨트부와의 접합 및 산화물 분말 잔류 상태에 대해 확인하였다. 결과를 표 1 에 나타낸다.
(실시예 7)
입자 (1) 로서 평균 입경 (D50) 8 ㎛ 의 탄화규소를 도전성 분말에 대해 12 질량부 (도체 형성용 조성물 100 질량％ 중에 6 질량％) 첨가한 것 이외에는, 실시예 1 과 동일한 조건으로 도체 형성용 조성물을 제조하였다. 얻어진 도체 형성용 조성물을 사용하여, 벨트부와의 접합 및 산화물 분말 잔류 상태에 대해 확인하였다. 결과를 표 1 에 나타낸다.
(실시예 8)
입자 (1) 로서 평균 입경 (D50) 8 ㎛ 의 지르코니아를 도전성 분말에 대해 12 질량부 (도체 형성용 조성물 100 질량％ 중에 6 질량％) 첨가한 것 이외에는, 실시예 1 과 동일한 조건으로 도체 형성용 조성물을 제조하였다. 얻어진 도체 형성용 조성물을 사용하여, 벨트부와의 접합 및 산화물 분말 잔류 상태에 대해 확인하였다. 결과를 표 1 에 나타낸다.
(비교예 1)
혼합물에, 알루미나 분말 및 틱소제를 첨가하지 않았던 것 이외에는, 실시예 1 과 동일한 조건으로 제조하여 도체 형성용 조성물을 얻었다. 얻어진 도체 형성용 조성물을 사용하여, 벨트부와의 접합 및 산화물 분말 잔류 상태에 대해 확인하였다. 결과를 표 1 에 나타낸다.
(비교예 2)
틱소제로서, 산화 폴리올레핀을 주성분으로 한 가열 잔분 25 ％ 의 틱소제를 1 질량％ 첨가하고, 평균 입경 (D50) 11 ㎛ 의 알루미나 분말을 도전성 분말에 대해 4 질량부 (도체 형성용 조성물 100 질량％ 중에 2 질량％) 첨가한 것 이외에는, 실시예 1 과 동일한 조건으로 도체 형성용 조성물을 제조하였다. 얻어진 도체 형성용 조성물을 사용하여, 벨트부와의 접합 및 산화물 분말 잔류 상태에 대해 확인하였다. 결과를 표 1 에 나타낸다.
(비교예 3)
틱소제로서 흄드실리카를 0.4 질량％ 첨가하고, 평균 입경 (D50) 11 ㎛ 의 알루미나 분말을 도전성 분말에 대해 4 질량부 (도체 형성용 조성물 100 질량％ 중에 2 질량％) 첨가한 것 이외에는, 실시예 1 과 동일한 조건으로 도체 형성용 조성물을 제조하였다. 얻어진 도체 형성용 조성물을 사용하여, 벨트부와의 접합 및 산화물 분말 잔류 상태에 대해 확인하였다. 결과를 표 1 에 나타낸다.
(비교예 4)
틱소제로서 산화 폴리올레핀을 주성분으로 한 가열 잔분 25 ％ 의 틱소제를 1 질량％ 첨가하고, 평균 입경 (D50) 4.7 ㎛ 의 알루미나 분말을 도전성 분말에 대해 12 질량부 (도체 형성용 조성물 100 질량％ 중에 6 질량％) 첨가한 것 이외에는, 실시예 1 과 동일한 조건으로 도체 형성용 조성물을 제조하였다. 얻어진 도체 형성용 조성물을 사용하여, 벨트부와의 접합 및 산화물 분말 잔류 상태에 대해 확인하였다. 결과를 표 1 에 나타낸다.
(비교예 5)
틱소제로서 흄드실리카를 0.4 질량％ 첨가하고, 평균 입경 (D50) 4.7 ㎛ 의 알루미나 입자를 도전성 분말에 대해 12 질량부 (도체 형성용 조성물 100 질량％ 중에 6 질량％) 첨가한 것 이외에는, 실시예 1 과 동일한 조건으로 도체 형성용 조성물을 제조하였다. 얻어진 도체 형성용 조성물을 사용하여, 벨트부와의 접합 및 산화물 분말 잔류 상태에 대해 확인하였다. 결과를 표 1 에 나타낸다.
(비교예 6)
틱소제로서, 산화 폴리올레핀을 주성분으로 한 가열 잔분 25 ％ 의 틱소제를 1 질량％ 첨가하고, 평균 입경 (D50) 4.7 ㎛ 의 알루미나 분말을 도전성 분말에 대해 16 질량부 (도체 형성용 조성물 100 질량％ 중에 8 질량％) 첨가한 것 이외에는, 실시예 1 과 동일한 조건으로 도체 형성용 조성물을 제조하였다. 얻어진 도체 형성용 조성물을 사용하여, 벨트부와의 접합 및 산화물 분말 잔류 상태에 대해 확인하였다. 결과를 표 1 에 나타낸다.
(비교예 7)
틱소제로서 흄드실리카를 0.4 질량％ 첨가하고, 평균 입경 (D50) 4.7 ㎛ 의 알루미나 분말을 도전성 분말에 대해 16 질량부 (도체 형성용 조성물 100 질량％ 중에 8 질량％) 첨가한 것 이외에는, 실시예 1 과 동일한 조건으로 도체 형성용 조성물을 제조하였다. 얻어진 도체 형성용 조성물을 사용하여, 벨트부와의 접합 및 산화물 분말 잔류 상태에 대해 확인하였다. 결과를 표 1 에 나타낸다.
(비교예 8)
틱소제로서 흄드실리카를 0.4 질량％ 첨가하고, 평균 입경 (D50) 1 ㎛ 의 알루미나 분말을 도전성 분말에 대해 16 질량부 (도체 형성용 조성물 100 질량％ 중에 8 질량％) 첨가한 것 이외에는, 실시예 1 과 동일한 조건으로 도체 형성용 조성물을 제조하였다. 얻어진 도체 형성용 조성물을 사용하여, 벨트부와의 접합 및 산화물 분말 잔류 상태에 대해 확인하였다. 결과를 표 1 에 나타낸다.
(비교예 9)
틱소제로서 흄드실리카를 0.4 질량％ 첨가하고, 산화물 분말의 알루미나 분말을 평균 입경 10 ㎛ 의 은 분말로 치환하여 8 질량％ 첨가한 것 이외에는, 실시예 1 과 동일한 조건으로 도체 형성용 조성물을 제조하였다. 얻어진 도체 형성용 조성물을 사용하여, 벨트부와의 접합 및 산화물 분말 잔류 상태에 대해 확인하였다. 결과를 표 1 에 나타낸다.
(비교예 10)
입자 (1) 를 첨가하는 대신에, 평균 입경 (D50) 10 ㎛ 의 Ag 분말을 도체 형성용 조성물 100 질량％ 중에 8 질량％ 첨가한 것 이외에는, 실시예 1 과 동일한 조건으로 도체 형성용 조성물을 제조하였다. 얻어진 도체 형성용 조성물을 사용하여, 벨트부와의 접합 및 산화물 분말 잔류 상태에 대해 확인하였다. 결과를 표 1 에 나타낸다.
Figure 112019122446597-pct00001
(평가 결과)
도 6 은, 상기 실시예 및 비교예의 평가 결과로부터 얻어진, 입자 (1) 로서 알루미나 입자를 사용한 경우의, 평균 입경 (D50) 과, 입자의 함유량과, 벨트로에 대한 시이징의 유무 (시이징 없음 ●, 시이징 있음 ○) 의 관계를 나타낸다. 표 1 및 도 6 에 나타내는 바와 같이, 도체의 막 두께에 대해 1.5 배 이상 4 배 이하의 입자 (1) 를 함유하고, 입자 (1) 의 평균 입경 (D50) 과, 입자 (1) 의 함유량 a 의 관계가, 80 ≤ D50 (㎛) × a (질량부) 를 만족하는 실시예의 도체 형성용 조성물은, 벨트로에 대한 시이징이 관찰되지 않았다.
이상으로부터, 본 실시형태에 관련된 도체 형성용 조성물은, 소성 공정에 있어서의 벨트로의 벨트 등의 다른 부재와 접합하는 현상을 억제할 수 있는 것이 나타났다.
또한, 본 발명의 기술 범위는, 상기 실시형태에 한정되는 것은 아니다. 예를 들어, 상기 실시형태에서 설명한 요건의 하나 이상은 생략되는 경우가 있다. 또, 상기 실시형태에서 설명한 요건은 적절히 조합할 수 있다. 또, 법령에서 허용되는 한, 일본국 특허출원인 특원 2017-104659, 및 상기 서술한 실시형태 등에서 인용한 모든 문헌의 내용을 원용하여 본문의 기재의 일부로 한다.
1 : 입자
2 : 도체부
10 : 도체
10a : 표면 전극
10b : 이면 전극
10c : 단면 전극
11 : 건조막
20 : 기판부
30 : 벨트부
40 : 저항체
50 : 보호층
100 : 저항기

Claims (16)

  1. 도전성 분말과, 상기 도전성 분말 이외의 입자와, 유리 프릿과, 유기 비이클을 함유하는 도체 형성용 조성물로서,
    상기 입자의 체적 기준의 누적 분포에 있어서의 50 ％ 누적시의 입경 D50 이, 얻어지는 도체의 막 두께에 대해 1.5 배 이상 4 배 이하이고, 상기 입자의 함유량 a 가, 상기 도전성 분말 100 질량부에 대해, 30 질량부 이하이며, 또한, 상기 입자의 입경 D50 (㎛) 과, 상기 입자의 함유량 a (질량부) 의 관계가 하기 식 (1) 을 만족하는, 도체 형성용 조성물.
    식 (1) : 80 ≤ D50 (㎛) × a (질량부)
  2. 제 1 항에 있어서,
    상기 입자의 입경 D50 이, 4.5 ㎛ 이상 24 ㎛ 이하인, 도체 형성용 조성물.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 입자는, 금속 산화물, 금속 탄화물, 및 금속 질화물 중 적어도 하나를 함유하는, 도체 형성용 조성물.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 입자는, Al, Si, Zr 및 Cu 중의 적어도 1 종류를 함유하는, 도체 형성용 조성물.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 입자는, 산화알루미늄 입자를 함유하는 도체 형성용 조성물.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 도전성 분말이, Au, Ag, Pd 및 Pt 중의 적어도 1 종류를 함유하는 도체 형성용 조성물.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 유기 비이클은, 바인더 수지와 용제를 함유하고, 상기 도체 형성용 조성물 100 질량부에 대해, 5 질량부 이상 120 질량부 이하 함유되는, 도체 형성용 조성물.
  8. 제 1 항 또는 제 2 항에 있어서,
    추가로 틱소제를 함유하는, 도체 형성용 조성물.
  9. 제 1 항 또는 제 2 항에 있어서,
    벨트로를 사용하여, 상기 도체를 형성한 경우에, 상기 입자의 일부가 상기 도체의 표면에 노출됨으로써, 상기 도전성 분말의 벨트에 대한 시이징을 방지할 수 있는, 도체 형성용 조성물.
  10. 제 1 항 또는 제 2 항에 있어서,
    칩 저항기의 표면 전극 및 이면 전극의 적어도 일방에 사용되는 도체 형성용 조성물.
  11. 도전성 분말과, 유리 프릿과, 유기 비이클을 함유하는 원료를, 3본 롤 밀을 사용하여, 분산하여 얻어진 혼합물에, 상기 도전성 분말 이외의 입자를, 저압에서 첨가하여, 혼합하는 것을 구비하고,
    상기 입자의 체적 기준의 누적 분포에 있어서의 50 ％ 누적시의 입경 D50 이, 도체의 막 두께에 대해 1.5 배 이상 4 배 이하이고, 상기 입자의 함유량 a 가, 상기 도전성 분말 100 질량부에 대해, 30 질량부 이하이며, 또한, 상기 입자의 입경 D50 (㎛) 과, 상기 입자의 함유량 a (질량부) 의 관계가 하기 식 (1) 을 만족하는, 도체 형성용 조성물의 제조 방법.
    식 (1) : 80 ≤ D50 (㎛) × a (질량부)
  12. 기판 상에 형성된, 금속과, 상기 금속 이외의 입자와, 유리를 함유하는 층상의 도체로서, 제 1 항 또는 제 2 항에 기재된 도체 형성용 조성물을 사용하여 형성되고, 상기 입자는, 상기 도체의 두께에 대해, 1.5 배 이상 4 배 이하의 입경을 갖고, 상기 입자의 일부가 상기 도체의 표면에 노출되는, 도체.
  13. 제 12 항에 있어서,
    상기 입자는, 상기 기판의 조성과 동일한 조성을 갖는, 도체.
  14. 제 1 항 또는 제 2 항에 기재된 도체 형성용 조성물을, 기판 상에 도포하고, 건조시킨 후, 산성 분위기하, 600 ℃ 이상 900 ℃ 이하에서 소성하는 것을 구비하는 도체의 제조 방법으로서, 상기 입자는, 상기 도체의 두께에 대해, 1.5 배 이상 4 배 이하의 입경을 갖고, 상기 입자의 일부가, 상기 도체의 표면으로부터 노출되는, 도체의 제조 방법.
  15. 제 14 항에 있어서,
    벨트로를 사용하여 소성하고, 상기 입자의 일부가, 상기 도체의 표면에 노출됨으로써, 상기 도전성 분말의 벨트에 대한 시이징을 방지하는 도체의 제조 방법.
  16. 기판, 도체, 및, 저항체를 적어도 구비하고, 상기 도체는, 제 12 항에 기재된 도체를 사용하여 형성된, 칩 저항기.
KR1020197035130A 2017-05-26 2018-05-11 도체 형성용 조성물과 그 제조 방법, 도체와 그 제조 방법, 칩 저항기 KR102569071B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017104659A JP6740961B2 (ja) 2017-05-26 2017-05-26 導体形成用組成物とその製造方法、導体とその製造方法、チップ抵抗器
JPJP-P-2017-104659 2017-05-26
PCT/JP2018/018368 WO2018216510A1 (ja) 2017-05-26 2018-05-11 導体形成用組成物とその製造方法、導体とその製造方法、チップ抵抗器

Publications (2)

Publication Number Publication Date
KR20200009020A KR20200009020A (ko) 2020-01-29
KR102569071B1 true KR102569071B1 (ko) 2023-08-21

Family

ID=64396582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197035130A KR102569071B1 (ko) 2017-05-26 2018-05-11 도체 형성용 조성물과 그 제조 방법, 도체와 그 제조 방법, 칩 저항기

Country Status (5)

Country Link
JP (1) JP6740961B2 (ko)
KR (1) KR102569071B1 (ko)
CN (1) CN110692110B (ko)
TW (1) TWI784000B (ko)
WO (1) WO2018216510A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020251746A1 (en) * 2019-06-10 2020-12-17 Ferro Corporation High adhesion resistive composition
JP7425958B2 (ja) 2019-06-28 2024-02-01 住友金属鉱山株式会社 厚膜抵抗体用組成物、厚膜抵抗体用ペーストならびに厚膜抵抗体

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053138A (ja) * 2006-08-28 2008-03-06 Sumitomo Metal Mining Co Ltd 厚膜導体形成用組成物、それを用いた厚膜導体の形成方法、および得られる厚膜導体
JP2015173258A (ja) 2014-02-24 2015-10-01 三ツ星ベルト株式会社 抵抗体ペースト及びその製造方法並びに抵抗体及びその用途

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0487208A (ja) * 1990-07-30 1992-03-19 Yokohama Rubber Co Ltd:The 感圧導電材用組成物、感圧導電材およびその製造方法
JPH08306580A (ja) 1995-05-11 1996-11-22 Murata Mfg Co Ltd セラミック電子部品の製造方法及びセラミック電子部品
JPH09129480A (ja) 1995-11-02 1997-05-16 Murata Mfg Co Ltd 導電性ペースト及びセラミック電子部品の製造方法
JPH1012481A (ja) 1996-06-24 1998-01-16 Murata Mfg Co Ltd 導電性ペースト及びセラミック電子部品の製造方法
JP2001297628A (ja) 2000-02-09 2001-10-26 Murata Mfg Co Ltd 導電性ペーストおよびセラミック電子部品
JP4372301B2 (ja) * 2000-03-06 2009-11-25 日揮触媒化成株式会社 透明導電性被膜形成用塗布液、透明導電性被膜付基材および表示装置
JP2007076288A (ja) * 2005-09-16 2007-03-29 Dainippon Printing Co Ltd 導電性パターン形成用金属箔シート
JP2007287654A (ja) * 2006-03-23 2007-11-01 Alps Electric Co Ltd 接続装置
US20090226696A1 (en) * 2008-02-06 2009-09-10 World Properties, Inc. Conductive Polymer Foams, Method of Manufacture, And Uses Thereof
JP2009009847A (ja) * 2007-06-28 2009-01-15 Canon Inc 導電膜の製造方法及び導電膜
JP5497504B2 (ja) * 2010-03-23 2014-05-21 株式会社日立製作所 電子部品
JP6201190B2 (ja) * 2014-04-25 2017-09-27 住友金属鉱山株式会社 厚膜導体形成用組成物及びそれを用いて得られる厚膜導体
KR20160012093A (ko) * 2014-07-23 2016-02-02 대주전자재료 주식회사 소결 억제제를 포함하는 태양전지 전극용 전도성 페이스트
US20160322163A1 (en) * 2015-04-28 2016-11-03 E I Du Pont De Nemours And Company Terminal electrode of electronic component
JP6594156B2 (ja) * 2015-10-14 2019-10-23 株式会社ノリタケカンパニーリミテド 加熱硬化型導電性ペースト

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053138A (ja) * 2006-08-28 2008-03-06 Sumitomo Metal Mining Co Ltd 厚膜導体形成用組成物、それを用いた厚膜導体の形成方法、および得られる厚膜導体
JP2015173258A (ja) 2014-02-24 2015-10-01 三ツ星ベルト株式会社 抵抗体ペースト及びその製造方法並びに抵抗体及びその用途

Also Published As

Publication number Publication date
CN110692110B (zh) 2021-08-31
KR20200009020A (ko) 2020-01-29
WO2018216510A1 (ja) 2018-11-29
TWI784000B (zh) 2022-11-21
TW201907415A (zh) 2019-02-16
JP6740961B2 (ja) 2020-08-19
CN110692110A (zh) 2020-01-14
JP2018200794A (ja) 2018-12-20

Similar Documents

Publication Publication Date Title
JP4647224B2 (ja) 積層セラミック電子部品端子電極用導体ペースト
KR101172723B1 (ko) 동 도체 페이스트, 도체 회로판 및 전자부품
EP2650263A1 (en) Low silver content paste composition and method of making a conductive film therefrom
JP5426241B2 (ja) チップ抵抗器の表電極および裏電極
JP5488282B2 (ja) 導電性ペースト
KR102569071B1 (ko) 도체 형성용 조성물과 그 제조 방법, 도체와 그 제조 방법, 칩 저항기
JP6737506B2 (ja) 導電性ペースト、チップ電子部品及びその製造方法
JP2005317432A (ja) 導電性ペースト及びガラスフリット
JP2004228094A (ja) 多層セラミックキャパシタ用端子電極組成物
WO2014054671A1 (ja) 導体ペースト及びそれを用いたセラミック基板
TW201629994A (zh) 負特性熱阻器及其製造方法
US3413240A (en) Compositions
KR102543291B1 (ko) 도체 형성용 조성물, 도체와 그 제조 방법, 및, 칩 저항기
JP2006181737A (ja) 複合セラミックグリーンシート、複合セラミックグリーンシートの製造方法及び多層セラミック基板の製造方法
JP3649775B2 (ja) 厚膜導電性ペースト組成物
JP2004273426A (ja) 導電ペーストおよびそれを用いたセラミック多層基板
JPH1074419A (ja) チップ抵抗体の端子電極用導電性ペースト組成物
KR100369564B1 (ko) 칩 저항기 이차전극용 전도성 페이스트 조성물
JP2022038818A (ja) 厚膜抵抗体用組成物、厚膜抵抗体用ペースト、厚膜抵抗体、厚膜抵抗体用組成物の製造方法
US3516857A (en) Palladium-silver-ceramic contacts
JP2019079983A (ja) 積層チップ部品の外部電極形成用導電性ペーストおよび積層チップ部品
JP2007220997A (ja) セラミック電子部品及びその製造方法
JP2008053138A (ja) 厚膜導体形成用組成物、それを用いた厚膜導体の形成方法、および得られる厚膜導体
JP2006164799A (ja) 導電性ペーストおよびその製造方法、ならびにセラミック多層基板
JP2005026722A (ja) 多層セラミック基板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant